DE2712743A1 - Speicherschaltung - Google Patents

Speicherschaltung

Info

Publication number
DE2712743A1
DE2712743A1 DE19772712743 DE2712743A DE2712743A1 DE 2712743 A1 DE2712743 A1 DE 2712743A1 DE 19772712743 DE19772712743 DE 19772712743 DE 2712743 A DE2712743 A DE 2712743A DE 2712743 A1 DE2712743 A1 DE 2712743A1
Authority
DE
Germany
Prior art keywords
regeneration
bit line
circuit
electrical
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772712743
Other languages
English (en)
Other versions
DE2712743C2 (de
Inventor
Charles E Boettcher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE2712743A1 publication Critical patent/DE2712743A1/de
Priority to ES468128A priority Critical patent/ES468128A1/es
Application granted granted Critical
Publication of DE2712743C2 publication Critical patent/DE2712743C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Description

PATENTANWÄLTE T7 1 O T 7
Il I L I 4 J R. SPLANEMANN dr. B. REITZNER J. RICHTER F. WERDERMANN
DIPL.-ING. DIPL. -CHEM. DIPL-ING. DIPL-ING.
MÜNCHEN
HAMBURG
ZOOO HAMBURG 36
NEUER WALL 1O TEL (O4O) 34OO45 34 OO56 TELEGRAMME: INVENTIUS HAMBURG
2 I 3. 77
UNSERE AKTE N. 77019 DH
IHR ZEICHEN:
PATENTANMELDUNG PRIORITÄT: 15. April 1976
(entspricht US-Anaeldung Serial-No.
BEZEICHNUNG: Speicherschaltung
ANMELDER« National Semiconductor Corp. Semiconductor Drive Santa Clara, Kalif.,V.St.A.
ERFINDER: Charles S. Boettcher 11910 Vallejo Drive Saratoga, Kalif«, V.St.A.
709844/0647
Die vorliegende Erfindung betrifft eine Speicherschaltung mit einer Bit-Leitung mit einem ersten und zweiten Bit-Leitungsteil, über welche in dem Speicher zu speichernden Daten entsprechende elektrische Potentiale abgefühlt und regeneriert werden, wobei Speicherzellen die den dort im Betrieb auszulesenden und wieder zu regenerierenden Daten entsprechend elektrische Potentiale speichern, mit zwischen zwischen der genannten Bit-Leitung und den genannten Speicherzellen liegenden Transistorschaltern zur elektrischen Verbindung der die zu speichernden und zu regenerierenden Daten darstellenden elektrischen Potentiale, wobei diese Transistorschalter auf Adressensignale ansprechen, die an sie gelegt werden, mit einem zwischen dem ersten und dem zweiten Bit-Leitungsteil liegenden Fühlerverstärker zum Abfühlen des zwischen diesen Leitungsteilen vorhandenen elektrischen Potentialunterschiedes, der infolge desjenigen elektrischen Potentials erzeugt wird, das von einer angesteuerten Speicherzelle auf einem der ersten, bzw. zweiten Bit-Leitungsteile ausgelesenen elektriscehn Potentiale erzeugt wird, wobei Leitungs-Pufferverstärker zwischen den genannten Fühlerverstärker und die genannte Bit-Leitung zur Trennung der Kapazität des genannten Fühlerverstärkere von der genannten Bit-Leitung geschaltet ist.
Die Erfindung bezeiht sich allgemein auf dynamische MOS-Speicher mit wahlfreiem Zugriff, und insbesondere auf solche Speicher, die Speicherzellen mit Einzeltransistoren in Anwendung bringen, die zu« Auslesen und Einschreiben in eine adressierte Speicherstelle selektiv auf eine Bit-Leitung geschaltet werden«,
Nach dem vorbekannten Stand der Technik brachten dynamische
MOS-Speicher mit wahlf feilen tui-ri^ e.^e Matrix von Einzeltran-709844/0647
sistor-Speicherzelien zur Anwendung, wobei jede Zeile 4>4er^Spa!xe der Speicherzellen auf zwei Hälften einer Bit-Leitung aufgeschaltet wurde. Ein Fühlerverstärker mit bistabiler Kippschaltung wurde zum Abfühlen des Potentialunterschiedes zwischen den beiden Hälften der Bit-Leitung eingesetzt, der sich aus de» Aufteilung der von einer Bezugs-Speicherzelle eingelesenen Ladungsmenge auf eine Hälfte der Bit-Leitung und der Aufteilung der von der adressierten Speicherzelle ausgelesenen Ladungsmenge auf die andere Hälfte der Bit-Leitung ergibt. Leitungs-Pufferverstärker sind zur Trennung der Kapazität des Pühlerverstärkerε von der Kapazität einer jeden Hälfte der Bit-Leitung vorgesehen. Zur Wiederherstellung oder Regeneration der aus den Speicherzellen ausgelesenen elektrischen Signale sind die Verstärkerkreise durch schaltbare Regenerationsschaltungen überbrückt worden, die auf ein Regenerations-Zeitsteuersignal ansprechen, das erzeugt wird, nachdem der Fühlerverstärker in einen stabilen Zustand übergegangen ist.
Ein Mangel dieser Bauart des vorbekannten Speichers besteht darin, daß die durchgeschaltete Seite der bistabilen Kippschaltung einen Strom zieht und somit für einen Leistungsverbrauch von einem Zeitpunkt an, der bei der Einschaltung des Fühlerverstärkers beginnt, bis zu einen Zeitpunkt, wo das Regenerations-Zeitsteuersignal seine volle Amplitude erreicht, verantwortlich ist.
Es ist daher wünschenswert, diesen Leistungsverbrauch der Fühlerverstärkerschaltung zu vermindern und die Forderung nach der Erzeugung eines separaten Regenerations-Zeitsteuersignals für die Regenerationeschaltung, zur überbrückung der Lei tunge-Puff erverstärker, zu beseitigen.
Aufgabe der Erfindung ist somit die Schaffung einee verbesserten
709844/0647
MOS-Speichers, der dynamisch ist und für wahlfreien Zugriff ausgelegt, wobei der Leistungsverbrauch vermindert, und die Notwendigkeit eines getrennten Regenerations-Zeitsteuersignals beseitigt ist.
Die zur Lösung der gestellten Aufgabe vorgeschlagene, erfindungsgemäße Speicherschaltung ist dadurch gekennzeichnet, daß eine Regenerationsschaltung den genannten Pühlerverstärker und den ersten Bit-Leitungsteil miteinander verbindet und den ersten der genannten Leitungs-Pufferverstärker überbrückt zur selektiven Weiterleitung elektrischer Signale von dem genannten Fühlerverstärker zurück und um den ersten Leitungs-Pufferverstärker herum, zu dem genannten ersten Bit-Leitungsteil zur Regenerierung eines elektrischen Potentials, das aus einer der adressierten Speicherzellen ausgelesen worden ist, daß die genannte Regenerationsschaltung einen ersten Transistorschalter zur Regenerierung umfaßt, der auf ein Regenerations-Steuersignal anspricht und leitend wird zur Überbrückung des ersten Leitungs-Pufferverstärkers über die genannte erste Regenerationsschaltung, sowie eine Schaltung zur Gewinnung des Regenerations-Zeitsteuersignals aus einem elektrischen Zustand des genannten Fühlerverstärkerβ.
Nach einem Merkmal der Erfindung werden die Regenerations-ZeitsteuBTsignale zur Steuerung der Regenerationsschaltung für die Überbrückung der Leitungs-Pufferverstärker, welche die übergänge zwischen den Bit-Leitungsteilen und dem bistabilen Fühlerverstärker darstellen, aus diesem bistabilen Fühlerverstärker dann abgenommen, wenn dieser hinreichend durchgeschaltet hat, um den Einschalt-Schwellwert des entsprechenden Regenerations-Überbrückungsschalters zu überschreiten. Dies gestattet eine Verminderung des Leistung!
7098U/0647
Verbrauches des Fühlerverstärkers und beseitigt in einigen Fällen die Forderung nach der Erzeugung eines getrennten Regenerations-Zeit Steuersignals.
Weitere Merkmale und Vorteile der Erfindung folgen aus der nachfolgenden Beschreibung von Ausführungsbeispielen und anhand der beigefügten Zeichnungen. Es zeigen:
Fig. 1: ein Schaltbild einer Zeile aus einer 3peichermatrix für wahlfreien Zugriff, mit Einzeltransistoren, mit Merkmalen nach dem vorbekannten Stande der Technik,
Fig. 2: ein dem Schaltbild nach Fig. 1 entsprechendes Schaltbild mit den Merkmalen der Erfindung,
Fig. 3* ein Schaltbild der Leitungs-Pufferverstärker nach Fig. und Fig. 2,
Fig. 4: eine Darstellung des zeitlichen Verlaufs der verschiedenen, in den Schaltungen nach Fig. 1 und Fig. 2 vorzufindenden Wellenformen, und
Fig. 5: eine andere Ausführungsform des in Fig. 2 mit der strichpunktierten Linie 5-5 umgrenzten Schaltungsteils.
Es wird nunmehr auf Fig. 1 bezug genommen, dort ist eine Zeile einer vorbekannten dynamischen MOS-Speichermatrix mit Einzeltransistoren, für wahlfreien Zugriff, dargestellt'. Genauer ausgeführt, schließt die Schaltung für die Speicherzeile einen ersten und einen zweiten Bit-Leitungsteil 11, 12 zur Schaffung des elektrischen Datenaustausches ein, mit einer Vielzahl von Einzeltransistor-
70 9 8U/0647
Speicherzellen 13, die an die Bit-Leitungsteile 11, bzw. 12, angeschlossen sind.
Jede Speicherzelle 13 schließt einen Schalttransistor 14· und einen Speicherkondensator 15 zur Speicherung elektrischer Potentiale ein, die die logischen Spannungswerte 11O" oder "1M darstellen. Bei einer ersten Speicherzelle 13* auf jedem Bit-Leitungsteil, 11 und 12, die am dichtesten an der Mitte der beiden kombinierten Bit-Leitungsteile liegt, wird der Speicherkondensator 15* mit einem gewissen vorbestimmten Kapazitätswert in bezug auf die anderen Speicherzellenkondensatoren 15 ausgewählt, um als Bezugs-Speicherelement zu wirken. Alle anderen, mit jedem der Bit-Leitungsteile 11 und 12 verbundenen Speicherzellen 13 dienen zur Aufnahme der zu speichernden Daten und zum Auslesen derselben aus der Speichermatrix. Jeder der Speicherkondensatoren 15* einschließlich der Bezugswert-Kondensatoren 15', wird über die Schalttransistoren 14 in elektrisch leitende Verbindung mit dem enstprechenden Bit-Leitungsteil 11 und 12 gebracht. Die Gate-Elektroden der Schalttransistoren 14 sind mit Spaltenadressenleitungen χ , χ., ··♦*, verbunden. Bei dem typischen 64x64-Speichermatrix ist n»32, so daß 32 aktive Speicherzellen 13 an jeden der Bit-Leitungsteile 11, 12 angeschlossen sind, und zwar in jeder von 64 Zeilen der Speiehermatrix.
Das innere Ende eines jeden Bit-Leitungsteils 11 und 12 ist mit einem Abfühlpunkt N^ oder N2 verbunden, diese beiden Abfühlpunkte bilden die beiden Eingangsanschlüsse der bistabilen Fühlerverstärkerschaltung 16. Die bistabile Pühlerverstärkerschaltung 16 umfaßt eine transistorisierte, bistabile Kippschaltung, die von den Transistoren 17 und 18 gebildet wird. Zwischen die Abfühlpunkte N1 und N2 ist ein Transistorschalter 19 zum Ausgleich der Ladung
7098U/0647
zwischen beiden Abfühlpunkten während des Zeitraumes vor der Aufladung des entsprechenden Bit-Leitungsteils 11, 12 geschaltet. In ähnlicher Weise sind die Transistorschalter 21 und 22. dafür vorgesehen, vor der Aufladung ein Potential von +12 V bei VDD auf jeden der Bit-Leitungsteile 11, 12 zu schalten. Das Vor-Aufladung spotential wird, vermittels eines an eiHen Anschluß 24 angelegten Freigabesignals ÜB auf jeden der Bit-Leitungsteile 11 und 12 aufgeschaltet. Dieses Freigabesignal CE dient dazu, die Vor-Aufladungs-Transistorschalter 21 und 22, sowie den Ausgleichs-Transistorschalter 19 durchzusehaiten .
Zwei Leitungs-Pufferverstärker 29 sind zwischen jedem der inneren Enden der entsprechenden Bit-Leitungsteile 11 und 12 und den entsprechenden Abfühlpunkten N^ und Np vorgesehen. Die Schaltung zur Ein- und Ausgabe und für die Zeilenwahl ist direkt mit den Abfühlpunkten N. und N2 verbunden. Eine Wiedereinschreib- oder Regenerationsschaltung ist zur Überbrückung der entsprechenden Leitungs-Puff erverstärker 29 vorgesehen, zur Regenerierung der elektrischen Potentiale in den entsprechenden, adressierten Speicherzellen 15. Regenerations-Transistorschalter 31 sind zur Überbrückung eines jeden der Leitungs-Pufferverstärker 29 angeordnet. Durch eine Wiedereinschreib-Steuerspannung WB, die an die jeweiligen Gate-Elektroden dieser Schalter angelegt wird, werden diese Transistorschalter 31 durchgeschaltet. Ein Zeilenwahl-Adressensignal Y wird dem Zeilenwahl-Eingangsanschluß 32 zugeführt, von wo aus die Transistorschalter 33 durchgeschaltet werden, wenn die Wiedereinschreib-Steuerspannung der Gate-Elektrode des entsprechenden Regenerations-Transistorschalters 31 zugeführt wird. Das Zeilenwahl-Adressensignal Y wird den Zeilenwahl-Eingangsanschluß J2 zugeführt, und damit werden ihrerseits die Transistorschalter 33 durchgeschal-
709844/0S47
tat, sobald die Wiedereinschreib-Steuerspannung WB an den Anschlüssen 34 der Transistorschalter 33 angelegt wird. Wenn die Zeilenwahl-Schalttransisttoren 33 durchgeschaltet werden, dienen sie dazu, Sin/Ausgabe-Transistorschalter 26 durchzuschalten, die Ein/Ausgabe-Anschlüsse 25 und 23* auf die entsprechenden Abfühlpunkte N. und N2 zur Ein- und Ausgabe von Daten am Speicherelement der Zeile anschließen.
Im Betrieb wird die Zeile der Speicherzellen dadurch vorbereitet, daß beide Bit-Leittungsteile 11 und 12 auf ein vorbestimmtes Vor-Aufladungspotential, wie beispielsweise VDD, dadurch aufgeladen werden, daß die Transistorschalter 19»21,22 und 31 durchgeschaltet werden. Dadurch lädt das Vor-Aufladungspotential die Streukapazitäten beider Bit-Leitungsteile 11 und 12 auf dasselbe Potential auf. Nach der Vor-Aufladung der Bit-Leitungsteile 11 und 12 werden die Transistorschalter 19*21,22 und 31 gesperrt, und eine ausgewählte Speicherzelle 13 auf den entsprechenden Bit-Leitungsteil oder 12 durch Anlegung von Spannung an eine d*^ entsprechenden Spalten-Wahlleitungen X1...Xn aufgeschaltet. Dies dient zum Ansteuern oder Adressieren einer bestimmten, auf den entsprechenden Bit-Leitungsteil auszulesenden Speicherzelle.
Gleichlaufend mit diesem Vorgang wird eine der Bezüge-Speicherzellen 13' von der Adressierschaltung angesteuert, um diejenige Bezugs-Speicherzelle, die am gegenüberliegenden Bit-Leitungsteil angeschlossen ist, auf die auszulesende Speicherzelle an ihrem entsprechenden Bit-Leitungsteil zu schalten. Der Bezugs-Speicherkondensator 15f ist zuvor auf einen bestimmten Wert vor-aufgeladen worden, und der Kapazitätswert dieses Bezugs-Speicherkondensators ist in bezug auf die nicht als Bezugsgröße dienenden Speicher-
709844/0647
kondensatoren 15 derart gewählt worden, daß beim Aufschalten der Bezugs-Speicherzelle auf den entsprechenden Bit-Leitungsteil die Ladung mit der Kapazität der Bit-Leitung in solcher Weise aufgeteilt wird, daß die entsprechende Bit-Leitung ein Potential festlegt, das annähernd in der Mitte zwischen den Potentialen für die logischen Spannungswerte M0M und M1M liegt, wie sie von einer nicht als Bezugs-Speicherzelle dienenden Speicherzelle 13 erzeugt werden. Wenn die Ladung zwischen einer nicht als Bezugs-Speicherzelle dienenden Speicherzelle und dem entsprechenden Bit-Leitungsteil aufgeteilt wird, so nimmt der Bit-Leitungsteil ein Potential an, das dichter bei M1W oder "0" liegt als das Potential auf der Bezugswert-Seite der zusammengesetzten Bit-Leitung.
Der Fühlerverstärker 16 wird durch Anlegen der Abfühl-Steuerspannung "SE an den Anschluß 27 freigegeben, diese Steuerspannung schaltet die bistabile Schaltung des Fühlerverstärkers 16 ein. Dadurch, daß das Freigabesignal üE auf Massepotential absinkt, was vor dem Einschalten des Fühlerverstärkers 16 erfolgt, werden die Leitungs-Pufferverstärker 29 eingeschaltet. Die Leitungs-Pufferverstärker 29 geben ihre Ausgangsspannungen an die entsprechenden Abfüislpunkte N* und Np ab, und der Fühlerverstärker 16 verstärkt die geringfügige Spannungsdifferenz, dief so wie sie von den entsprechenden Bit-Leitungsteilen 11 und 12 abgenommen worden ist, zwischen den Äbfünlpunkten Έ, und Hp erscheint» 13er bistabile Fühlervers«ärker 16 bringt die Abfühlpunkte R^ und ίϊρ auf die einander entgegengesetzten Höchstwerte des verfügbaren Potentialsj denn, wenn der i&fühlpunkt H,. auf des Spanmingswert y__ bleibt (logischer Spannungswert *1W), so wird der Abfüblpunkt Hp bis auf den Spannungswert *O* (H) oder Massepotential gebracht,
709844/0647
Die Spannungsverläufe (a),(b),(c),(d),(e) und (f) aus Pig. 4 entsprechen den zugehörigen Wellenformen beim Betrieb in der Schaltung nach Pig· 1. Nachdem der Pühlerverstärker 16 in seinen stabilen Schaltzustand nach dem Abfühlen der Spannungsdifferenz zwischen den Bit-Leitungsteilen 11 und 12, wie sie an den Ausgängen der Leitungs-Pufferverstärker 29, auf den Abfühlpunkten N- und N2, erscheint, nachdem der Pühlerverstärker 16 in seinen stabilen Zustand gekippt ist, wird durch Freigabe der Ein/Ausgabe-Schalttransistoren 26 durch das Zeilenwahl-Adressensignal Y und die Wiedereinschreib-Steuerspannung WB das Ausgangssignal ausgelesen. Die Wiedereinschreib-Steuerspannung WB steuert ebenfalls die Regenerations-Transistorschalter 31 zur überbrücken, für das Wiederherstellen des Potentials an den Abfühlpunkten N^ und N2 an den entsprechenden Bit-Leitungsteilen 12 und 11.
Ein Nachteil der vorbekannten Schaltung nach Fig. 1 liegt darin, daß der Fühlerverstärker 16 einen bedeutenden^Strom von dem Zeitpunkt an zieht, wo die Abfühl st euerspannung sTS vom Spannungswert VpD auf Massepotential übergeht (siehe Punkt A des Verlaufes (d) nach Fig. 4), bis zu dem Zeitpunkt, wo (beim Punkt B im Verlauf (e) nach Fig. 4-) die Wiedereinschreib-Steuerspannung WB auf den vollen positiven Spannungswert VDD übergegangen ist. Dies ergibt eine bedeutende Leistungsaufnahme, die durch PD im Verlauf (d) nach Fig. 4 gekennzeichnet ist. Ferner ist es erstrebenswert, die Forderung nach der Erzeugung eines getrennten Wiedereinschreib-Zeitsteuersignals WB, wie im Verlauf (e) nach Fig. 4 gezeigt, zu beseitigen.
Dementsprechend zeigt das Schaltbild nach Fig. 2 eine verbesserte Schaltung gemäß der Erfindung, die im wesentlichen mit der Schaltung
709844/0647
nach Pig. 1 übereinstimmt, bis auf die Ausnahme, daß die Gate-Elektroden der Regenerations-Transistorscbalter 31 zur überbrückung bei der Regenerierung Jeweils mit dem entgegengesetzten Abfühlpunkt Np und N. des Pühlerverstärkers 16 verbunden sind.
Der Vorteil der Verbindung der Gate-Elektroden der Regenerations-Transistor se halt er 31 mit den Abfühlpunkten N^ und N2 liegt darin, daß der Fühlerverstärker 16 automatisch die erwünschten Zeitsteuersignale zum Durchschalten der Regenerations-Transistorschalter 31 für die überbrückung erzeugt. Außerdem verbraucht der Fühlerverstärker 16 erst Leistung von dem Zeitpunkt an, wo die Abfühlst euer spannung HSE auf Massepotential übergeht, bis zu dem Zeitpunkt, wo der bistabile Fühlerverstärker 16 die Differenzsignale an den Abfühlpunkten N. und N2 ausreichend verstärkt hat, um die Regenerations-Transistorschalter 31 leitend werden zu lassen. Dies ist durch ΡΛ im Verlauf (f) nach Fig. M- angedeutet.
Wenn auch die erfindungsgemäße Schaltung nach Fig. 2 mit derselben Schaltung für die Zeichenwahl und für die Ein/Ausgabe dargestellt ist wie die vorbekannte Schaltung nach Fig. 1, so ist dies keine Bedingung, und es können andere Ein/Ausgabe-Schaltungen eingesetzt werden, die nicht die Erzeugung der Wiedereinschreib-Steuerspannung erfordern. In diesem letzteren Fall entfällt die Notwendigkeit der Erzeugung des Wiedereinschreib-Zeitsteuersignals völlig.
Es wird nunmehr auf Fig. 3 bezug genommen, dort ist die Schaltung der beiden Leitungs-Pufferverstärker 29 mit Source-Elektrodenfolger dargestellt. Insbesondere schließt jeder Verstärker einen Tran-
7098U/0647
sistor 35 ein, dessen Source- und Drain-Elektrode in Reihe mit einem als ohmische Last dienenden Transistor 36 zwischen der Spannungsquelle VDD und dem Komplementärwert des Freigabesignals ÜE liegen, wie es dem Anschluß 37 zugeführt wird. Die entsprechenden, an den -^asttransistoren 36 abgenommenen Ausgangssignale erscheinen an den Abfühlpunkten N^ und N3. Das Ausgangssignal vom Abfühlpunkt N. wird an die Gate-Elektrode 38 des gegenüberliegenden Lasttransistors 36 angelegt, während das am Abfühlpunkt N2 entwickelte Signal der Gate-Elektrode 39 des Lasttransistors 36 am Abfühlpunkt N. zugeführt wird. Diese überkreuzte Verbindung der Gate-Elektroden 38,39 niit den gegenüberliegenden Abfühlpunkten N. und N2 dient zur Leistungseinsparung durch Abschaltung der Leistung in beiden Leitungs-Pufferverstärkern 29» sobald der Pühlerverstärker 16 in einen stabilen Zustand übergeht·
Es wird nunmehr auf Fig. 5 bezug genommen, dort wird eine andere Ausführungsform desjenigen Teils der Schaltung nach Fig. 2 gezeigt, der durch die strichpunktierte Linie 5-5 nach Fig. 2 umgrenzt wird und zur automatischen Erzeugung der Regenerations-Zeitsteuersignale aus dem Zustand des Abfühlverstärkers 16 dient. Insbesondere sind die Üate-Elektroden der Regenerations-Transistorscbalter 31 niit einer Bezugsspannungsquelle VREp» beispielsweise mit einem Wert von Vjjjj-SVip, verbunden, dabei ist V» der Durchschalt-Schwellwert der Transistorschalter 31. Im Betrieb bestimmt das Potential an den Abfühlpunkten N^ und N3, welcher Regenerations-Transistorschalter 31 leitend wird, wenn, wie im Verlauf (f) nach Fig. 4 gezeigt, der Fühlerverstärker 16 in einen seiner stabilen Zustände übergeht.
709844/0647

Claims (4)

  1. Patentansprüche
    ΙΛ.) Sp eic her echaltung mit einer Bit-Leitung mit einem ersten und zweiten Bit-Leitungsteil, über welche in dem Speicher zu speichernden Daten entsprechende elektrische Potentiale abgefühlt und regeneriert werden, wobei Speicherzellen die den dort im Betrieb auszulesenden und wieder zu regenerierenden Daten entsprechende elektrische Potentiale speichern, mit zwischen der genannten Bit-Leitung und den genannten Speicherzellen liegenden Transistorschaltern zur elektrischen Verbindung der die zu speichernden und zu regenerierenden Daten darstellenden elektrischen Potentiale, wobei diese Transistorschalter auf Adressensignale ansprechen, die an sie angelegt werden, mit einem zwischen dem ersten und dem zweiten Bit-Leitungsteil liegenden Fühlerverstärker zum Abfühlen des zwischen diesen Leitungsteilen vorhandenen elektrischen Potentialunterschiedes, der infolge desjenigen elektrischen Potentials erzeugt wird, das von einer angesteuerten Speicherzelle auf einem der ersten, bzw· zweiten Bit-Leitungsteile ausgelesenen elektrischen Potentiale erzeugt wird, wobei Leitungs-Pufferverstärker zwischen den genannten Fühlerverstärker und die genannte Bit-Leitung zur Trennung der Kapazität des genannten Fühlerverstärkers von der genannten Bit-Leitung geschaltet sind, dadurch gekennzeichnet, daß eine Regenerationsschaltung (31) den genannten Fühlerverstärktr (16) und den ersten Bit-Leitungsteil (11) miteinander verbindet,und den ersten der genannten Leitungs-Puff erver stärker (29) überbrückt zur selektiven Weiterleitung elektrischer tiignale von dem genannten Fühlerverstärker (16) zurück und um den ersten Leitungs-Pufferverstärker (29) herum, zu dem genannten ersten Bit-Leitungsteil (11) zur Regenerierung
    7098U/06O
    eines elektrischen Potentials, das aus einer der adressierten Speicherzellen (13) ausgelesen worden ist, daß die genannte Regenerationsschaltung (31) einen ersten Transistorschalter zur Regenerierung umfaßt, der auf ein Regenerations-Steuersignal (WB) anspricht und leitend wird zur überbrückung des ersten Leitungs-Pufferverstärkers (29) über die genannte erste Regenerationsschaltung (31)» sowie eine Schaltung (17,18; 36-39) zur Gewinnung des Regenerations-Zeitsteuersignals aus einem elektrischen Zustand des genannten Fühlerverstärkers (16).
  2. 2. Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der genannte Pühlerverstärker (16) eine bistabile Kippschaltung (17,18; 36-39) einschließt, mit einem ersten und einem zweiten Anschluß (N21N.), an dem die die beiden stabilen elektrischen Zustände darstellenden Ausgangspotentiale gebildet werden, daß der genannte erste Anschluß (N2) der genannten bistabilen Kippsc altung (17,18; 36-39) derart angeschlossen ist, daß er als Eingangssignal das elektrische Potential des genannten ersten Bit-Leitungsteils (11) empfängt, daß der genannte zweite Anschluß (N.) der genannten bistabilen Kippschaltung (I7,18j 36-39) mit dem ersten Regenerations-Transistorschalter (31) derart verbunden ist, daß das elektrische Signal an dem genannten zweiten Anschluß (N1) der bistabilen Kippschaltung (17, 18 j 36-39) als Regenerations-Zeit steuersignal zur Steuerung des Schaltvorganges beim genannten ersten Regenerations-Transistorschalter (31) dient.
  3. 3. Speicherschaltung nach Anspruch 2, dadurch gekennzeichnet, daß sie einen zweiten Leitungs-Pufferverstärker (29) einschließt, der den genannten zweiten Bit-Leitungsteil (12) mit dem genannten zweiten Anschluß (N1) zur Aufnahme derjenigen elektrischen Signale
    709844/0647
    27 127A3
    verbindet, die vom zweiten Bit-Leitungsteil (12) her eingegeben werden, daß eine zweite Regenerationsschaltung (31) zwischen den genannten zweiten Anschluß (N.) des genannten Fühlerverstärkers (16) und den zweiten Bit-Leitungsteil (12) zur überbrückung des genannten zweiten Leitungs-Puff ertr er stärkers (29) geschaltet ist, daß die zweite Regenerationsschaltung (31) einen zweiten Regenerations-Transistorschalter einschließt, der auf ein zweites Regenerations-Zeitsteuersignal hin anspricht, um die zweite Regenerationsschaltung (31) leitend werden zu lassen zur Weiterleitung von Regenerationssignalen zum genannten zweiten Bit-Leitungsteil (12), um den genannten zweiten Leitungs-Pufferverstärker (29) herum, und daß der erste Anschluß (Np) der genannten bistabilen Kippschaltung (17, 18} 36-39) mit dem genannten zweiten Regenerations-Transistorschalter zur Abgabe des zweiten Regenerations-Zeitsteuersignales für den genannten zweiten Regenerations-Transistorschalter verbunden ist.
  4. 4. Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der genannte Pühlerverstärker (16) eine bistabile Kippschaltung (17» 18} 36-39) einschließt, mit einem ersten und einem zweiten Anschluß (N2,N*), an denen die beiden Ausgangsspannungen gebildet werden, die die beiden stabilen Zustände der genannten bistabilen Kippschaltung (17, 18} 36-39) Aarstellen, daß der erste Anschluß (N2) der genannten bistabilen Kippschaltung (17, 18} 36-39) an den genannten ersten Regenerations-Transistorschalter (31) derart angeschlossen ist, daß das elektrische Signal an ersten Anschluß (N2) der genannten bistabilen Kippstufe (17, 18} 36-39) eis Kegenerations-Zeitsteuersignal zur Steuerung des ächaltvorganges des genannten ersten Regenesations-
    Transistorschalters (31) dient.
    7098U /0647
DE2712743A 1976-04-15 1977-03-23 Speicherschaltung Expired DE2712743C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
ES468128A ES468128A1 (es) 1977-03-23 1978-03-22 Perfeccionamientos en los cabezales de lanza para lanzas de refresco

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/677,463 US4069475A (en) 1976-04-15 1976-04-15 MOS Dynamic random access memory having an improved sense and restore circuit

Publications (2)

Publication Number Publication Date
DE2712743A1 true DE2712743A1 (de) 1977-11-03
DE2712743C2 DE2712743C2 (de) 1986-02-20

Family

ID=24718812

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2712743A Expired DE2712743C2 (de) 1976-04-15 1977-03-23 Speicherschaltung

Country Status (3)

Country Link
US (1) US4069475A (de)
JP (1) JPS52138848A (de)
DE (1) DE2712743C2 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU928405A1 (ru) * 1976-08-05 1982-05-15 Предприятие П/Я Р-6429 Усилитель считывани дл интегрального запоминающего устройства
JPS5475942A (en) * 1977-11-29 1979-06-18 Mitsubishi Electric Corp Sense amplifier of drynamic type
US4160275A (en) * 1978-04-03 1979-07-03 International Business Machines Corporation Accessing arrangement for memories with small cells
US4286178A (en) * 1978-06-12 1981-08-25 Texas Instruments Incorporated Sense amplifier with dual parallel driver transistors in MOS random access memory
JPS5827915B2 (ja) * 1978-07-28 1983-06-13 富士通株式会社 リセット回路
JPS5619585A (en) * 1979-07-26 1981-02-24 Toshiba Corp Semiconductor memory unit
JPS5625291A (en) * 1979-08-07 1981-03-11 Nec Corp Semiconductor circuit
EP0052604A1 (de) * 1980-06-02 1982-06-02 Mostek Corporation Vorladeschaltung für halbleiterspeicher
JPS5755592A (en) * 1980-09-18 1982-04-02 Nec Corp Memory device
US4442508A (en) * 1981-08-05 1984-04-10 General Instrument Corporation Storage cells for use in two conductor data column storage logic arrays
US4445201A (en) * 1981-11-30 1984-04-24 International Business Machines Corporation Simple amplifying system for a dense memory array
JPS59121688A (ja) * 1982-12-28 1984-07-13 Toshiba Corp スタテイツクランダムアクセスメモリ−
US4542483A (en) * 1983-12-02 1985-09-17 At&T Bell Laboratories Dual stage sense amplifier for dynamic random access memory
DE3680064D1 (de) * 1985-10-09 1991-08-08 Nec Corp Differenzverstaerker-schaltungsanordnung.
JPH0612610B2 (ja) * 1986-06-24 1994-02-16 日本電気株式会社 ダイナミツク型半導体メモリ
US5241504A (en) * 1989-05-29 1993-08-31 U.S. Philips Corp. Integrated memory comprising a sense amplifier
NL8901344A (nl) * 1989-05-29 1990-12-17 Philips Nv Geintegreerde geheugenschakeling met een leesversterker.
US5940334A (en) * 1996-09-30 1999-08-17 Advanced Micro Devices, Inc. Memory interface circuit including bypass data forwarding with essentially no delay
US7111190B2 (en) * 2001-02-23 2006-09-19 Intel Corporation Method and apparatus for reconfigurable memory
DE102007042879B3 (de) * 2007-09-08 2009-06-10 Qimonda Ag Speichervorrichtung mit Bewertungsschaltung für die elektrische Ladung einer Speicherzelle
US7925844B2 (en) 2007-11-29 2011-04-12 Micron Technology, Inc. Memory register encoding systems and methods
CN116206642B (zh) * 2022-11-03 2024-03-29 北京超弦存储器研究院 半导体存储器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4069474A (en) * 1976-04-15 1978-01-17 National Semiconductor Corporation MOS Dynamic random access memory having an improved sensing circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3760381A (en) * 1972-06-30 1973-09-18 Ibm Stored charge memory detection circuit
DE2443529B2 (de) * 1974-09-11 1977-09-01 Siemens AG, 1000 Berlin und 8000 München Verfahren und anordnung zum einschreiben von binaersignalen in ausgewaehlte speicherelemente eines mos-speichers
US4004284A (en) * 1975-03-05 1977-01-18 Teletype Corporation Binary voltage-differential sensing circuits, and sense/refresh amplifier circuits for random-access memories
US4004285A (en) * 1975-06-30 1977-01-18 Motorola, Inc. Read-write circuitry for one transistor per bit random access memory
US4003035A (en) * 1975-07-03 1977-01-11 Motorola, Inc. Complementary field effect transistor sense amplifier for one transistor per bit ram cell

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4069474A (en) * 1976-04-15 1978-01-17 National Semiconductor Corporation MOS Dynamic random access memory having an improved sensing circuit

Also Published As

Publication number Publication date
US4069475A (en) 1978-01-17
JPS52138848A (en) 1977-11-19
DE2712743C2 (de) 1986-02-20

Similar Documents

Publication Publication Date Title
DE2712743A1 (de) Speicherschaltung
DE2324965C3 (de) Schaltungsanordnung zum Auslesen eines kapazitiven Datenspeichers
DE2650479C2 (de) Speicheranordnung mit Ladungsspeicherzellen
DE3882278T2 (de) MOS-Speicher.
DE2409058A1 (de) Regenerierschaltung fuer binaersignale nach art eines getasteten flipflops und verfahren zu deren betrieb
DE2525225A1 (de) Schaltungsanordnung zur anzeige der verschiebung elektrischer ladung
DE2740700C3 (de)
DE2634089B2 (de) Schaltungsanordnung zum erfassen schwacher signale
DE2300186A1 (de) Mos-pufferschaltung, insbesondere fuer ein mos-speichersystem
DE2608119A1 (de) Schaltkreis zum abtasten und auffrischen eines halbleiterspeichers
DE2707456C3 (de)
DE1959870C3 (de) Kapazitive Speicherschaltung
DE3236729C2 (de)
DE2422136A1 (de) Speicherschaltung mit einzeltransistorspeicherzellen
DE2845100A1 (de) Speicherschaltung
DE3329096C2 (de)
DE3526521C2 (de)
DE3307756C2 (de)
DE1959956C3 (de) Elektrische Speicherschaltung
DE2550276A1 (de) Kapazitiver datenspeicher
DE2605977A1 (de) Verstaerkerschaltung
DE1959689B2 (de) Elektrische speicherzelle mit niedriger verlustleistung und verfahren zu ihrem betrieb
DE2818350C2 (de) Ansteuerschaltung für einen MOS-Adreßpuffer
DE10255867B3 (de) Dynamischer RAM-Halbleiterspeicher und Verfahren zum Betrieb desselben
DE2758810C2 (de) Bewerterschaltung für Halbleiterspeicher

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: RICHTER, J., DIPL.-ING., 1000 BERLIN GERBAULET, H., DIPL.-ING., PAT.-ANWAELTE, 2000 HAMBURG