DE2818350C2 - Ansteuerschaltung für einen MOS-Adreßpuffer - Google Patents

Description

Die Erfindung betrifft eine Ansteuerschaltung in MOS-Technik für eine bistabile Kippstufe, bestehend aus zwei kreuzgekoppelten Treibertransistoren mit zugehörigen Lastelementen und einem eine dynamische Betriebsweise ermöglichenden Schaltnetzwerk aus Vorlade-, Symmetrie- und Entladetransistoren mit zugeordneten Schiebekapazitäten.

Ansteuerschaltungen für eine bistabile Kippstufe in MOS-Speicherbausteinen, z. B. für Adreßpuffer oder für Leseverstärker, sind im allgemeinen so ausgelegt, daß nach Übernahme der Information in das eigentliche Flipflop das am Eingang angelieferte Signal möglichst schnell geändert werden kann, ohne daß die Information im Flipflop von dieser Änderung beeinflußt wird. Die Schaltung muß dabei so ausgelegt sein, daß sie nur während der Signalübernahme Strom verbraucht. Das bedeutet, derartige Flipflops müssen dynamisch betrieben werden, so daß sie nur während des Einschreibens der Information Verlustleistung verbrauchen. Während der Vorbereitungsphase bzw. der Speicherung der Information selbst müssen sie stromlos arbeiten.

Zur Erreichung dieser Erfordernisse sind z. B. Speicherbausteine bekannt (Baustein 2104 der Firma Intel), deren Ansteuerschaltungen für die Kippstufe im Adreßpuffer ein sogenannter Adreß-Strobe-Takt zugeführt wird. Dieser Takt hat die Aufgabe, den Eingang der Ansteuerschaltung über einen Transfer-MOS-Transistor nach Übernahme der Adreßinformation abzutrennen.

Zur Erzeugung eines derartigen Adreß-Strobe-Taktes bedarf es eines besonderen Taktgenerators und entsprechender Steuereinrichtungen. Gleiches gilt für den Strobe-Takt bei in Leseverstärkern verwendeten bistabilen Kippstufen.

Aufgabe der Erfindung ist es, eine Ansteuerschaltung für eine bistabile Kippstufe mit möglichst geringem Aufwand bereitzustellen, die es bereits während der Übernahme der Information ermöglicht, die Information am Eingang zu ändern, um damit die Zeitspanne während der das Eingangssignal angelegt werden muß, möglichst gering zu halten.

Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß zwischen der gesteuerten Strecke mindestens eines Treibertransistors und einer Bezugsspannungsquelle eine aus dem Kanal eines über einen Übernahmeimpuls ansteuerbaren Abtasttransistcrs und dem Kanal eines über den Signaleingang ansteuerbaren Informationstransistors bestehende Steuerstrecke angeordnet ist, und daß eine Schaltungsanordnung vorgesehen ist, die nach Übernahme der Information in die bistabile Kippstufe die gesteuerte Strecke der Treibertransistoren mit der Bezugsspannung beaufschlagt.

Bei der erfindungsgemäßen Ansteuerschaltung wird J5 kein sogenannter Strobe-Takt mehr verwendet, dadurch entfallen der zugehörige Taktgenerator mit den Taktleitungen. Die verringerte Anzahl von Bauelementen erlaubt dabei einen höheren Integrationsgrad auf dem Chip.

Die Information am Eingang des Adreßpuffers bzw. Leseverstärkers kann bereits während der Übernahme der Information geändert werden, so daß sich daraus eine besonders kurze »Signal-Halte-Zeit« (Adreß-Haltezeit beim Adreßpuffer) ergibt. Daraus resultiert j eine geringe Belastung der TTL-Signale.

Bei einer besonderen Ausführungsform der Erfindung ist jedem Treibertransistor eine Steuerstrecke zugeordnet und dienen die Steuereingänge der Informationstransistoren als komplementäre Informations-■30 eingänge.

Durch die symmetrische Ausführung der Ansteuerschaltung läßt sich damit ein empfindlicher Leseverstärker aufbauen.

Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden beispielsweise näher beschrieben. Es zeigt

F i g. 1 ein Schaltbild eines bekannten Adreßpuffers,

F i g. 2 einen Impulsplan für die Schaltungsanordnung gemäß F i g. I,

bo F i g. 3 ein Schaltbild der erfindungsgemäßen Schaltungsanordnung.

F i g. 4 einen Impulsplan für die Schaltungsanordnung gemäß Fi g. 3 und

F i g. 5 eine Ausführungsform der Erfindung als Lese-Verstärker.

Der in der F i g. 1 dargestellte, bekannte Adreßpuffer besteht im wesentlichen aus drei Teilen: dem eigentlichen Adreß-Flipflop AFF, der zugehörigen Ansteuer-

schaltung AS und den hier nicht dargestellten Leistungsstufen. Das Adreß-Flipflop AFF setzt sich dabei aus zwei kreuzgekoppelten Treibertransistoren MX und M2 mit den zugehörigen Lastelementetransistoren M3 und MA zusammen. LJm einen dynamischen Betrieb zu ermöglichen, bei dem nur während des Einschreibens der Information Verlustleistung verbraucht wird, sind innerhalb des Adreß-Flipflops A FF'noch Voriadetransistoren M5 und M 6, Symmetrietransistoren Ml und MS, Entladetransistoren M9 und MIO und Schiebekapjzitäten Cl und C2 angeordnet.

Die eigentliche Ansteuerschaltung AS besteht aus einem Bewertertransistor Mil, zwei Abtasttransistoren M12 und M13, zwei Informationstransistoren M14 und M15, einem Tortransistor M16 und einer Symmetriekapazität C3.

Die Spannungsversorgung des Adreß-Flipflops AFF und der Ansteuerschaltung AS erfolgt über ein Versorguiigspotential VDD und einer Basisspannungsquelle VSS. Die zu puffernde Adreßinformation wird über den Adreüeingang ADR der Ansteuerschaltung AS zugeführt, den Ausgang des Adreß-Flipflops AFFbWasx der Adreßausgang A und sein zugehöriger inverser Adreßausgang A. Ein hier nicht dargestellter Taktgenerator versorgt den Adreßpuffer mit einem Übernahmetakt Φ und einem dazu inversen Takt Φ.

Um den Eingang der Ansteuerschaltung ADR nach Übernahme der Adreßinformation abzutrennen, wird der Ansteuerschaltung AS noch ein sogenannter Adreß-Strobe-Takt S zugeführt.

Die Wirkungsweise des bekannten Adreßpuffers wird anhand des in der F i g. 2 dargestellten Impulsplanes erläutert. Er zeigt dabei den Potentialverlauf an den verschiedenen, bezeichneten Punkten innerhalb des Adreßpuffers (Ordinate), in Abhängigkeit von der Zeit (Abszisse). In einer angenommenen Vorbereitungsphase vor Einschreiben der Information in das Adreß-Flipflop_ (Kurvenbeginn), (Zeitpunkt Ti) liegen die Takte Φ und S auf dem Versorgungspotential VDD und der Takt Φ auf einem Bezugspotential entsprechend VSS. In diesem Zustand sind die Punkte Cund C auf einem Potential, entsprechend dem Versorgungspotential VDD minus einer Schwellspannung AU. Die Punkte A und Ä befinden sich auf einem Potential entsprechend dem Versorgungspotential minus 2 χ Δ U und der Punkt B auf einem Potential entsprechend dem Versorgungspotential VDD minus 3 χ Δ U.

Bei derartigen Spannungsverhältnissen sind die Informationstransisioren M14 und M 15, ebenso wie der Tortransistor M16, leitend. Die Adreßinformation am Punkt ADR kann dabei ständig über die beiden in Reihe geschalteten Transistoren M16 und M14 bis zum Punkt D gelangen. Die Reihenschaltung dieser beiden Transistoren M14 und M16 ist bezüglich ihrer elektrischen Werte so ausgelegt, daß sie einerseits niedrigchmiger ist als der Informationstransistor M15, wenn am Punkt ADR ein Potential kleiner als 0,8 Volt über der Bezugsspannung VSSherrscht, andererseits aber hochohmiger ist als der Informationstransistor M15, wenn am Punkt ADR ein Potential größer als 2,4 Volt über der Bezugsspannung VSS herrscht. Damit wird durch den Adreßinformationstransistor M15 eine Referenzinformation erzeugt, die zur Unterscheidung der beiden Zustände am Punkt ADR dient. _

Mit Beginn der Einschreibphase T2 wird der Takt Φ auf das Potential VSSund der Takt Φ auf das Potential VDD verändert. Die Vorladetransistoren M5 und M6 und die Symmetrietransistoren Ml und MS werden abgeschaltet. Über die Schiebekapazitäten Cl und C2 erfolgt eine Anhebung der Potentiale der Punkte Cund C. Damit werden die Lasttransistoren Λ/3 und MA niederohmiger.

Durch Absenkung der Spannung am Punkt B über den Bewertertransistor MIl wird das Flipflop eingeschaltet. Während des Absenkens gelangen die beiden Informationen (Adreß- und Referenzsignal) über die Abtasttransistoren M12 und M13 an die Punkte A und Ä. Das Potential eines der beiden Punkte wird je nachdem, welche der beiden Informationseingänge niederohmiger ist, stärker abgesenkt Damit kippt das Flipflop in eine der am Punkt ADR anliegenden Information entsprechende Lage. Entsprechend der Darstellung der F i g. 2 sind dabei die Spannungspegel entsprechend dem Adreßsignal »0« mit durchgezogener Linie eingezeichnet. Die Spannungspegel entsprechend dem Adreßsignal »1« gestrichelt. Es ergeben sich damit nach dem Kippen des Flipflops (Zeitpunkt Γ3) an den verschiedenen Punkten folgende Potentiale: Liegt am Punkt ADR, ά. h. am Adreßeingang, eine Spannung kleiner als 0,8 Volt über der Bezugsspannung VSS, dann befindet sich dej^ Punkt A auf der Bezugsspannung VSS und der Punkt A auf einer Spannung entsprechend der Versorgungsspannung VDD. Liegt jedoch am Puma ADR ein Potential, das größer ist als 2,4 Volt, über der Bezugsspannungsgröße VSS, dann befindet sich der Punkt A auf einem Potential entsprechend dem Versorgungspotential VDD und der Punkt A auf einem Potential entsprechend dem Bezugsspannungspotential VSS.

Sobald sich während des Kippvorganges die Potentiale von A und A um eine Schwellspannung ALJunterscheiden, wird der Entladetransistor leitend, dessen Source auf dem niedrigeren Potential liegt. Das bedeutet: Läuft das Potential vom Punkt A gegen das Potential VSS, so wird der Entladetransistor A/9 leitend und entlädt den Kondensator Cl_am Punkt C Läuft dagegen das Potential von Punkt A gegen VSS, so wird der Entladetransistor MIO leitend und entlädt den Kondensator C2 am Punkt C. Damit wird immer der Lasttransistor M 3 bzw. MA gesperrt, dessen Source (Punkt A bzw. A) auf das Potential VSS läuft. Der andere Lasttransistor dagegen bleibt leitend (Punkt Cbzw. Punkt Cauf hohem Potential, größer VDD), und liefert niederohmig das Potential VDD an die Ausgänge A bzw. A.

Während des Kippvorganges wird außerdem einer der Informationstransistoren M14 bzw. M15 abgeschaltet, und zwar immer der, dessen ihm zugeordneter Ausgang A bzw. A das Potential VDD annimmt. Nimmt der Punkt A z. B. das Potential VDD an, ist der Transistor M_14 gesperrt. Im umgekehrten Fall, wenn der Punkt A das Potential VDD annimmt, wird der Transistor M 15 gesperrt. Nur für den Fall, daß am Eingang ADR ein Potential kleiner als 0,8 Volt über dem Bezugsspannungspotential VSS liegt (Punkt A auf Potential VSS), bleibt ein niederohmiger Pfad über d?e Transistoren M16, MiA, M12, Ml, MIl, bestehen, so daß ein Strom von Punkt ADR nach VSS fließen kann. Damit das TTL-Gatter, welches das Adreßsignal an den Punkt ADR liefert, nicht zu lange belastet wird, wird der Tortransistor M16 durch den sogenannten Adreß-Strobe-Takt S abgeschaltet. Das bedeutet, das Potential am Punkt S fällt vom Versorgungspotential VDD auf das Bezugspotential VSS, sobald die Adreßinformation in das Flipflop übernommen ist (Zeitpunkt TA).

Damit besteht kein leitender Pfad mehr zwischen

den spannungsführenden Leitungen. Das Adreßflipflop speichert die Information und ihr Komplement in den Kapazitäten CI und C2 ohne Stromverbrauch.

Sobald die gespeicherte Information nicht mehr benötigt wird, ändern alle Takte ihre Potentiale (Zeilpunkt T5), das bedeutet, der Takt Φ fällt von dem Potential VDD aupf das Potential VSS, der Takt Φ und der Adreß-Strobe-Takl S verändern ihr Potential von VSS auf VDD. Damit wird das Adreß-Flipflop wieder in den ebenfalls stromlosen Vorbereitungszustand zurückgeschaltet.

Die erfindungsgemäße Ansteuerschaltung gemäß der F i g. 3 besteht im wesentlichen aus folgenden Bauelementen: einem die Sourcepunkte (B und B) der kreuzgekoppelten Treibertransistoren MX und M 2 verbindenden Verstsrkertrsnsistor M17, zwei Haltetransistoren M18 und M19, einem Abtasttransistor M 20 und einem Informationstransisior M21. Im Unterschied zum Stand der Technik werden bei der erlindungsgemäßen Schaltungsanordnung nur_noch der Übernahmetakt Φ und sein inverser Takt Φ benötigt. Der sogenannte »Adreß-Strobe-Takt« entfällt.

Der wesentliche Unterschied zwischen der erfindungsgemäßen Schaltungsanordnung gemäß der F i g. 3 und dem genannten Stand der Technik der F i g. 1 besteht darin, daß die erfindungsgemäße Ansteuerschaltung nicht mehr an den Ausgängen A und Ä des Adreß-Flipflops AFF der F i g. 1 angreift, sondern daß das Adreß-Flipflop über zwei Sourcepunkte B und B den in aufgelöstem Flipflop-Fußpunkt der kreuzgekoppelten Treibertransistoren MX und M2 angesteuert wird.

Die Wirkungsweise der erfindungsgemäßen Schaltungsanordnung wird im folgenden anhand des Impulsplanes (F i g. 4) beschi ieben: Er zeigt dabei den Potentialverlauf an den verschiedenen bezeichneten Punkten innerhalb des Adreßpuffers (Ordinate) in Abhängigkeit von derZeit (Abszisse). Bei einem mit TX bezeichneten Anfangszeitpunkt befinden sich die einzelnen bezeichneten Punkte auf demselben Anfangspotential wie zum Zeitpunkt T\ der Fig.?. In diesem Zustand ist die Schaltung gemäß der F i g. 3 stromlos. Mit Beginn der Einschreibphase Γ2/1 verändert sich das Potential der Takte Φ und Φ. und zwar der Takt Φ vom Potential VSS zum Potential VDDund der Takt Φ vom Potential VDD nach Potential VSS. Ebenso wie bei der Schaltungsan-Ordnung nach F i g. 1 werden auch die Vorlade- und Symmetrietransistoren MS. M6. Ml und M8 abgeschaltet und die Spannungen an den Punkten C und C über die Schiebekapaziläten Cl und C2 angehoben. Mit dem Anstieg des Potentials des Taktes φ werden zunächst die beiden Haltetransistoren M18 und M 19 und der Abtasttransistor M20 leitend gesteuert. Die Potentiale an den Punkten Sund B werden durch die Ströme /1 bzw. /2 der gesteuerten Zweige der Treibertransistoren Ml und M 2 abgesenkt. Der Verstärkertransistor M17 bleibt gesperrt, solange die Punkte B und B auf zu hohem und der Takt Φ auf zu niedrigem Potential liegen.

Die Parallel- und Reihenschaltung der Transistoren M19 (in der F i g. 3 rechter Haltetransistor). M20 (Abtasttransistor) und M2i (Informationstransistor) sind so dimensioniert, daß sie einerseits hochohmiger ist als der Halteiransistor M18. wenn am Eingang ADR ein Potential anliegt das kleiner als 0.8 Volt über dem Bezugspotential VSS ist und die andererseits niederohmiger ist als der Haltetransistor M18. wenn am Eingang ADR ein Potential anliegt, das größer als IA Volt über dem Potential VSS (Bezugspotential) ist.

Für die weitere Funktionsbeschreibuns ^vird der Zustand angenommen, bei dem am Eingang ADR ein Potential anliegt, das kleiner als 0,8 Volt über dem Bezugspotential VSS ist. In diesem Fall ist die genannte Parallel- und Reihenschaltung hochohmiger als der Haltetransislor M 18, so daß der Strom /1 größer ist als der Strom 12.

Solange der Verslärkertransistor M 17 gesperrt ist, wirken die kreuzgekoppelten Treibertransistoren M X und M2 noch nicht als Flipflop. Die^lröme /1 und /2

senken die Spannungen an A bzw. Ä über die Transistoren M1 bzw. M 2 ab. Die Spannung an A wird stärker abgesenkt, da der Strom /1 größer ist als der Strom /2 und die beiden Lasttransistoren M3 und M4 den gleichen elektrischen Widersland aufweisen. Da das Gate von dem Treibertransistor M2 mit dem j'unkt A verbünden ist, wird das Pctcnlia! des Punktes B ebenso wie das des Punktes A abgesenkt. Umgekehrt gilt, daß das Potential vom Punkt B wie das des Punktes Ä abgesenkt wird. Daraus folgt, daß das Potential des Punk-

2(i tes B stärker abgesenkt wird als das Potential des Punktes B, obwohl am Punkt ßder kleinere Strom /2 fiießt. Damit ist die Adreßinformation übernommen, und der zweite Teil der Einschreibphase Γ2/2 beginnt.

Übersteigt das Potential des Taktes Φ das Potential

2j des Punktes B um mehr als eine Schwellspannung AU. so wird der Verstärkertransistor M17 leitend (der Punkt B bezeichnet dabei »Drain« und der Punkt B »Source«). Der Transistor M17 leitet den ohnehin schon kleineren Strom /2 zum größten Teil zum Trei-

3» bertransislor MX um und überlagert ihm den größeren Strom IX. Der Punkt A wird weiter abgesenkt und der Punkt Ä durch die Entlastung angehoben. Der Verslärkertransistor M 17 legt die Punkte ßund B auf gleiches Potential, und die Haltetransistoren M18 und M19

si ziehen das Potential der Punkte B und B auf das Bezugsspannungspotential VSS. Die kreuzgekoppelten Treibertransistoren MX und M2 wirken jetzt als Flipflop, wobei damit das Adreß-Flipflop AFF kippt. Die Spannung am Punkt A verändert sich auf die Bezugsspannung VSS. Die Spannung an Punkt A nimmt die Spannung des Versorgungspotcntials VDD an. Die Selbstabschaltung des Lasttransistors Λ-/3 erfolgt analog zu der Beschreibung zu Fig. 1. Liegt am Eingang ADR die inverse Eingangsinformation an, so sind die Potentiale an den Punkten A und A des Adreß-Flipflops AFF vertauscht.

Analog zu der Beschreibung der F i g. 1 arbeitet das Adreß-FIipflop AFF stromlos und speichert die Information und ihr Komplement in den Kondensatoren Cl

-,η bzw. C2.

Da der Eingang ADR der Anstcuerschaltung das Gate des Transistors M21 (Informationstransistor) ist. wirkt er nur als kapazitive Last auf das treibende TTL-Gatter und braucht zur Vermeidung von Eingangsströmen nicht abgeschaltet werden. Damit wird der ansonsten erforderliche Abschalttakt eingespart und außerdem hat die erfindungsgemäßc Schaltungsanordnung den Vorteil, daß das treibende TTL-Gatter sehr gering belastet wird.

w) Das Eingangssignal am Adreßeingang ADR kann geändert werden, sobald die Punkte B und Sauf gleichem Potential liegen. Das bedeutet, daß die Änderung des Eingangsadreßsignals A DR noch erfolgen kann, während des Kippvorganges des Adreß-FIipflops AFF.

b5 In diesem Zustand ist das Flipflop bereits ausreichend stabil, da die Ströme IX und /2 nur noch über einen Zweig des Flipflops geleitet werden. Damit ist es nicht mehr notwendig, einen Abschalttakt abzuwarten, wo-

durch die sogenannte »Adreß-Halte-Zeit« wesentlich verkürzt werden kann.

Wird die im Adreß-Flipflop gespeicherte Adreßinformation nicht mehr benötigt, wird durch Änderung der Taktpotentiale das Adreß-Flipflop AFF in den Vorbereitungszustand (T5) zurückgeschaltet.

Baut man entsprechend der Darstellung der F i g. 5 die erfindungsgemäße Ansteuerschaltung symmetrisch auf und ordnet man zusätzlich zu dem Zweig aus dem Abtasttransistor M20/1 und dem Informationstransi-

stör Λ/21/1 einen weiteren Zweig aus einem weiteren Abtasttransistor M20/2 und einem weiteren Informationstransistor Μ2Ϊ/2 an und führt man dieser Schaltung komplementäre Signale (INF und INF) zu, so erhält man einen empfindlichen Leseverstärker. Dieser Verstärker kann z. B. in Speicherbausteinen zur Verstärkung der Signale auf externen Bitleitungen verwendet werden. Sowohl an den_Ausgängen A und A als auch an den Punkten Cund Classen sich Leistungsstufen anschließen.

Hierzu 5 Blatt Zeichnungen

Claims (5)

Patentansprüche:

1. Ansteuerschaltung in MOS-Technik für eine bistabile Kippstufe, bestehend aus zwei kreuzgekoppelten Treibertransistoren mit zugehörigen Lastelementen und einem eine dynamische Betriebsweise ermöglichenden Schaltnetzwerk aus Vorlade-, Symmetrie- und Entladetransistoren, mit zugeordneten Schiebekapazitäten, dadurch gekennzeichnet, daß zwischen der gesteuerten Strecke mindestens eines Treibertransistors (M 2) und einer Bezugsspannungsquelle (VSS) eine aus dem Kanal eines über einen Obernahmeimpuls (Φ) ansteuerbaren Abtasttransistors (M 20) und dem Kanal eines über den Signaleingang (ADR) ansteuerbaren Informationstransistor bestehende Steuerstrecke angeordnet ist, und daß eine Schaltungsanordnung (M 17, Λ/18, M19) vorgesehen ist, die nach Übernahme der Information in die bistabile Kippstufe (AFF) die gesteuerte Strecke der Treibertransistoren (M2, Mi) mit der Bezugsspannung (VSS) beaufschlagt.

2. Ansteuerschaltung nach Anspruch 1, gekennzeichnet durch einen mit seinem Kanal die gesteuerte Strecke der Treibertransistoren verbindenden Verstärkertransistor (M \7), einem ersten (M 18) mit seinem Kanal die ersten Treibertransistoren (Mi) mit einer Bezugsspannungsquelle (VSS) und einem zweiten (M 19) mit seinem Kanal die zweiten Treibertransistoren (M 2) mit der Bezugsspannungsquelle (VSS) verbindenden Haltetransistor und eine gemeinsame, mit dem Übernahmeimpuls beaufschlagbare Ansteuerleitung (AL) für die Verstärkerund Haltetransistoren (M 17, M18, M19).

3. Ansteuerschaltung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß jedem Treibertransistor (Ml, Ml) eine Steuerstrecke (M20, M2i) zugeordnet ist, und daß die Steuereingänge der Informationstransistoren (M2i) als komplementäre Informationseingänge (INF, INF) dienen.

4. Ansteuerschaltung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch die Verwendung als Adreßpuffer.

5. Ansteuerschaltung nach Anspruch 3, gekennzeichnet durch die Verwendung als Leseverstärker.