DE3811554A1

DE3811554A1 - Sense-verstaerkerschaltung zum einseitigen lesen von daten

Info

Publication number: DE3811554A1
Application number: DE3811554A
Authority: DE
Inventors: Chan-Tang Tsen; Karl Hsu Kai Yang
Original assignee: National Semiconductor Corp
Current assignee: National Semiconductor Corp
Priority date: 1987-04-09
Filing date: 1988-04-06
Publication date: 1988-10-27
Also published as: US4763026A; JPH01209808A; GB2203309A; GB8808006D0; GB2203309B

Description

Die Erfindung bezieht sich allgemein auf integrierte Elektronik- Schaltungen und betrifft insbesondere einen Abtast/Haltever stärker zum Auslesen von Information oder "Sense"-Verstärker, der das Eingangssignal selbst dazu benutzt, eine Bezugsspannung zu erlangen.

Eine Halbleiterspeichervorrichtung weist normalerweise ein Array aus Reihen und Spalten auf, und jeder Schnittpunkt zwischen den Reihen und Spalten bestimmt eine Speicher-"Zelle". In einer Zelle ist entweder eine logische "0" oder eine logische "1" ge speichert. Jeder Spalte ist eine Vorrichtung zugeordnet, die benutzt wird, um Änderungen im logischen Zustand der Zellen die ser Spalte wahrzunehmen. Es ist üblich, diese Vorrichtung als einen Verstärker der Abfühlinformation beziehungsweise "Sense"- Verstärker zu bezeichnen, da er eine Änderung im logischen Zu stand der Zelle "abfühlt" und zur Übertragung an die nächste Stufe der Schaltung verstärkt.

Um diese Aufgabe erfüllen zu können, muß ein "Sense"-Verstärker zwischen einer "0" und einer "1" unterscheiden können. Beim Erkennen einer "1" stellen Ladungsleckverluste eines der Pro bleme dar, denn im Verlauf der Zeit nimmt der Spannungspegel in der Zelle ab. Wenn der "Sense"-Verstärker eine zerfallene oder Schale "1" mit einer Bezugsspannung vergleicht, die eine klare "1" definiert, erscheint dies für den "Sense"-Verstärker so, als ob die Zelle eine "0" speichere.

Für die Verstärkung der Leseinformation stehen verschiedene Techniken zur Verfügung, von denen eine eine sogenannte Ab tast/Haltefunktion nutzt. Gemäß dieser Technik tastet der "Sense"-Verstärker die Speicherzelle ab und hält die abgetaste te Spannung während einer exakt kontrollierten Zeitspanne.

Wenn das Ende dieser Zeitspanne kommt, zeigt sich die Spannung als geschwächt. Durch Messen der Spannungsschwächung unter scheidet die Schaltung eine "0" von einer "1". Die Messung wird so vorgenommen, daß der geschwächte Abtastwert mit einem anderen stabilen und bekannten Spannungspegel verglichen wird, der häufig als Bezugsspannung oder Referenzspannung Vref be zeichnet wird. Wenn eine abgetastete Spannung am Ende der Zeit spanne oberhalb der Referenzspannung Vref liegt, wird sie als "1" erkannt, während umgekehrt eine abgetastete Spannung, die unterhalb Vref liegt, als "0" identifiziert wird. Da die Messung gegenüber einer Bezugsspannung Vref erfolgt, wird diese Art von Vorrichtung Bezugsspannungs-Vergleichsschaltung genannt.

Bei diesem Verfahren tritt unter anderem die Schwierigkeit auf, daß das Ausmaß der Schwächung variiert. Der "Sense"-Verstärker ist so gestaltet, daß er die Schwächung bis zu einer gewissen Grenze mißt, ehe der Ausgang auf "0" geändert wird. Da die Zeit seit dem letzten, vorherigen Lesen der Speicherzelle variiert und auch Variationen bei der Herstellung der Zelle auftreten, ist das Ausmaß der Schwächung, welches für eine "1" auftritt, nicht immer das, was der "Sense"-Verstärker als eine "1" er kennt.

Fig. 1 zeigt einen herkömmlichen Sense-Verstärker mit Pegel umschaltung. Wenn die Speicherzelle eine "1" speichert, fließt Strom von einer Stromversorgung 10 zur Erde 12. Der Eingang eines Inverters 14 wird tief gehalten, und infolgedessen wird der Ausgang hoch gehalten. Wenn die Zelle eine "0" speichert, fließt kein Strom. Der Eingang des Inverters bleibt hoch, da Transistor T ₁ nunmehr abgeschaltet ist, und der Ausgang des Inverters ist tief, das heißt "0". Diese Konstruktion ist zwar anschaulich, aber nicht mehr weit verbreitet. Die Konstruktion erfordert nämlich zusätzlich Gleichstrom für den Inverter und ist übermäßig empfindlich sowohl gegenüber positiv gehendem Rauschen als auch gegenüber Fluktuationen der Energiestromver sorgung.

Fig. 2 zeigt einen herkömmlichen "Sense"-Verstärker, der mit "Dummy-Zellen" arbeitet. Eine Dummy-Zelle ist ein Duplikat der Speicherzeile und speichert den Spannungs pegel der Speicherzelle von einer früheren Zeit.

Diese Konstruktion eines "Sense"-Verstärkers ist im wesentli chen von der Abtast/Halte-Bauart. Als Bezugsspannung benutzt der "Sense"-Verstärker die Dummy-Zellenspannung. Damit hängt die Referenzquelle in hohem Maß von Herstellungsvariationen ab. Außerdem verhält sich diese Konstruktion nicht gut bei Rauschen auf den Zellenspaltenleitungen. "Sense"-Verstärker mit Dummy-Zellen sind außerdem wegen ihrer Größe und wegen ihres Energiebedarfs unerwünscht. Normalerweise ist eine Spalte von Dummy-Zellen für jede Hälte des Speicherarray nötig. Bei der ständig wachsenden Zahl von Zellen, die in modernen Spei chervorrichtungen enthalten sind, führt dies zu einer Ein schränkung des gesamten nutzbaren Speicherraums, der auf ein Halbleiterplättchen von begrenzter Größe paßt.

Fig. 3 zeigt eine Abwandlung der oben beschriebenen herkömm lichen Konstruktion mit Pegelumschaltung. Bei der in Fig. 3 gezeigten Konstruktion, die einen "High Trip"-Inverter aufweist, sind eine Vorspannungsleitung und ein Vorladungsschalter vorge sehen. Transistor 30 wird eingeschaltet, um die Vorspannleitung auf ihre Obergrenze anzuheben. Transistor 32 hält die Vorspann leitung hoch. Transistor 30 wird abgeschaltet, so daß kein Strom aus Stromversorgung 34 nach Erde 36 fließt, wenn auf die Zelle zugegriffen wird. Der Eingang des Inverters 38 ist folglich eine "1" und der Ausgang eine "0". Speichert die Zelle eine "0", dann fließt kein Strom zwischen Knotenpunkt 39 und Erde, und der Ausgang des Inverters bleibt so, wie er war, nämlich tief. Speichert die Zelle eine "1", dann fließt Strom aus der Vor spannleitung durch einen Transistor 40 an Erde ab. Die Vor spannleitung wird also von der Zelle auf tiefes Niveau "herab gezogen", und der Ausgang des Inverters 38 geht hoch, das heißt auf "1". Diese Konstruktion ist gegenüber Rauschen und auf der Datenleitung vom zuletzt gelesenen Zyklus verbliebene Ladung empfindlich. Der Inverter 38 hat eine Schwellenspannung, bei der er auf den Eingang so anspricht, als ob er "1" wäre. Diese Schwelle ist gegenüber Variationen bei der Herstellung der Vorrichtung empfindlich.

Fig. 4 zeigt eine Abwandlung des "Sense"-Verstärkers mit Dummy- Zellen. Bei der in Fig. 4 gezeigten Schaltung wird eine Kopie des Inversen der in einer Speicherzelle gespeicherten Spannung für anschließenden Vergleich mit einem Bezugswert beibehalten. Mit dieser Lösung werden zwar einige der mit "Sense"-Verstärkern verbundenen Schwierigkeiten umgangen, aber es ist wiederum Platz auf dem Chip nötig, um die Dummy-Zellen unterzubringen.

In US-PS 43 01 518 ist eine Differentialleseschaltung zum Er zeugen eines Datenausgangs offenbart. Diese Leseschaltung er laubt eine Vorspannung des Array unabhängig von dem Lesevor gang. Eine Bezugsspannung ist für einen direkten Vergleich mit dem Betriebspunkt der ausgewählten Spaltenleitung vorgesehen; es wird eine Differenzspannung erzeugt, deren Polarität den logischen Zustand der äusgewählten Zelle anzeigt.

In US-PS 41 66 982 ist die Verwendung von Bezugs-Spannung und/oder -Strom zur Verteilung an eine Vielzahl logischer Schaltungen auf einem Halbleiterplättchen offenbart, auf dem sich in der Größenordnung von tausend solcher Schaltungen befinden. Eine Operationsverstärker- und Glättungsschaltungs anordnung treibt das über das Halbleiterplättchen ausgebrei tete Bezugsspannungs-Verteilungsgitter.

Beispiele für typische bipolare "Sense"-Verstärker finden sich in US-PS 33 76 515 und US-PS 40 99 266. Ein Beispiel einer Lese- oder Schreib-MTL (merged transistor logic) ist in US-PS 43 30 853 offenbart.

Zusammengefaßt läßt sich sagen, daß bekannte "Sense"-Ver stärker mehreren Einschränkungen unterliegen. Bezugsspannungen, die von Stromversorgungen unabhängig von der Datenleitung abge leitet werden, sind gegenüber Variationen der Schwellenspannun gen unempfindlich. Änderungen der Versorgung für die Bezugs spannung können dazu führen, daß diese nicht anspricht. Be zugsspannungen von außerhalb des Halbleiterplättchens sind wegen der hohen Anforderungen, die an Herstellungsparameter gestellt werden müssen, begrenzt, geringfügige Abweichungen bei der Herstellung erweisen sich als verhängnisvoll für die Genauigkeit. Ferner bestehen Geschwindigkeitsgrenzen aufgrund der Empfindlichkeit gegenüber Rauschen, was zu einer ungenauen Ablesung des Zellspeichers führt.

Von der Datenleitung selbst erzeugte Bezugsspannungen unter lägen nicht solchen Einschränkungen.

Aufgabe der Erfindung ist es, eine "Sense"-Verstärkerschaltung zu schaffen, die keinen Gleichstrom zum Stützen der Bezugs spannung benötigt. Ferner soll die Spannungsänderung auf der Datenleitung von der Spannung der Stromversorgung ver hältnismäßig unabhängig sein; weiter soll die Bezugsspannung auf Rauscheffekte und Schwellenspannungen auf der Datenlei tung ansprechen und außerdem soll eine hohe Zugriffgeschwindig keit erzielt werden.

Gemäß einem Ausführungsbeispiel der Erfindung nutzt eine Spalte von Speicherzellen des EEPROM-Typs eine "Sense"-Verstärker schaltung zum Erzeugen einer Datenausgangsspannung. Der "Sense"- Verstärker vergleicht eine stabile Referenzspannung mit der in einer ausgewählten Speicherzelle in einer assoziierten Spei cherspalte gespeicherten Spannung und erzeugt eine Differenz spannung, deren Polarität den logischen Zustand der ausge wählten Speicherzelle anzeigt. Die stabile Bezugsspannung wird unmittelbar vor der Vornahme des vorstehend genannten Vergleichs von der Spaltenleitung abgeleitet, um exakter an den Spannungs pegel der ausgewählten Zelle angepaßt zu sein und den richtigen logischen Ausgang zu erzeugen.

Im folgenden ist die Erfindung mit weiteren vorteilhaften Einzelheiten anhand schematisch dargestellter Ausführungs beispiele näher erläutert. In den Zeichnungen zeigt:

Fig. 1 ein Diagramm zur Veranschaulichung eines herkömm lichen "Sense"-Verstärkers mit Pegelumschaltung;

Fig. 2 ein Diagramm zur Veranschaulichung eines herkömm lichen "Sense"-Verstärkers derjenigen Bauart, die mit einer Dummy-Zelle arbeitet;

Fig. 3 ein Diagramm zur Veranschaulichung eines herkömm lichen "Sense"-Verstärkers derjenigen Bauart, die mit einem "High Trip"-Inverter arbeitet;

Fig. 4 ein Diagramm zur Veranschaulichung einer herkömm lichen Abwandlung des "Sense"-Verstärkers mit Dummy- Zelle;

Fig. 5 ein Blockschaltbild eines "Sense"-Verstärkers gemäß der Erfindung;

Fig. 6 ein Diagramm zur Veranschaulichung einer "Sense"- Verstärkerschaltung gemäß der Erfindung;

Fig. 7 ein Diagramm zur Veranschaulichung eines alternativen Ausführungsbeispiels einer "Sense"-Verstärkerschaltung gemäß der Erfindung; und

Fig. 8 ein Zeitdiagramm zur Veranschaulichung der zum Be treiben der in Fig. 7 gezeigten Schaltung gemäß der Erfindung nötigen Zeitgebung.

Fig. 5 ist ein Blockschaltbild eines "Sense"-Verstärkers zum Wahrnehmen einer Änderung in einem einseitigen Datenleitungs eingang unter Verwendung einer stabilen Bezugsspannung, die vom Datenleitungseingang abgeleitet ist. Die Datenleitungs eingabe und ein Taktsignal Φ welches von einem Lesesignaler zeuger geliefert wird, werden an eine Vorspannungssteuerung und Referenzgenerator-Schaltungsanordnung angelegt, in der die Bezugsspannung V _REF abgeleitet wird. Die Bezugsspannung V _REF und eine Vorspannleitungsspannung V _BIAS werden von der Vorspannsteuerung- und Referenzgenerator-Schaltungsanordnung an einen Differentialverstärker geliefert. Der Differential verstärker vergleicht die beiden Spannungen V _REF und V_BIAS und erzeugt eine Ausgabespannung V _AUS, die in Beziehung steht zum Zustand der Datenleitungseingabe. Die Verstärkerausgabe V _AUS wird an ein Latch gegeben, welches diesen Wert über das Ende des Lesezyklus hinaus speichert und eine Ausgabe V _AUS liefert, welche dem Zustand der Datenleitungseingabe entspricht.

Wie Fig. 7 zeigt, ist eine Spalte von Speicherzellen, welche Transistoren X ₁-X _N aufweist, an eine Datenleitung angeschlossen. Die Spalte stellt eine typische Last für den "Sense"-Verstärker gemäß der Erfindung dar. Eine angemessene Spannung, die an das Gate eines Transistors Y angelegt wird, wählt diese spezielle Spalte zum Lesen-Verstärken aus.

Die Transistoren X ₁ bis einschließlich X _N stellen jeweils eine getrennte Speicherzelle dar. Wenn eine bestimmte der Zellen X ₁-X _N eingeschaltet ist, ist die Spannung am Gate dieser Vor richtung hoch, was eine logische "1" darstellt.

Unter diesen Umständen bewirkt die Zelle, daß ein großer Strom zur Erde abgeleitet wrid. Ist die Zelle ausgeschaltet, so ist die Spannung am X-Gate tief, was eine logische "0" darstellt. Unter diesen Umständen bleibt der durch die Datenleitung fließen de Strom im wesentlichen unbeeinflußt.

Während der "Sense"-Verstärker gemäß der Erfindung nachfolgend unter Hinweis auf eine spezielle Last beschrieben werden soll, gilt diese Beschreibung jedoch in keiner Weise in einschränken dem Sinn. Für den Fachmann sind verschiedene Belastungen ebenso wie andere Ausführungsbeispiele der Erfindung offenkundig, wenn er die folgende Beschreibung liest.

Das zum Aktivieren der "Sense"-Verstärkerschaltung gemäß der Erfindung benötigte Lesesignal wird außerhalb der Schal tung erzeugt und dieser in Form eines Taktes Φ ₁ zugeführt. Alle weiteren Takte oder Steuersignale Φ ₂, ₂, Φ ₃ und Φ ₄ werden von diesem ursprünglichen Signal abgeleitet. Das Taktsignal Φ ₃, nämlich das die Vorladedauer steuernde Takt signal wird durch Invertieren von ₁ unter Verwendung eines typischen CMOS-Inverters abgeleitet. Wie Fig. 8 zeigt, geht das Taktsignal Φ ₃ im Zeitpunkt t ₁ hoch und im Zeitpunkt t ₃ tief, und während dieser Zeitdauer wird der Vorladungsvorgang beendet. Die Taktsignale Φ ₂ und ₂ aktivieren beide im glei chen Zeitpunkt, nämlich t ₁, ihren entsprechenden Transistor. Beide Taktsignale bleiben jedoch so lange aktiv, bis der Lese zyklus im Zeitpunkt t ₅ beendet ist.

Wie Fig. 7 zeigt, ist die Datenleitung an drei getrennte Vorrichtungen angeschlossen, von denen die erste ein Transistor T ₂ ist. Der Transistor T ₂ arbeitet mit einem Transistor T ₃ zusammen als eine kleine Stromsenke, um restliche Ladung aus der Datenleitung zu entfernen, die vom zuletzt gelesenen Zyklus noch übriggeblieben ist. Die Datenleitung ist an den Drain des Transistors T ₂, der Transistor T ₂ ist mit seiner Source an den Drain des Transistors T ₃ angeschlossen; der Transistor T ₃ ist mit seiner Source geerdet. Das Gate des Transistors T ₃ ist an V _cc angeschlossen. Das Gate des Transistors T ₂ ist sowohl an das Taktsignal Φ ₃ als auch an das Gate eines Transistors T ₆ angeschlossen.

Die von den Transistoren T ₂ und T ₃ gebildete Stromsenke wird entaktiviert, ehe die Referenzspannung V _REF im Zeitpunkt t ₄ von der Datenleitung isoliert wird. Die Stromsenke ist aus reichend klein, um keine Auswirkung auf die Ladung der Vor spannleitung zu haben. Die Stromsenke wird im Zeitpunkt t ₁ aktiviert und im Zeitpunkt t ₃ entaktiviert, wobei Aktivierung und Entaktivierung durch das Taktsignal Φ ₃ gesteuert werden.

Die Datenleitung ist ferner an die Source eines Transistors T ₁ angeschlossen. Das Gate des Transistors T ₁ ist auf V _cc-V _t fixiert und an die Vorspannleitung angeschlossen.

Die Datenleitung ist auch an den Drain eines Transistors T ₁₃ angeschlossen, dessen Gate vom Taktsignal Φ ₄ gesteuert wird. Mit seiner Source ist der Transistor T ₁₃ an die Gates von zwei Transistoren T ₁₄ und T ₁₉ angeschlossen. Der Transistor T ₁₄ dient als Kondensator beziehungsweise Ladungsspeicher. Hierbei handelt es sich um einen "schweren" (heavy) Knoten, der dementsprechend sehr widerstandsfähig gegen Rauschen ist. Die Ladungsspeicher funktion wird durch Verwendung einer Verarmungsvorrichtung er reicht. Dieser Knoten, das heißt das gemeinsame Gate der Transistoren T ₁₄ und T ₁₉ und der Drain des Transistors T ₁₃ liefert eine Referenzspannung V _REF an einen Differential verstärker, der Transistoren T ₁₅, T ₁₆, T ₁₇, T ₁₈, T ₂₀ und T ₂₁ aufweist.

Als Differentialverstärker kann einer von vielen herkömmlichen Differentialverstärkern eingesetzt werden. Die in Fig. 7 gezeigte Differentialverstärkerschaltung besteht aus einem abgeglichenen Paar von Treibertransistoren T ₁₇ und T ₁₉ gemein sam mit Lasttransistoren T ₁₆ und T ₁₈ vom p-Typ. Der Transistor T ₂₀ verbindet beide Treibertransistoren T ₁₇, T ₁₉ mit Erde und hat an seinem Gate eine Vorspannung, damit er als Stromquelle wirken kann. Die Vorspannung am Gate des Transistors T ₂₀ wird von einem Taktsignal ⌀₂ gesteuert, welches bei Beginn der Vor ladungsdauer den Transistor T ₂₀ zu aktivieren beginnt. Die Lasttransistoren T ₁₆ und T ₁₈ teilen sich in ein gemeinsames Gate, welches mit einem Schalter T ₂₁ verbunden ist. Das Gate des Schalters T ₂₁ wird von einem Taktsignal Φ ₃ gesteuert, wel ches den Schalter T ₂₁ am Anfang der Vorladedauer zu aktivieren beginnt. Wenn der Schalter T ₂₁ aktiv ist, balanciert er die Be lastungen der Transistoren T ₁₆ und T ₁₈. Die Transistoren T ₁₆ und T ₁₈ teilen sich eine gemeinsame Source, die mit dem Drain des Transistors T ₁₅ vom p-Typ verbunden ist. Das Gate des Transistors T ₁₅ wird vom Taktsignal Φ ₂ gesteuert, welches auf ₂ invertiert wird, um den Transistor T ₁₅ während der Vorladedauer zu aktivieren. Der Transistor T ₁₅ hat die Auf gabe, den Differentialverstärker vorzubereiten.

Differentialverstärker dieser Art sind bistabile Schaltungen, das heißt entweder die Transistoren T ₁₆ und T ₁₇ sind während des Betriebs eingeschaltet und die Transistoren T ₁₈ und T ₁₉ ausgeschaltet oder umgekehrt. Die Ausgabe des Differential verstärkers kann entweder vom Drain des Transistors T ₁₆ oder vom Drain des Transistors T ₁₈ abgenommen werden.

In Fig. 7 ist der Ausgang des Differentialverstärkers mit dem Drain des Transistors T ₁₆ verbunden. Da der Schalter T ₂₁ am Ende der Vorladedauer entaktiviert wird und danach effektiv offen ist, ist die Source des Transistors T ₁₆ nicht äquivalent mit der Source des Transistors T ₁₈.

Einen Eingang des Differentialverstärkers stellt das Gate des Transistors T ₁₇ dar, das an die Vorspannleitung ange schlossen ist. Der andere Eingang des Differentialverstärkers ist die Referenzspannung V _ref. Die Ausgabe des Differential verstärkers V _aus, hat die Tendenz, je nach der Polarität der Differenz zwischen den Spannungen an den Eingängen auf hoch oder tief zu gehen. Der endgültige Ausgang kann auf verschie dene Weise von diesem ersten oder primären Ausgang erhalten werden. Oft sind verschiedene Stufen der Schaltung, die als Differentialverstärker arbeitet, das heißt der Vergleichs- und Verstärkungsschaltungsanordnung, in Kaskade geschaltet, um einen "Sense"-Verstärker mit hoher Verstärkung zu bilden.

Das Signal V _aus wird in ein herkömmliches Latch eingegeben, welches in Fig. 7 zwei CMOS-Inverter aufweist. Bei V _aus han delt es sich um den Eingang in einen ersten Inverter. Der Ausgang des ersten Inverters ist mit dem Eingang des zweiten Inverters verbunden. Der Ausgang des zweiten Inverters kehrt als Eingang zum ersten Inverter zurück. Dies bewirkt, daß das verstärkte Signal V _aus in eine klare logische "0" oder logische "1" umgewandelt wird. Häufig sind verschiedene Stufen der Signalspeicherschaltungsanordnung in Kaskade ge schaltet, um eine logische Ausgabe zu bilden, wie sie nötig ist, um mit dem Lesewert der Datenzelle übereinzustimmen.

Während der Vorladedauer wird die Vorspannleitung, die vom Drain des Transistors T ₁ zum Gate des Transistors T ₁₇ reicht, in ihrem Spannungsniveau auf den maximalen Punkt angehoben. Die Vorspannleitung ist ein "leichter" (light) Knoten und erreicht höchstens das Spannungsniveau von V _cc - V _t. Ein Transistor T _6A ist mit seiner Source an den Drain des Transistors T₆ angeschlossen. Das Gate des Transistors T _6A ist an die Energiequelle V _cc angeschlossen, mit der auch der Drain des Transistors T _6A verbunden ist. Bei einer Schaltung in der genannten Weise wirkt der Transistor T _6A als Stromquelle, da er in gesättigter Betriebsweise funktioniert. Damit ist dafür gesorgt, daß die Quelle des Transistors T _6A, die mit dem Drain des Transistors T₆ verbunden ist, sich ständig auf V _cc - V _t befindet. Wenn das Taktsignal Φ₃ am Gate des Transistors T₆ diesen aktiviert, arbeitet der Transistor T₆ in linearer Betriebsweise, und die Spannung am Drain des Transistors T₆ wird an die Vorspannleitung weitergegeben, die mit der Source des Transistors T₆ verbunden ist. Bei einer Schaltung in der genannten Weise liefern die Transistoren T₆ und T _6A eine Maximalgrenze von V _cc - V _t für den Spannungspegel der Vorspannleitung.

Die Vorspannleitung ist auch an den Transistor T ₅ angeschlossen, bei dem es sich um eine Verarmungsvorrichtung handelt, deren Gate an die Source des gleichen Transistors angeschlossen ist. Mit seinem Drain ist der Transistor T ₅ an den Drain des Transistors T ₄ vom p-Typ angeschlossen. Das Gate des Transistors T ₄ wird vom Taktsignal ₂ gesteuert, welches den Transistor T ₄ am Anfang der Vorladedauer aktiviert und bis zum Ende des Lesezyklus aktiv bleibt. Der Transistor T ₄ ist mit seiner Source an die Energiequelle V _cc angeschlossen. Wenn die Transistoren T ₅ und T ₄ auf diese Weise geschaltet sind, wirken sie als Stromquelle. Die Transistoren T ₅ und T ₄ sind so bemessen, daß sie eine kleine Stromquelle bilden. Da der Transistor T ₅ als Quelle eines kleinen Stroms wirkt, ist er sehr widerstandsbehaftet. Die Drainspannung bleibt in der Nähe von V _cc - V _t. Bei einem hohen Widerstandswert bleibt auch die Source des Transistors T ₅ hoch. Die Stromquelle liefert Unterstützung für das Spannungsniveau der Vorspann leitung, wenn die Vorladedauer vorüber ist. Wenn also der Transistor T ₆ abgeschaltet wird, bleibt die Vorspannleitung auf ihrem hohen Niveau beziehungsweise V _cc - V _t wegen des Transistors T ₅, es sei denn, daß eine "1" aus einer der Zellen gelesen wird. Wenn eine "1" aus einer Zelle gelesen wird, wirkt die Zelle als eine starke Stromsenke oder ein großer Stromabfluß. Der Abfluß aus der Zelle kann leicht den kleinen Strom von Transistor T ₅ überwältigen. Somit wird das Niveau der Vorspannleitung abgesenkt, was den Dateneingang wiedergibt.

Der steuernde Takt am Gate des Transistors T ₁₃ wird kurz nach Beginn der Vorladedauer aktiviert. Das Taktsignal Φ ₄ wird vom Taktsignal Φ ₃ über zwei endweise verbundene CMOS- Inverter abgeleitet. Damit ist das Taktsignal Φ ₄ eine Reflexion des Taktsignals Φ ₃ nur mit geringfügiger zeit licher Verzögerung. Genauer gesagt ist das Taktsignal Φ ₄ um zwei Gateverzögerungen beziehungsweise die Zeit verzögert, die das Signal braucht, um beide Inverter zu durchlaufen. Am Ende der Vorladedauer ist die Spannung der Vorspannleitung circa V _cc - V _t. Die Datenleitungsspannung in diesem Zeitpunkt ist circa V _cc - 2V _t. Die zweite Schwellenspannung gibt den Spannungsabfall über den Transistor T ₁ wieder. Die Näherung ist nötig, um die sich durch die Last an der Datenleitung ergebende Justierung wiederzugeben. Die Auswirkung der Last und der Spannungen längs der Spalte von Zellen leitungen stellt also die Spannung ein, die durch den Transistor T ₁₃ zum Referenzknoten weitergegeben wird. Damit wird eine Bezugsspannung mit einer genaueren Reflexion der Zellspannungen erhalten.

Es ist wichtig, darauf hinzuweisen, daß das Gate des Tran sistors T ₁₃ noch geringfügig nach der Vorladedauer aktiv bleibt. Die Vorladung endet im Zeitpunkt t ₃, während das Gate des Transistors T ₁₃ durch die beiden Invertergates ge ringfügig verzögert ist und bis zum Zeitpunkt t ₄ aktiv bleibt. Diese beabsichtigte zeitliche Überlappung ist wichtig, da sie es ermöglicht, daß die Bezugsspannung geringfügige Schwankun gen der Datenleitungsspannung bei Erreichen des Maximalpegels auf genaueste Weise wiedergibt. Es ist auch wichtig, darauf hinzuweisen, daß die von den Transistoren T ₂ und T ₃ gebildete kleine Stromsenke am Ende der Vorladung abgeschaltet wird und die Spannung auf der Datenleitung während dieser kleinen zeit lichen Überlappung, t ₃ und t ₄, nicht beeinflußt.

Gemäß Fig. 7 und Fig. 5 erfolgt die Vorspannsteuerung und die Erzeugung der Referenzspannung V _ref durch die Transistoren T ₁-T ₁₄ sowie durch Zeitgebermechanismen, die zum Betreiben entsprechend den Anweisungen nötig sind. Fig. 6 zeigt die Vorspannsteuerungs- und Bezugsspannungs-Erzeugerschaltungs anordnung, die an eine einfache Last aus einer Zelle ange schlossen ist, wobei der Ausgang, eine Vorspannleitung und Referenzspannung, in einen üblichen Differentialverstärker eingespeist wird, dessen Ausgang mit einem üblichen Latch verbunden ist. Fig. 8 zeigt die für den Betrieb von Fig. 7 nötige Zeitgabe und die Spannungspegel von Adressenleitungen und der Datenleitung. A _X stellt ein Signal dar, welches eine getrennte Schaltungsanordnung von einer Adressenänderung in Kenntnis setzt. Das A _X-Signal wird in einen Lesesignal erzeuger eingespeist, der im Zeitpunkt t ₁ als Ausgang Takt signal Φ ₁ als Eingang für die Erfindung erzeugt. Ein Sig nal A _INT gibt die interne Adressenänderung wieder. Während des Lesezyklus kann der logische Pegel am Gate einer Zelle hochgehen. Das Ergebnis eines hohen logischen Pegels am Gate einer Zelle besteht darin, daß der Spannungspegel der Datenleitung auf einen niedrigen Pegel herabgezogen wird. Ehe die Datenleitung auf tiefen Pegel gezogen wird, wird die Bezugsspannung von der Datenleitung abgeleitet, dann nach dem Zeitpunkt t ₄ isoliert, um ihre Integrität als genaue Reflexion eines hohen Spannungspegels auf der Daten spaltenleitung zu erhalten. Nach dem Zeitpunkt t ₄, aber vor dem Zeitpunkt t ₅ setzt sich das Absinken des Datenlei tungsspannungspegels fort und zieht dabei auch die Vor spannleitung mit herab. Der Zeitpunkt t ₅ ist ausreichend weit verzögert gewählt, damit die Vorspannleitung auf ihr Mindestniveau absinken kann, wie es vom logischen Pegel der Zelle bestimmt wird. Nach dem Zeitpunkt t ₅ wird der Differentialverstärker durch die Signale Φ ₂ und ₂ entakti viert und das Ergebnis des Vergleichs zwischen der Referenz spannung V _ref und dem Spannungspegel der Vorspannleitung wird in den Latches verriegelt.

Es ist zu erkennen, daß die Referenzspannung V _ref circa V _cc - 2V _t beträgt, wobei die Näherung Schwankungen wieder gibt, die von der mit der Vorrichtung verbundenen Last her vorgerufen werden. Aber die Vorspannleitung ist nur auf das Niveau von V _cc - V _t vorgeladen. Es sei jedoch erwähnt, daß diese Differenz einer einzigen Schwellenspannung keinerlei Auswirkungen auf die Genauigkeit der Vergleich- und Ver stärkungsschaltungsanordnung hat. Wenn der logische Pegel einer Zelle niedrig oder Null ist, bleibt die Vorspannleitung auf ihrem maximalen Wert V _cc - V _t. Der Differentialverstärker erzeugt bei seinem Vergleich des Vorspannleitungspegels mit V _cc - 2V _t oder der Bezugsspannung immer eine Ausgabe, die das höhere Niveau der Vorspannleitung wiedergibt. Sollte der Zellenwert ein logischer Pegel "1" sein und die Vorspannleitungsspannung absinken, so fällt die Vorspannlei tung signifikant mehr ab als um eine einzige Schwellen spannung, da der Stromabfluß durch die Zelle stark genug ist, um die Transistoren T ₅ und T ₄ zu überwältigen, wobei die Stromquelle das maximale Niveau der Vorspannleitung aufrechterhält. Die Spannung der Vorspannleitung sinkt also deutlich unter den Pegel ab, den der Differential verstärker braucht, um eine Ausgabe zu erzeugen, die V _ref als größere Spannung wiedergibt.

Claims

1. Verfahren zur Schaffung einer stabilen Referenzspannung, die von der Datenleitungsspannung abgeleitet ist, und zur Wahrnehmung einer Änderung beim einseitigen Lesen von Daten, bestehend aus folgenden Schritten:

a) die Vorspannleitungsspannung wird auf ihren maximalen Pegel angehoben,
b) Die Datenleitungsspannung wird gespeichert,
c) die gespeicherte Datenleitungsspannung wird isoliert, so daß die stabile Bezugsspannung erhalten wird,
d) auf die Daten wird so zugegriffen, daß die Vorspannlei tungsspannung die Eingangs-Daten reflektiert, und
e) die Vorspannleitungsspannung wird mit der Referenz spannung verglichen und der Unterschied mit einem Differenz verstärker so verstärkt, daß die Ausgangsspannung die Ein gangs-Daten wiedergibt.

2. "Sense"-Verstärkerschaltung zum Wahrnehmen einer Änderung beim einseitigen Lesen von Daten unter Verwendung einer stabilen Referenzspannung, gekennzeichnet durch

a) ein Eingangssignal auf einer Datenleitung,
b) einen Schalter, der die Datenleitung mit einer Vorspannlei tung verbindet, wobei ein Spannungspegel der Datenleitung die Datenleitungsspannung ist, ein Spannungspegel der Vor spannleitungsspannung die Vorspannleitungsspannung ist,
c) einen Schalter, der die Datenleitung mit einer Speichervor richtung verbindet,
d) eine Einrichtung, die eine von der Datenleitung abgeleitete Referenzspannung erzeugt, und
e) einen Differentialverstärker, der so angeschlossen ist, daß er die Vorspannleitungsspannung und die Referenzspannung empfängt und die beiden Spannungen vergleicht und eine in Beziehung zum Eingangssignal stehende Ausgangsspannung er zeugt.

3. "Sense"-Verstärkerschaltung nach Anspruch 2, gekennzeichnet durch ein Latch, welches die Ausgangsspannung über das Ende eines Lesezyklus hinaus hält.

4. "Sense"-Verstärkerschaltung nach Anspruch 2, dadurch gekenn zeichnet, daß das Anheben der Vorspannleitungsspannung auf ihren maximalen Pegel während einer Vorladedauer erfolgt, die zu einer Zeit t ₁ in Abhängigkeit von einem Lesesignal be ginnt.

5. "Sense"-Verstärkerschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die vom Differentialverstärker durchge führte Vergleichs- und Verstärkungsfunktion als Antwort auf ein Lesesignal zu einer Zeit t ₁ aktiviert und ausgleicht.

6. "Sense"-Verstärkerschaltung nach Anspruch 2, dadurch gekenn zeichnet, daß die Vorspannleitungsspannung bis zum Ende eines Lesezyklus auf ihrem maximalen Niveau gehalten wird, es sei denn, daß die Dateneingabe, wenn Zugriff genommen wird, eine "1" ist.

7. "Sense"-Verstärkerschaltung nach Anspruch 6, dadurch gekenn zeichnet, daß die Vorspannleitungsspannung durch Aktivieren einer kleinen Stromquelle an die Vorspannleitung zu der Zeit t ₁ beibehalten wird.

8. "Sense"-Verstärkerschaltung nach Anspruch 2, dadurch gekenn zeichnet, daß das Speichern und Isolieren der Datenleitungs spannung kurz nach dem Ende der Vorladedauer beendet sind.

9. "Sense"-Verstärkerschaltung nach Anspruch 8, dadurch gekenn zeichnet, daß das Speichern der Datenleitungsspannung mit einem Kondensator mit einem "schweren", gegen Rauschen wider standsfähigen Knoten durchgeführt wird.

10. "Sense"-Verstärkerschaltung nach Anspruch 9, dadurch gekenn zeichnet, daß die Datenleitungsspannung an den Kondensator mit einem Schalter weitergegeben und mit dem gleichen Schalter von der Datenleitung isoliert wird.

11. "Sense"-Verstärkerschaltung nach Anspruch 10, dadurch gekenn zeichnet, daß die isolierte Datenleitungsspannung als Referenz spannung dient und ausreicht, um einen Zweig des Differential verstärkers zu aktivieren.

12. "Sense"-Verstärkerschaltung nach Anspruch 11, dadurch ge kennzeichnet, daß der maximale Pegel der Vorspannleitung dem Datenleitungsspannungspegel im wesentlichen gleich ist.

13. "Sense"-Verstärkerschaltung nach Anspruch 12, dadurch ge kennzeichnet, daß der maximale Pegel der Vorspannleitung ausreicht, einen Zweig des Differentialverstärkers zu aktivieren.

14. "Sense"-Verstärkerschaltung nach Anspruch 11 oder 13, dadurch gekennzeichnet, daß die Ausgangsspannung nur dann eine "1" ist, wenn die Vorspannleitungsspannung geringer ist als die Referenzspannung.

15. "Sense"-Verstärkerschaltung nach Anspruch 2, dadurch gekenn zeichnet, daß die Ausgangsspannung der Eingang eines Latch ist, wobei das Latch die Daten nach dem Ende eines Lesezyklus hält.

16. "Sense"-Verstärkerschaltung nach Anspruch 2, dadurch gekenn zeichnet, daß eine kleine Stromsenke an der Datenleitung hängt und als Antwort auf das Lesesignal aktiviert und am Ende der Vorladedauer entaktiviert wird.