DE10216607A1 - Halbleiterspeichervorrichtung - Google Patents

Halbleiterspeichervorrichtung

Info

Publication number
DE10216607A1
DE10216607A1 DE10216607A DE10216607A DE10216607A1 DE 10216607 A1 DE10216607 A1 DE 10216607A1 DE 10216607 A DE10216607 A DE 10216607A DE 10216607 A DE10216607 A DE 10216607A DE 10216607 A1 DE10216607 A1 DE 10216607A1
Authority
DE
Germany
Prior art keywords
dummy
semiconductor memory
word line
memory device
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10216607A
Other languages
English (en)
Other versions
DE10216607B4 (de
Inventor
Jong-Hun Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE10216607A1 publication Critical patent/DE10216607A1/de
Application granted granted Critical
Publication of DE10216607B4 publication Critical patent/DE10216607B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Die vorliegende Erfindung stellt eine Halbleiterspeichervorrichtung bereit, mit: einer Vielzahl von Blindwortleitungen, welche unabhängig mit einer Vielzahl von Normalwortleitungen gebildet sind, einer Vielzahl von Blindwortleitungstreibern zum Treiben der Vielzahl von Blindwortleitungen, einer Vielzahl von Steuerschaltungen zum Steuern der Vielzahl von Blindwortleitungstreibern, einer Vielzahl von Vergleichseinheiten zum Vergleichen eines Spannungspegels der Blindwortleitung und des vorbestimmten Referenzspannungspegels und einer Vielzahl von Ausgabeeinheiten zum Ausgeben von Signalen, welche von der Vielzahl der Vergleichseinheiten ausgegeben werden.

Description

    Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Halbleiterspeichervorrichtung, und insbesondere eine Halbleiterspeichervorrichtung mit einer Überwachungseinrichtung, welche in der Lage ist, die Leitungsverzögerung oder einen Modellparameter einer Wortleitung oder einer Bit-Leitung zu messen.
    • Beschreibung des Standes der Technik
  • Mit steigender Integrationsdichte von Halbleiterspeichervorrichtungen weisen die RC-Verzögerung und ein Modellparameter einer Wortleitung oder einer Bit-Leitung einen bedeutenden Einfluß auf die Charakteristik einer Halbleiterspeichervorrichtung auf. Die RC-Verzögerung und der Modellparameter sind wichtige Faktoren zum genauen Setzen der Zeitvorgabe bei einem internen Vorgang und zum Bestimmen, ob die Produkte auf dem Markt wettbewerbsfähig sind. Es gibt jedoch einige Verfahren, welche in der Lage sind, verläßlich die RC-Verzögerung und den Modellparameter zu messen. Ein Verfahren, welches gegenwärtig eingesetzt wird, um die Leitungsverzögerung zu messen, ist keine direkte Messung, sondern eine indirekte Messung, so daß eine genaue Messung nicht durchgeführt werden kann.
  • Fig. 1 ist ein schematisches Schaltungsdiagramm, welches einen Teil eines Zellenblocks in einem DRAM gemäß dem Stand der Technik darstellt.
  • Mit Bezug auf Fig. 1 wird ein Wortleitungstreiber WD in Abhängigkeit von einem Hauptwortleitungsaktivierungsbarsignal mwlz, welches von einem Spaltendecoder (nicht dargestellt) ausgegeben wird, getrieben, und ein Wortleitungstreibersignal Px wird an eine Wortleitung WLn angelegt, welche mit einer Speicherzelle 2 durch den Wortleitungstreiber WD verbunden ist. Im allgemeinen sind eine Blindwortleitung und eine Blindspeicherzelle, welche dieselbe Breite und Fläche wie die normale Wortleitung und die normale Speicherzelle aufweisen, am Rand der normalen Wortleitung WLn zur Stabilität eines Prozesses angeordnet.
  • Das Hauptwortleitungssignal wird durch eine Spaltenadresse gewählt und ein normales Wortleitungstreibersignal Px wird aus Px0 bis Px3 durch das Adreßsignal gewählt und dann wird ein Spannungspegel der normalen Wortleitung WLn in einen Treiberspannungspegel Vpp umgewandelt, welcher höher als ein Versorungsspannungspegel ist. Eine Wortleitung WLn wird zu dem Treiberspannungspegel Vpp in Abhängigkeit von dem Hauptwortleitungssignal getrieben. Zu diesem Zeitpunkt wird die Blindwortleitung nicht eingesetzt, so daß der Spannungspegel der Blindwortleitung auf einen Massespannungspegel gelegt ist. Ein Blind-Bitleitungsspannungspegel wird ebenfalls auf einen Vblp-Pegel gesetzt, welches ein Bitleitungsvorladespannungspegel ist.
  • In der obigen Anordnung wird nach der Herstellung realer Produkte eine Charakteristik der Produkte dadurch bestimmt, wie schnell der Spannungspegel der Wortleitung WLn oder der Bitleitung BL auf einen gewünschten Spannungspegel ansteigt. Es ist sehr wichtig zu bestimmen, ob die Aktivierungszeit eines Bitleitungsabtastverstärkers, eines tRCD_min und eines Modellparameters mit denen einer tatsächlichen Vorrichtung zusammenpaßt. Ein genaues Meßverfahren ist gemäß dem Stand der Technik jedoch nicht realisiert. Ein herkömmliches Meßverfahren besteht darin, eine Datenleitung zu messen, welche gemessen werden kann, weil die Datenleitung eine Metallleitung ist und die gewünschten Daten indirekt abgeschätzt werden, so daß genaue Daten nicht erzielt werden können.
    • Zusammenfassung der Erfindung
  • Es ist deshalb eine Aufgabe der vorliegenden Erfindung, eine Halbleiterspeichervorrichtung bereitzustellen, welche eine Überwachungsschaltung aufweist, die in der Lage ist, die Leitungsverzögerung oder einen Modellparameter einer Wortleitung oder einer Bitleitung zu messen.
  • Entsprechend eines Aspekts der vorliegenden Erfindung ist eine Halbleiterspeichervorrichtung bereitgestellt mit: einer Vielzahl von Blindwortleitungen, welche unabhängig mit einer Vielzahl von normalen Wortleitungen gebildet sind; einer Vielzahl von Blindwortleitungstreibern zum Treiben der Vielzahl von Blindwortleitungen; einer Vielzahl von Steuerschaltungen zum Steuern der Vielzahl von Blindwortleitungstreibern; einer Vielzahl von Vergleichseinrichtungen zum Vergleichen eines Spannungspegels der Blindwortleitung und eines vorbestimmten Referenzspannungspegels; und eine Vielzahl von Ausgabeeinrichtungen zum Ausgeben von Signalen, welche von der Vielzahl der Vergleichseinrichtungen ausgegeben werden.
  • Entsprechend eines weiteren Aspekts der vorliegenden Erfindung ist eine Halbleiterspeichervorrichtung bereitgestellt mit: einer Vielzahl von Blind-Bitleitungen, welche unabhängig mit einer Vielzahl von normalen Bitleitungen gebildet sind; einer Vielzahl von Blind-Bitleitungstreibern zum Treiben der Vielzahl von Blind-Bitleitungen; einer Vielzahl von Steuerschaltungen zum Steuern der Vielzahl von Blind-Bitleitungstreibern; einer Vielzahl von Vergleichseinrichtungen zum Vergleichen eines Spannungspegels der Blind-Bitleitung und eines vorbestimmten Referenzspannungspegels; und eine Vielzahl von Ausgabeeinrichtungen zum Ausgeben von Signalen, welche von der Vielzahl von Vergleichseinrichtungen ausgegeben werden.
  • Entsprechend einem weiteren Aspekt der vorliegenden Erfindung ist eine Halbleiterspeichervorrichtung bereitgestellt mit: einer Vielzahl von Blindwortleitungen, welche unabhängig mit einer Vielzahl von normalen Wortleitungen gebildet sind; einer Vielzahl von normalen Bitleitungen, welche unabhängig mit einer Vielzahl von normalen Bitleitungen gebildet sind; einer Überwachungseinrichtung zum Messen der Spannung der Blind-Bitleitung und der Blindwortleitung: und einer Steuerschaltung zum Steuern der Überwachungseinrichtung.
    • Kurzbeschreibung der Zeichnungen
  • Die oben genannten und andere Aufgaben und Merkmale der vorliegenden Erfindung werden aus der nachfolgenden Beschreibung bevorzugter Ausführungsformen in Verbindung mit den begleitenden Zeichnungen ersichtlich, in welchen:
  • Fig. 1 ein schematisches Schaltungsdiagramm ist, welches eine Speicherzelle einer Halbleiterspeichervorrichtung gemäß dem Stand der Technik zeigt;
  • Fig. 2 ein schematisches Schaltungsdiagramm ist, welches eine Halbleiterspeichervorrichtung zeigt, welche eine Überwachungsschaltung gemäß der vorliegenden Erfindung aufweist;
  • Fig. 3 ein detailliertes Schaltungsdiagramm zeigt, welche die Überwachungsschaltung der Halbleiterspeichervorrichtung nach Fig. 2 gemäß der vorliegenden Erfindung zeigt;
  • Fig. 4 ein Schaltungsdiagramm ist, welches eine Blindspeicherzelle der Halbleiterspeichervorrichtung nach Fig. 2 gemäß der vorliegenden Erfindung zeigt;
  • Fig. 5 ein Schaltungsdiagramm ist, welches einen Blind- Bitleitungsabtastverstärker der Halbleiterspeichervorrichtung nach Fig. 2 gemäß der vorliegenden Erfindung zeigt;
  • Fig. 6 ein Schaltungsdiagramm ist, welches eine Steuerschaltung der Halbleiterspeichervorrichtung nach Fig. 2 gemäß der vorliegenden Erfindung zeigt; und
  • Fig. 7 ein über der Zeit aufgetragenes Diagramm von Signalen der Halbleiterspeichervorrichtung nach Fig. 2 gemäß der vorliegenden Erfindung ist.
    • Detaillierte Beschreibung bevorzugter Ausführungsformen
  • Im nachfolgenden wird eine Halbleiterspeichervorrichtung, welche eine Überwachungsschaltung aufweist, die in der Lage ist, die Leitungsverzögerung und einen Modellparameter einer Wortleitung oder einer Bitleitung gemäß der vorliegenden Erfindung zu messen, detailliert mit Bezug auf die begleitenden Zeichnungen beschrieben.
  • Fig. 2 ist ein schematisches Blockdiagramm, welches eine Halbleiterspeichervorrichtung zeigt, die eine Überwachungsschaltung gemäß der vorliegenden Erfindung aufweist.
  • Mit Bezug auf Fig. 2 weist die Halbleiterspeichervorrichtung eine Wortleitungsüberwachungsschaltung und eine Bitleitungsüberwachungsschaltung auf. Die Halbleiterspeichervorrichtung kann auch nur die Wortleitungsüberwachungsschaltung oder die Bitleitungsüberwachungsschaltung entsprechend einem Chip-Design oder ähnlichem aufweisen. Die Halbleiterspeichervorrichtung, welche zwei Überwachungsschaltungen aufweist, wird im weiteren beschrieben.
  • Die Halbleiterspeichervorrichtung weist eine Zellenanordnung CA mit einer Vielzahl von Dummy- bzw. Blindspeicherzellen (nicht dargestellt), eine Vielzahl von normalen Wortleitungen, eine Vielzahl von Dummy- bzw. Blindwortleitungen BL, BLb, welche mit den Blindspeicherzellen verbunden sind, eine Vielzahl von normalen Bitleitungen, eine Vielzahl von Dummy- bzw. Blind-Bitleitungen, welche mit den Blindspeicherzellen verbunden sind, einen Dummy- bzw. Blindwortleitungstreiber 10, einen Dummy- bzw. Blind-Bitleitungsabtastverstärker 20, eine erste Vergleichseinheit 30A, eine zweite Vergleichseinheit 30B, eine dritte Vergleichseinheit 30C und eine Steuerschaltung 40 auf.
  • Der Blind-Bitleitungsabtastverstärker 20 verstärkt Daten auf der Blind-Bitleitung, und die erste Vergleichseinheit 30A vergleicht die Spannung auf der Blind-Bitleitung mit einer ersten Referenzspannung Vref1. Die zweite Vergleichseinheit 30B vergleicht die Spannung auf der Blind-Bitleitung mit einer zweiten Referenzspannung Vref2, und die dritte Vergleichseinheit 30C vergleicht die Spannung auf der Blind-Bitleitung mit einer dritten Referenzspannung Vref3. Die Steuerschaltung 40 erzeugt zum Steuern eine Vielzahl von Steuersignalen, welche die Spannung auf der Blind-Bitleitung mißt.
  • Die Überwachungsschaltung gemäß der vorliegenden Erfindung weist einen Blindwortleitungstreiber 10, den Blind-Bitleitungsabtastverstärker 20, die erste, zweite und dritte Vergleichseinheit 30A, 30B und 30C und die Steuerschaltung 40 gezeigt in Fig. 2 auf. Die Steuerschaltung 40 erzeugt eine Vielzahl von Steuersignalen in1, in2, in4, in6, in8 und in9 zum Steuern des Blindwortleitungstreibers 10, des Blind-Bitleitungsabtastverstärkers 20 und der ersten, zweiten und dritten Vergleichseinheit 30A, 30B und 30C.
  • Die Ausgangssignale out1, out2 und out3 der zweiten, ersten und dritten Vergleichseinheit 30B, 30A und 30C, welche gemessene Werte in der Überwachungsschaltung sind, werden jeweils in externe Schaltungen des Chips über Anschlüsse oder Kontaktstellen übermittelt.
  • Fig. 3 ist ein detailliertes Schaltungsdiagramm, welches eine Überwachungsschaltung zum Messen der Wortleitungsverzögerung nach Fig. 2 zeigt.
  • Mit Bezug auf Fig. 3 weist die Überwachungsschaltung eine Zellenanordnung CA, einen Wortleitungstreiber WD, einen Blindwortleitungstreiber 10, eine erste Vergleichseinheit 30A und eine Treibereinheit 50 auf. Der Wortleitungstreiber WD treibt eine normale Wortleitung WLn in der Zellenanordnung CA, und der Blindwortleitungstreiber 10 treibt eine Blindwortleitung in der Zellenanordnung CA in Abhängigkeit von einem Steuersignal in1 der in Fig. 2 gezeigten Steuerschaltung 40. Die erste Vergleichseinheit 30A vergleicht den Spannungspegel der Blindwortleitung mit einem ersten Referenzspannungspegel Vref1 und die Treibereinheit 50 treibt die erste Vergleichseinheit 30A in Abhängigkeit von dem Steuersignal in1.
  • Vorzugsweise sind die CMOS-Transistoren P2 und N3 in dem Blindwortleitungstreiber 10 in der gleichen Größe wie die CMOS-Transistoren P1 und Nl in dem normalen Wortleitungstreiber WD, um genaue Daten beim Messen der normalen Wortleitung zu erzielen.
  • Der an dem Blindwortleitungstreiber 10 anliegende Spannungspegel ist der Treiberspannungspegel Vpp, welcher der gleiche ist wie der Spannungspegel des normalen Wortleitungstreibersignals Px. Die erste Vergleichseinheit 30A weist einen Differenzverstärker 30A-1 und einen Treiber 30A-2 auf. Der Differenzverstärker 30A-1 empfängt Eingaben des Blindwortleitungssignals und der ersten Referenzspannung Vref in Abhängigkeit von dem Steuersignal in1, und der Treiber 30A-2 verstärkt und gibt ein Ausgangssignal des Differenzverstärkers 30A-1 aus. Der Differenzverstärker 30A-1 ist ein herkömmlicher Differenzverstärker und der Treiber 30A-2 weist drei in Reihe geschaltete CMOS-Inverter auf.
  • Fig. 4 ist ein detailliertes Schaltungsdiagramm, welches eine Blindzelle 4 zur Messung nach Fig. 2 zeigt. Die Blindzelle 4 ist eine herkömmliche Blindzelle eines DRAMs und weist zusätzlich einen NMOS-Transistor N4, welcher in Abhängigkeit von einem Steuersignal in2 gesteuert wird, auf, welches ein Ausgangssignal der Steuerschaltung 40 ist, und wird in einem Meßmodus aktiviert. Eine Versorgungsspannung CVdd wird an die Blindzelle 4 über den NMOS-Transistor N4 angelegt. Wenn das Steuersignal in2 aktiviert ist, werden Daten mit einem logischen "high"-Pegel, welches der CVdd-Pegel ist, in die Blindzelle 4 geschrieben.
  • Fig. 5 ist ein detailliertes Schaltungsdiagramm, welches den in Fig. 2 gezeigten Blind-Bitleitungsabtastverstärker 20 zeigt. Der Blind-Bitleitungsabtastverstärker 20 wird in derselben Weise betrieben wie ein normaler Blind-Bitleitungsabtastverstärker und wird in Abhängigkeit von Steuersignalen, welche von der Steuerschaltung 40 ausgegeben werden, so gesteuert, daß eine genaue Messung der Verzögerung des Blind- Bitleitungsabtastverstärkers 20 in derselben Weise ausgeführt wird, wie das des normalen Blind-Bitleitungsabtastverstärkers. Der Blind-Bitleitungsabtastverstärker 20 weist eine Abtastverstärkereinheit 22, eine Vorladeeinheit 24 und Isolationstransistoren 26A und 26B auf. Die Abtastverstärkereinheit 22 verstärkt Daten in einem Paar Bitleitungen BL und BLb und die Vorladeeinheit 24 lädt das Paar Blind-Bitleitungen vor und gleicht diese ab. Die Isolationstransistoren 26A und 26B isolieren das Paar Blind-Bitleitungen BL und BLb, welche mit der Blindzelle 4 verbunden sind, von dem Paar Blind-Bitleitungen BL und BLb bei einem Abtastvorgang, welche mit dem Blindabtastverstärker 22 verbunden sind.
  • Mit Bezug auf Fig. 5 wird der Blind-Bitleitungsabtastverstärker 22 in Abhängigkeit von dem Steuersignal in8 betrieben. Der Blind-Bitleitungsabtastverstärker 22 wird in derselben Weise wie ein üblicher Bitleitungsabtastverstärker bei seinen Abtast- und Vorladevorgängen betrieben.
  • Fig. 6 ist ein detailliertes Schaltungsdiagramm, welches die Steuerschaltung 40 zeigt, d. h. eine Zeitvorgabe erzeugende Schaltung, wie sie in Fig. 2 gezeigt ist. Ein Signal in_test wird in einem speziellen Modus wie etwa einem speziellen Testmodus oder ähnlichem aktiviert und dann nach tRAS gesperrt.
  • Mit Bezug auf Fig. 6 erzeugt die Steuerschaltung 40 Steuersignale in1, in2, in4, in6, in8 und in9 in einem Testmodus.
  • Fig. 7 ist ein Zeitablaufdiagramm nach Fig. 2.
  • Mit Bezug auf Fig. 7, wenn das Steuersignal in1 in Abhängigkeit von dem in_test-Signal erzeugt wird, welches in dem Testmodus aktiviert wird, wird der in Fig. 3 dargestellte Blindwortleitungstreiber 10 so getrieben, daß die Blindwortleitung WL auf einen Pegel Vpp getrieben wird. Zu dieser Zeit vergleicht die erste Vergleichseinheit 30A den Spannungspegel der Blindwortleitung WD mit einem ersten Referenzspannungspegel Vref1. Wenn der Spannungspegel der Blindwortleitung WL höher als der erste Referenzspannungspegel Vref1 wird, bewegt sich der Spannungspegel eines Ausgangsknotens 38 des Differenzverstärkers 30A-1 von einem logischen "high"-Pegel zu einem logischen "low"-Pegel. Bevor das Steuersignal in1 aktiviert wird, ist der erste Referenzspannungspegel Vref1 höher als der Spannungspegel der Blindwortleitung WD, so daß der Spannungspegel des Ausgangsknotens 38 auf einem logischen "high"-Pegel gehalten wird.
  • Der Betrieb des Differenzverstärkers 30A-1 wird im nachfolgenden detailliert beschrieben.
  • Wenn ein Ausgangsknoten n50 auf einen logischen "high"- Pegel durch eine Treibereinheit 50 des Differenzverstärkers 30A-1 gesetzt wird, beginnt ein Strom am Knoten 36 nach Masse zu fließen. Zwei PMOS-Transistoren T1 und T2, welche sich in dem Differenzverstärker 30A-1 befinden, haben dieselbe Größe und zwei NMOS-Transistoren T3 und T4, welche sich ebenfalls in dem Differenzverstärker 30A-1 befinden, sind ebenfalls identisch, so daß die zwei PMOS-Transistoren T1 und T2 einen gleichförmigen Strom unabhängig von an den Knoten 32 und 38 angelegten Spannungen treiben.
  • Wenn der Blindwortleitungstreiber 10 in Abhängigkeit von dem Steuersignal in1 betrieben wird, ist ein durch den NMOS- Transistor T4 fließender Strom größer als der durch den NMOS- Transistor T3 bei der Inbetriebnahme, welches bedeutet, daß der Spannungspegel der Blindwortleitung kleiner als der erste Referenzspannungspegel Vref1 ist, weil der NMOS-Transistor T4 unter einer höheren Vorspannung als der NMOS-Transistor T3 steht. Der Knoten 38 erreicht einen logischen "low"-Pegel schneller als der Knoten 32. Da der Spannungspegel des Knotens 32 "high" ist, ist der Gate-Spannungspegel der PMOS- Transistoren T1 und T2 "high", so daß der durch die PMOS- Transistoren T1 und T2 fließende Strom reduziert ist. Entsprechend wird der Spannungspegel des Knotens 38, welcher der Ausgangsknoten des Differenzverstärkers 30A-1 ist, ein logischer "low"-Pegel.
  • Demzufolge, wenn der Spannungspegel der Blindwortleitung ansteigt und höher wird als der erste Referenzspannungpegel Vref1, weist der NMOS-Transistor T3 eine höhere Vorspannung als der NMOS-Transistor T4 auf, so daß sich der Spannungspegel an dem Knoten 32 zu einem logischen "low"-Pegel bewegt. Und zwar wird die Ansteuerbarkeit des PMOS-Transistors T2 größer als die des NMOS-Transistors T4, so daß der Spannungspegel des Ausgangsknotens 38 sich zu einem logischen "high"- Pegel bewegt.
  • Da das Ausgangssignal des Ausgangsknotens 38 in dem Differenzverstärker 30A-1 relativ schwach ist, muß das Ausgangssignal zur Messung durch eine Meßkontaktstelle out2 verstärkt werden. Der Treiber 30A-2 funktioniert auf das Ausgangssignal des Differenzverstärkers 30A-1 hin. Wenn die erste Vergleichseinheit 30A nach Fig. 3 in einem normalen Modus nacheinander betrieben wird, steigt außerdem der stand-by-Strom. Im Fall, daß die erste Vergleichseinheit 30A im normalen Betrieb ausgeschaltet wird und eingeschaltet wird, obwohl die Blindwortleitung zum Verhindern des oben genannten Stromverbrauchs getrieben wird, wird die Vergleichseinheit 30A in Abhängigkeit von dem Steuersignal in1 aktiviert. Der Treibertransistor T5 des Differenzverstärkers 30A wird in Abhängigkeit von dem Steuersignal in1 aktiviert.
  • Die vorliegende Erfindung ist nicht allein begrenzt auf die Aufgabe des Messens, wenn ein Spannungspegel der Blindwortleitung einen vorbestimmten Spannungspegel erreicht. Und zwar ist es, wenn die erste Referenzspannung Vref1 variabel ist, möglich zu bestimmen, wann der Spannungspegel der Blindwortleitung den ersten Referenzspannungspegel Vref1 erreicht. Entsprechend, wenn ein Benutzer einen gewünschten Referenzspannungspegel Vref, wie z. B. ein 1 V, 3 V oder den Vext-Pegel, anlegt, wenn der Spannungspegel der Blindwortleitung höher als der Referenzspannungspegel Vref ist, gibt die Vergleichseinheit 30A ein Signal aus. Wenn ein analoger Vorgang der Wortleitung in einen digitalen Vorgang umgewandelt wird, und eine Verzögerungszeit des Steuersignals in1 bis zu der Meßkontaktstelle out2 gemessen wird, kann eine RC-Verzögerung der Blindwortleitung detektiert werden.
  • Bevor der Blindwortleitungstreiber getrieben wird, müssen Daten mit einem logischen "high"-Pegel in die Blindzelle zur Messung geschrieben werden, welches durch das Steuersignal in2 ausgeführt wird. Und zwar mit Bezug auf das Zeitverlaufdiagramm nach Fig. 7, wenn das in_test-Signal einen logischen "high"-Pegel aufweist, wird der Pegel des Steuersignals in2 bei einem logischen "high"-Pegel gehalten, so daß der NMOS-Transistor N4 nach Fig. 4 eingeschaltet ist. Entsprechend werden die Daten mit einem CVdd-Pegel in die Blindzelle geschrieben. Wenn der Testvorgang in Abhängigkeit von dem in test-Signal startet, wird das Steuersignal in2 auf einen logischen "low"-Pegel vermindert, so daß der NMOS-Transistor N4 nach Fig. 4 ausgeschaltet ist. Wenn die Blindwortleitung in Abhängigkeit des Steuersignals in1 aktiviert ist, wird ein Ladungsaufteilungsvorgang der Blind-Bitleitung nur die Kapazität einer Zelle wie eine normale Zelle, einsetzend ausgeführt.
  • Mit Bezug auf Fig. 2 und Fig. 5, wenn die Blindwortleitung aktiviert ist, wird der Spannungspegel der Blindwortleitung zu Vblp (Bit-Leitungsvorladespannung) + dv (zusätzliche Spannung durch die Ladungsaufteilung) durch den Ladungsaufteilungsvorgang. Andererseits ist der Spannungspegel der Blind-Bitleitungsschiene fest bei einem Pegel Vblp. Wenn ein angelegter zweiter Referenzspannungspegel Vref2 höher als der der Blind-Bitleitung ist, wird ein Ausgangssignal out1 erzeugt. Wenn das Ausgangssignal out1 der zweiten Vergleichseinrichtung 30B einen logischen "low"-Pegel erreicht, wird der Blind-Bitleitungsabtastverstärker 20 in Abhängigkeit von dem Signal out1 getrieben.
  • Mit Bezug auf Fig. 5 und Fig. 7 werden die Treibertransistoren 22A und 22B des Blind-Bitleitungsabtastverstärkers 20 in Abhängigkeit von dem Steuersignal in8 getrieben und ein Abtastvorgang der Blind-Bitleitungen BL und BLb wird ausgeführt. Das Steuersignal in4 der Vorladeeinheit 24, welche den Spannungspegel der Blind-Bitleitungen BL und BLb auf einem Vorladespannungspegel Vblp hält, muß den logischen "low"- Pegel schneller erreichen als das Steuersignal.
  • Wenn der Abtastvorgang beginnt, steigt die Blind-Bitleitung BL auf einen logischen "high"-Pegel und die Blind-Bitleitungsschiene BLb sinkt auf einen logischen "low"-Pegel, so daß Daten eines logischen "high"-Pegels in die Blindzelle geschrieben werden können. Die dritte Vergleichseinheit 30C vergleicht einen Spannungspegel einer Blind-Bitleitung BL mit einem dritten Referenzspannungspegel Vref3, welcher von einer externen Schaltung angelegt wird, und wenn der Spannungspegel der Blind-Bitleitung BL höher als der dritte Referenzspannungspegel Vref3 ist, gibt die Vergleichseinheit 30C ein Signal out3 aus.
  • Mit Bezug auf Fig. 7 muß die Sperrzeit des Steuersignals in4, welches von der Steuerschaltung 40 ausgegeben wird, später als die des Steuersignals in1 auftreten. Wenn die Blind- Bitleitungen BL und BLb auf den Vorladespannungspegel Vblp vorgeladen werden und die Blindwortleitung WL aktiviert wird, wird ein Strompfad zwischen Vblp, welches durch das Steuersignal in4 verbunden ist, und CVdd erzeugt, welches durch das Steuersignal in2 verbunden ist. Wenn das Steuersignal in4 gesperrt ist, wird das Signal in test verzögert, so daß das oben genannte Problem gelöst ist.
  • Vorzugsweise sind die erste Vergleichseinheit 30A, die zweite Vergleichseinheit 30B und die dritte Vergleichseinheit 30C mit demselben Aufbau zum Abtasten unter gleichen Umgebungsbedingungen gemäß der vorliegenden Erfindung gebildet. Die Isolationstransistoren 26A und 26B des Blind-Bitleitungsabtastverstärkers 20 sind eingefügt, um die Umgebungsbedingungen identisch mit denen eines normalen Bitleitungsabtastverstärkers zu machen. Entsprechend sind die Umgebungsbedingungen zwischen der normalen Bitleitung und der Blind-Bitleitung oder der normalen Wortleitung und der Blindwortleitung angeglichen, so daß genaue Meßdaten zu erwarten sind.
  • Wenn die Überwachungsschaltung gemäß der vorliegenden Erfindung eingesetzt wird, kann eine genaue Wortleitungs- oder Bitleitungs-RC-Verzögerung und ein Modellparameter gemessen werden, so daß eine Halbleiterspeichervorrichtung, welche eine genaue Zeitvorgabe seiner internen Vorgänge aufweist, hergestellt werden kann.
  • Obwohl die vorliegende Erfindung mit Bezug auf bestimmte Ausführungsformen beschrieben wurde, ist es für den Fachmann ersichtlich, daß vielfältige Veränderungen und Modifikationen vorgenommen werden können, ohne den Geist und den Bereich der in den nachfolgenden Ansprüchen definierten Erfindung zu verlassen.

Claims (20)

1. Halbleiterspeichervorrichtung mit:
einer Vielzahl von Blindwortleitungen, welche unabhängig mit einer Vielzahl von normalen Wortleitungen gebildet sind;
einer Vielzahl von Blindwortleitungstreibern zum Treiben der Vielzahl von Blindwortleitungen;
einer Vielzahl von Steuerschaltungen zum Steuern der Vielzahl von Blindwortleitungstreibern;
einer Vielzahl von Vergleichseinrichtungen zum Vergleichen des Spannungspegels einer gewählten Blindwortleitung und des Pegels einer vorbestimmten Referenzspannung und zum Ausgeben von Signalen, welche auf dem Vergleich der Spannungspegel basieren; und
einer Vielzahl von Ausgabeeinrichtungen zum Ausgeben des Signals, welches von der Vielzahl der Vergleichseinrichtungen ausgegeben wird.
2. Halbleiterspeichervorrichtung nach Anspruch 1, wobei die Steuerschaltung eine Schaltung zum Erzeugen eines Zeitvorgabesignals ist.
3. Halbleiterspeichervorrichtung nach Anspruch 1, wobei die Vergleichseinrichtung folgendes aufweist:
einen Differenzverstärker zum Vergleichen des Spannungspegels der gewählten Blindwortleitung und des vorbestimmten Referenzspannungspegels und zum Erzeugen eines auf dem Vergleich basierenden Ausgangssignals; und
einen Treiber zum Verstärken des Ausgangssignals des Differenzverstärkers.
4. Halbleiterspeichervorrichtung nach Anspruch 1, zusätzlich mit einer Vielzahl normaler Wortleitungstreiber zum Treiben der Vielzahl der normalen Wortleitungen.
5. Halbleiterspeichervorrichtung nach Anspruch 4, wobei der Blindwortleitungstreiber und der Normalwortleitungstreiber Transistoren aufweisen, und wobei die in dem Blindwortleitungstreiber vorhandenen Transistoren dieselbe Größe aufweisen wie die Transistoren der Normalwortleitungstreiber.
6. Halbleiterspeichervorrichtung nach Anspruch 5, zusätzlich mit einer Vielzahl von spannungstransformierenden Einrichtungen zum willkürlichen Transformieren der vorbestimmten Referenzspannung.
7. Halbleiterspeichervorrichtung mit:
einer Vielzahl von Blind-Bitleitungen, welche unabhängig mit einer Vielzahl von normalen Bitleitungen gebildet sind;
einer Vielzahl von Blind-Bitleitungstreibern zum Treiben der Vielzahl von Blind-Bitleitungen;
einer Vielzahl von Steuerschaltungen zum Steuern der Vielzahl von Blind-Bitleitungstreibern;
einer Vielzahl von Vergleichseinrichtungen zum Vergleichen der Spannungspegel einer gewählten Blind-Bitleitung und dem Pegel einer vorbestimmten Referenzspannung und zum Ausgeben von Signalen, welche auf dem Vergleich der Spannungspegel basieren; und
einer Vielzahl von Ausgabeeinheiten zum Ausgeben der von der Vielzahl von Vergleichseinrichtungen ausgegebenen Signale.
8. Halbleiterspeichervorrichtung nach Anspruch 7, wobei die Steuerschaltung eine Schaltung zum Erzeugen eines Zeitvorgabesignals ist.
9. Halbleiterspeichervorrichtung nach Anspruch 7, wobei die Vergleichseinrichtung folgendes aufweist:
einen Differenzverstärker zum Vergleichen des Spannungspegels der gewählten Blind-Bitleitung und des vorbestimmten Referenzspannungspegels und zum Ausgeben eines auf dem Vergleich basierenden Signals; und
einen Treiber zum Verstärken des Ausgangssignals des Differenzverstärkers.
10. Halbleiterspeichervorrichtung nach Anspruch 7, zusätzlich mit einer Vielzahl von Normal-Bitleitungsabtastverstärkern zum Abtasten einer Vielzahl von Normal-Bitleitungen.
11. Halbleiterspeichervorrichtung nach Anspruch 10, wobei der Blind-Bitleitungsabtastverstärker und der Normal-Bitleitungsabtastverstärker jeweils Transistoren aufweist, und wobei die in dem Blind-Bitleitungsabtastverstärker enthaltenen Transistoren dieselbe Größe aufweisen wie die Transistoren des Normal-Bitleitungsabtastverstärkers.
12. Halbleiterspeichervorrichtung nach Anspruch 11, zusätzlich mit einer Vielzahl von spannungstransformierenden Einrichtungen, welche in der Lage sind, die vorbestimmte Referenzspannung willkürlich zu transformieren.
13. Halbleiterspeichervorrichtung mit:
einer Vielzahl von Blindwortleitungen, welche unabhängig mit einer Vielzahl von Normalwortleitungen gebildet sind;
einer Vielzahl von Blind-Bitleitungen, welche unabhängig mit einer Vielzahl von Normal-Bitleitungen gebildet sind;
einer Überwachungseinrichtung zum Messen von Spannungen auf einer gewählten Blind-Bitleitung und einer gewählten Blindwortleitung; und
einer Steuerschaltung zum Steuern der Überwachungseinrichtung.
14. Halbleiterspeichervorrichtung nach Anspruch 13, wobei die Steuerschaltung eine Schaltung zum Erzeugen eines Zeitvorgabesignals ist.
15. Halbleiterspeichervorrichtung nach Anspruch 13, wobei die Überwachungseinrichtung folgendes aufweist:
einen Blindwortleitungstreiber zum Treiben einer gewählten Blindwortleitung;
eine erste Vergleichseinrichtung zum Vergleichen des Spannungspegels der gewählten Blindwortleitung mit einem vorbestimmten ersten Referenzspannungspegel und zum Ausgeben von auf dem Vergleich der Spannungspegel basierenden Signalen;
eine erste Ausgabeeinrichtung zum Ausgeben von Signalen, welche von der ersten Vergleichseinrichtung ausgegeben werden;
einen Blind-Bitleitungsabtastverstärker zum Verstärken von Daten auf der gewählten Blind-Bitleitung;
eine zweite Vergleichseinrichtung zum Vergleichen des Spannungspegels der Blind-Bitleitung mit einem vorbestimmten zweiten Referenzspannungspegel; und
eine zweite Ausgabeeinrichtung zum Ausgeben von Signalen, welche von der zweiten Vergleichseinrichtung ausgegeben werden.
16. Halbleiterspeichervorrichtung nach Anspruch 15, wobei die erste und zweite Vergleichseinrichtung folgendes aufweisen:
einen Differenzverstärker zum Vergleichen des Spannungspegels der gewählten Blindwortleitung mit einem vorbestimmten Referenzspannungspegel; und
einen Treiber zum Verstärken des Ausgangssignals des Differenzverstärkers.
17. Halbleiterspeichervorrichtung nach Anspruch 13, zusätzlich mit einer Vielzahl von Normalwortleitungstreibern zum Treiben der normalen Wortleitungen.
18. Halbleiterspeichervorrichtung nach Anspruch 17, wobei der Blindwortleitungstreiber und der Normalwortleitungstreiber Transistoren aufweisen, und wobei die in dem Blindwortleitungstreiber enthaltenen Transistoren dieselbe Größe aufweisen wie die Transistoren der Normalwortleitungstreiber.
19. Halbleiterspeichervorrichtung nach Anspruch 13, zusätzlich mit einem Normal-Bitleitungsabtastverstärker zum Abtasten der Normal-Bitleitung.
20. Halbleiterspeichervorrichtung nach Anspruch 19, wobei der Blind-Bitleitungsabtastverstärker und der Normal-Bitleitungsabtastverstärker jeweils Transistoren aufweisen, und wobei die in dem Blind-Bitleitungsabtastverstärker enthaltenen Transistoren dieselbe Größe aufweisen wie die Transistoren des Normal-Bitleitungsabtastverstärkers.
DE10216607A 2001-11-02 2002-04-15 Halbleiterspeichervorrichtung Expired - Fee Related DE10216607B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2001-0068131A KR100454259B1 (ko) 2001-11-02 2001-11-02 모니터링회로를 가지는 반도체메모리장치
KR2001-0068131 2001-11-02

Publications (2)

Publication Number Publication Date
DE10216607A1 true DE10216607A1 (de) 2003-05-22
DE10216607B4 DE10216607B4 (de) 2010-01-21

Family

ID=19715638

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10216607A Expired - Fee Related DE10216607B4 (de) 2001-11-02 2002-04-15 Halbleiterspeichervorrichtung

Country Status (4)

Country Link
US (1) US6580649B2 (de)
JP (1) JP4486777B2 (de)
KR (1) KR100454259B1 (de)
DE (1) DE10216607B4 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4639030B2 (ja) * 2002-11-18 2011-02-23 パナソニック株式会社 半導体記憶装置
US7046572B2 (en) * 2003-06-16 2006-05-16 International Business Machines Corporation Low power manager for standby operation of memory system
US7002861B2 (en) * 2004-04-16 2006-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device for controlling programming setup time
JP2005332446A (ja) * 2004-05-18 2005-12-02 Fujitsu Ltd 半導体メモリ
US7084686B2 (en) * 2004-05-25 2006-08-01 Micron Technology, Inc. System and method for open-loop synthesis of output clock signals having a selected phase relative to an input clock signal
US7078951B2 (en) * 2004-08-27 2006-07-18 Micron Technology, Inc. System and method for reduced power open-loop synthesis of output clock signals having a selected phase relative to an input clock signal
US7085191B2 (en) * 2004-10-21 2006-08-01 Infineon Technologies Ag Simulating a floating wordline condition in a memory device, and related techniques
DE602005020414D1 (de) * 2005-01-12 2010-05-20 Infineon Technologies Ag Pulsgesteuerter Wortleitungstreiber
DE602005004253T2 (de) * 2005-01-28 2009-01-08 Stmicroelectronics S.R.L., Agrate Brianza Speicher, bei dem zum Lesen an die Wortleitung eine Spannungs-Rampe angelegt wird, die mit einem Stromgenerator erzeugt wird
KR100704025B1 (ko) * 2005-09-09 2007-04-04 삼성전자주식회사 셀스트링에 배치되는 더미셀을 가지는 불휘발성 반도체메모리 장치
JP4983062B2 (ja) * 2006-03-20 2012-07-25 富士通セミコンダクター株式会社 メモリ装置
US20090109772A1 (en) 2007-10-24 2009-04-30 Esin Terzioglu Ram with independent local clock
KR100913330B1 (ko) * 2007-12-27 2009-08-20 주식회사 동부하이텍 메모리 소자의 테스트 장치
JP2012022752A (ja) * 2010-07-15 2012-02-02 Elpida Memory Inc 半導体装置及びその試験方法
KR101664346B1 (ko) * 2010-10-06 2016-10-11 에스케이하이닉스 주식회사 전압 스큐를 조정하는 비휘발성 메모리 장치 및 그의 제어 방법
JP2012128895A (ja) * 2010-12-13 2012-07-05 Toshiba Corp 半導体記憶装置
US8837226B2 (en) * 2011-11-01 2014-09-16 Apple Inc. Memory including a reduced leakage wordline driver
KR20140002928A (ko) * 2012-06-28 2014-01-09 에스케이하이닉스 주식회사 셀 어레이 및 이를 포함하는 메모리 장치
US9236102B2 (en) 2012-10-12 2016-01-12 Micron Technology, Inc. Apparatuses, circuits, and methods for biasing signal lines
US9042190B2 (en) * 2013-02-25 2015-05-26 Micron Technology, Inc. Apparatuses, sense circuits, and methods for compensating for a wordline voltage increase
KR20150086933A (ko) * 2014-01-21 2015-07-29 에스케이하이닉스 주식회사 반도체 메모리 장치
US9672875B2 (en) 2014-01-27 2017-06-06 Micron Technology, Inc. Methods and apparatuses for providing a program voltage responsive to a voltage determination
ITUA20163999A1 (it) 2016-05-31 2017-12-01 St Microelectronics Srl Dispositivo di memoria con lettura progressiva di riga e relativo metodo di lettura
KR20190068098A (ko) * 2017-12-08 2019-06-18 삼성전자주식회사 다이나믹 랜덤 억세스 메모리 장치
US11205338B2 (en) * 2019-12-19 2021-12-21 Micron Technology, Inc. Extracting the resistor-capacitor time constant of an electronic circuit line
US11074805B2 (en) 2019-12-19 2021-07-27 Micron Technology, Inc. Resistor-capacitor sensor circuit
CN116110483B (zh) * 2023-04-12 2023-09-05 长鑫存储技术有限公司 半导体器件的测试方法、设备及存储介质

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59168991A (ja) 1983-03-16 1984-09-22 Hitachi Ltd 半導体メモリ装置
JPS62197990A (ja) * 1986-02-25 1987-09-01 Mitsubishi Electric Corp 半導体記憶回路
JPH0194592A (ja) 1987-10-06 1989-04-13 Fujitsu Ltd 半導体メモリ
JPH0214490A (ja) * 1988-06-30 1990-01-18 Ricoh Co Ltd 半導体メモリ装置
JPH0713877B2 (ja) * 1988-10-19 1995-02-15 株式会社東芝 半導体メモリ
JPH02161686A (ja) 1988-12-13 1990-06-21 Oki Electric Ind Co Ltd Ｍｏｓ型半導体記憶装置
JP3058339B2 (ja) 1990-07-23 2000-07-04 株式会社東芝 ダイナミック型半導体記憶装置
US5245584A (en) 1990-12-20 1993-09-14 Vlsi Technology, Inc. Method and apparatus for compensating for bit line delays in semiconductor memories
JP2946838B2 (ja) * 1991-06-25 1999-09-06 日本電気株式会社 半導体集積回路
JPH05166397A (ja) * 1991-12-12 1993-07-02 Sharp Corp 半導体メモリ装置
JPH05258559A (ja) * 1992-03-10 1993-10-08 Mitsubishi Electric Corp 半導体記憶装置
JPH05303889A (ja) * 1992-04-22 1993-11-16 Mitsubishi Electric Corp 半導体装置
DE69229118T2 (de) * 1992-11-30 1999-08-26 Stmicroelectronics S.R.L. Generatorarchitektur für Einzeltor RAM mit Hochleistungsfähigkeit
JPH06176568A (ja) 1992-12-07 1994-06-24 Fujitsu Ltd 半導体記憶装置
JPH07211073A (ja) 1994-01-10 1995-08-11 Kawasaki Steel Corp 半導体メモリ
JPH07272484A (ja) 1994-03-25 1995-10-20 Nippon Telegr & Teleph Corp <Ntt> 半導体メモリ
JPH08273365A (ja) 1995-03-31 1996-10-18 Nec Corp 半導体記憶装置
JP3272193B2 (ja) 1995-06-12 2002-04-08 株式会社東芝 半導体装置およびその動作方法
US5596539A (en) 1995-12-28 1997-01-21 Lsi Logic Corporation Method and apparatus for a low power self-timed memory control system
JP3542225B2 (ja) * 1996-03-19 2004-07-14 株式会社日立製作所 半導体装置
JP3921718B2 (ja) 1996-12-27 2007-05-30 ヤマハ株式会社 半導体記憶装置
KR100232210B1 (ko) * 1997-04-07 1999-12-01 김영환 오버드라이브 센싱 방법
JPH1125699A (ja) * 1997-07-02 1999-01-29 Mitsubishi Electric Corp 半導体記憶装置
US5881008A (en) 1997-09-12 1999-03-09 Artisan Components, Inc. Self adjusting pre-charge delay in memory circuits and methods for making the same
EP0944089A1 (de) * 1998-03-16 1999-09-22 Nec Corporation Halbleiterspeicheranordnung
US6026042A (en) 1998-04-10 2000-02-15 Micron Technology, Inc. Method and apparatus for enhancing the performance of semiconductor memory devices
JP3548423B2 (ja) * 1998-04-27 2004-07-28 シャープ株式会社 半導体記憶装置
JPH11330414A (ja) 1998-05-14 1999-11-30 Oki Electric Ind Co Ltd 半導体メモリ装置
JP3534609B2 (ja) 1998-05-19 2004-06-07 株式会社ルネサステクノロジ 半導体メモリ
JP2000113678A (ja) * 1998-09-30 2000-04-21 Toshiba Corp 半導体記憶装置
US6185135B1 (en) 1999-01-05 2001-02-06 International Business Machines Corporation Robust wordline activation delay monitor using a plurality of sample wordlines
US6236605B1 (en) * 1999-03-26 2001-05-22 Fujitsu Limited Semiconductor integrated circuit and semiconductor memory device including overdriving sense amplifier
KR100373854B1 (ko) * 1999-10-01 2003-02-26 삼성전자주식회사 강유전체 커패시터의 분극 상태 변화에 따라 가변되는기준 전압을 발생하는 기준 회로를 갖는 강유전체 랜덤액세스 메모리 장치
JP2001256800A (ja) * 2000-03-14 2001-09-21 Mitsubishi Electric Corp 半導体集積回路
US6181626B1 (en) 2000-04-03 2001-01-30 Lsi Logic Corporation Self-timing circuit for semiconductor memory devices
JP2001291385A (ja) * 2000-04-05 2001-10-19 Nec Corp 半導体記憶装置並びにその試験装置および試験方法
KR100668724B1 (ko) * 2001-03-02 2007-01-26 주식회사 하이닉스반도체 파이프 카운터 회로
KR100403318B1 (ko) * 2001-10-30 2003-10-30 주식회사 하이닉스반도체 센스앰프 전원공급 제어회로

Also Published As

Publication number Publication date
JP2003217282A (ja) 2003-07-31
US6580649B2 (en) 2003-06-17
US20030086304A1 (en) 2003-05-08
KR20030035711A (ko) 2003-05-09
DE10216607B4 (de) 2010-01-21
JP4486777B2 (ja) 2010-06-23
KR100454259B1 (ko) 2004-10-26

Similar Documents

Publication Publication Date Title
DE10216607A1 (de) Halbleiterspeichervorrichtung
DE69331214T2 (de) Dynamische RAM-Einrichtung mit einem Stromversorgungssystem mit angepasster Vorspannung für Transistoren und Kondensatoren in einem Einbrenntestverfahren
DE3903714C2 (de)
DE69419951T2 (de) Halbleiterspeicher mit eingebauter Einbrennprüfung
DE69317964T2 (de) Dynamischer RAM mit Spannungsstressanlegeschaltung
DE69705118T2 (de) Speichervorrichtungsfolgeschaltung
DE102012104648B4 (de) Techniken zur Verifikation einer Verlässlichkeit eines Speichers
DE19813706A1 (de) Integrierte Halbleiter-Schaltungsvorrichtung
DE3811554A1 (de) Sense-verstaerkerschaltung zum einseitigen lesen von daten
DE19508680C2 (de) Integrierter Halbleiterschaltkreis und Verfahren zum Durchführen eines Belastungstests
DE4314321A1 (de) Impulserzeugungsschaltung und Halbleiterspeichereinrichtung mit dieser Impulserzeugungsschaltung
DE102006046300A1 (de) Niedrig ausgeglichener Leseverstärker für Zwillingszellen-DRAMs
DE102006031862A1 (de) Strombegrenzungsschaltung und Halbleiterspeichervorrichtung
DE102006015376A1 (de) Testmodus zum Erfassen einer Floating-Wortleitung
DE4002664C2 (de)
DE69311385T2 (de) Zwei Torspeicher mit Lese- und Schreiblese-Toren
DE69934637T2 (de) Ferroelektrischer Speicher und seine Testverfahren
DE4003673A1 (de) Erweiterte schnellschreibschaltung fuer den dram-test
DE4129875A1 (de) Dynamische direktzugriffsspeichereinrichtung mit einem testmodusbetrieb und betriebsverfahren hierfuer
DE69127317T2 (de) Halbleiterspeicherschaltung
DE19730347B4 (de) Statische Halbleitervorrichtung, die eine variable Stromversorgungsspannung, die an eine Speicherzelle angelegt wird, abhängig von dem Status im Gebrauch aufweist, und Verfahren zum Testen derselben
DE4226710C2 (de) Halbleiterspeichereinrichtung und Betriebsverfahren für eine Halbleiterspeichereinrichtung
DE102004055216A1 (de) Halbleiterspeichervorrichtung
DE10234123A1 (de) Halbleiterspeichervorrichtung mit Leseverstärker
DE68916054T2 (de) Halbleiterspeicheranordnung, die durch Stromversorgungsstörung verursachte Betriebsfehler unterdrücken kann.

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8127 New person/name/address of the applicant

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131101