KR101664346B1 - 전압 스큐를 조정하는 비휘발성 메모리 장치 및 그의 제어 방법 - Google Patents

전압 스큐를 조정하는 비휘발성 메모리 장치 및 그의 제어 방법 Download PDF

Info

Publication number
KR101664346B1
KR101664346B1 KR1020100097246A KR20100097246A KR101664346B1 KR 101664346 B1 KR101664346 B1 KR 101664346B1 KR 1020100097246 A KR1020100097246 A KR 1020100097246A KR 20100097246 A KR20100097246 A KR 20100097246A KR 101664346 B1 KR101664346 B1 KR 101664346B1
Authority
KR
South Korea
Prior art keywords
voltage
skew
unit
monitoring
monitoring unit
Prior art date
Application number
KR1020100097246A
Other languages
English (en)
Other versions
KR20120035613A (ko
Inventor
장채규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100097246A priority Critical patent/KR101664346B1/ko
Priority to US13/217,379 priority patent/US8665656B2/en
Publication of KR20120035613A publication Critical patent/KR20120035613A/ko
Application granted granted Critical
Publication of KR101664346B1 publication Critical patent/KR101664346B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

비휘발성 메모리 장치는, 기준 전압을 인가받아 해당 MOS 트랜지스터의 전압 특성을 모니터링하는 스큐 모니터링부, 상기 스큐 모니터링 결과에 따라 대응되는 센싱 전압을 제공하는 전압 센싱부, 상기 전압 센싱부의 출력 신호를 멀티플렉싱하여 스큐 조정 신호를 제공하는 코딩부 및 상기 스큐 조정 신호에 응답하여 내부 바이어스 전압을 조정함으로써 내부 전압을 제공하는 내부 전압 조정부를 포함한다.

Description

전압 스큐를 조정하는 비휘발성 메모리 장치 및 그의 제어 방법{Non-Volitile Memory Device For Controlling Voltage Skew and Method Thereof}
본 발명은 비휘발성 메모리 장치에 관한 것으로서, 보다 구체적으로는 전압 스큐를 조정하는 비휘발성 메모리 장치에 관한 것이다.
일반적으로 비휘발성 메모리 중 낸드(NAND) 플래시 메모리와 같은 메모리 장치는 다양한 레벨의 전압을 이용한다.
예를 들어, 플래시 메모리의 다양한 전압 중, 고전압으로는 프로그램시 선택된 워드라인에 인가해야 하는 프로그램 전압, 선택된 워드라인에 인접한 워드라인들에 인가해야 하는 패스 바이어스 전압, 선택된 워드라인과 소정 거리 이상 위치한 워드라인들에 인가하는 상대적 저레벨의 고전압등을 포함한다. 이러한 고전압 외에도 자세히 언급되지 않았으나 특정 레벨의 저전압들도 이용되고 있다.
비휘발성 메모리 개발 엔지니어들은 이러한 다양한 전압을 타겟(target) 레벨로 설정하여 내부 회로에 적절히 이용하고 있다.
하지만, 공정 변동, 공정 스큐 및 기하학적 영향, 칩의 물리적 위치에 따라 이러한 전압들의 타겟 레벨이 영향받을 수 있다. 이로써 공정 변동에도 불구하고 일정한 타겟 전압을 메모리 장치에 제공하는 것이 중요하게 대두된다.
본 발명의 기술적 과제는 전압 스큐를 제어하는 비휘발성 메모리 장치를 제공하는 것이다.
본 발명의 기술적 과제를 달성하기 위하여, 일 실시예에 따른 비휘발성 메모리 장치는, 기준 전압을 인가받아 해당 MOS 트랜지스터의 전압 특성을 모니터링하는 스큐 모니터링부, 상기 전압 특성의 모니터링 결과에 따라 대응되는 센싱 전압을 제공하는 전압 센싱부, 상기 전압 센싱부의 출력 신호를 멀티플렉싱하여 스큐 조정 신호를 제공하는 코딩부 및 상기 스큐 조정 신호에 응답하여 내부 바이어스 전압을 조정함으로써 내부 전압을 제공하는 내부 전압 조정부를 포함한다.
본 발명의 기술적 과제를 달성하기 위하여, 다른 실시예에 따른 비휘발성 메모리 장치는, 기준 전압을 이용하여 해당 MOS 트랜지스터의 전압 특성을 모니터링하는 단계, 상기 모니터링 결과에 따른 전압 센싱하는 단계 상기 전압 센싱 결과에 응답하여 내부 바이어스 전압을 조정하는 단계를 포함한다.
본 발명의 일 실시예에 따르면, 안정된 내부 전압을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 블록도,
도 2는 도 1에 따른 전압 조정 블록의 블록도,
도 3은 도 2에 따른 스큐 모니터링부의 회로도,
도 4는 도 2에 따른 전압 센싱부의 회로도, 및
도 5는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 동작을 나타낸 순서도이다
이하, 본 발명의 실시예에 의한 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도 또는 도면들을 참고하여 본 발명에 대해 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 블록도이다. 여기서, 비휘발성 메모리 장치는 낸드 플래시 메모리를 이용한 메모리 장치로 예시하기로 한다.
도 1을 참조하면, 비휘발성 메모리 장치는 소스 전압 생성 블록(100) 및 전압 조정 블록(200)을 포함한다.
소스 전압 생성 블록(100)은 통상의 기준 전압 생성기, 보다 자세히는 밴드 갭(Bandgap) 기준 전압 생성기를 이용하여, 소스 전압(VBS)을 제공한다. 이러한 소스 전압 생성 블록(100)은 당업자라면 이해 가능한 전압 생성기이므로 자세한 설명은 생략하기로 한다. 다만 소스 전압 생성 블록(100)은 온도의 변화를 감지하여 기준 전압을 생성할 수 있는 기준 전압 생성기이면 본 발명의 목적 범위를 만족한다.
계속해서, 본 발명의 일 실시예에 따른 전압 조정 블록(200)은 소스 전압(VBS)의 스큐(skew)를 모니터링(monitoring)하여 안정된 레벨의 내부 전압(VDC)을 제공한다. 즉, 전압 조정 블록(200)은 소스 전압(VBS)이 인가되면 공정에 따른 모스(MOS) 트랜지스터의 물성 전압(Physical Voltage)범위를 구분하고, 그에 따른 전압 레벨을 보상하여, 보상된 전압 레벨의 내부 전압(VDC)을 제공할 수 있다. 이에 따라, 본 발명의 일 실시예에 따르면 공정 스큐에 따라 각 MOS 트랜지스터의 전압 특성이 달라질 경우라 하더라도, 이를 감지하고 보상하도록 하여, 안정적인 내부 전압(VDC)을 제공할 수 있어 회로의 오동작을 방지할 수 있다.
도 2는 도 1에 따른 전압 조정 블록(200)의 간략한 블록도이다.
도 2를 참조하면, 전압 조정 블록(200)은 스큐 모니터링부(210), 전압 센싱부(230), 코딩부(250) 및 내부 전압 조정부(270)를 포함한다.
스큐 모니터링부(210)는 소스 전압(VBS)을 인가받아 소스 전압의 스큐를 모니터링할 수 있다. 다시 말하면, 스큐 모니터링부(210)는 인가된 소스 전압(VBS)이 해당 MOS 트랜지스터의 타겟 범위, 또는 타겟 범위로부터 벗어난 정도(전압 스큐의 범위)를 모니터링한다. 다른 관점에서 스큐 모니터링부(210)를 설명하면, 스큐 모니터링부(210)는 기준이 되는 소스 전압(VBS)의 물리적 전압 특성, 즉 전압-전류 특성 커브(curve)내 분포 영역을 감지한다. 한편, 여기서는 이해를 돕기 위하여, 각 MOS 별(예컨대, PMOS, NMOS) 전압 모니터링 결과를 A부터 C, D부터 E로 나타내기로 하나 이에 제한되는 것은 아니다. 이에 대한 자세한 설명은 후술하기로 한다.
전압 센싱부(230)는 감지된 아날로그 전압 스큐를 센싱한다. 즉, 전압 센싱부(230)는 스큐 모니터링부(210)의 결과에 따라 대응되는 디지털 레벨의 센싱 전압(SPM~FNM)을 제공할 수 있다.
코딩부(250)는 전압 센싱부(230)의 출력 신호를 멀티플렉싱(Multiplexing)하여 스큐 조정 신호(skew)를 제공한다. 이러한 코딩부(250)는 입력 신호에 따라 코딩 신호를 제공하는 일반적인 디코더부이면 가능하다. 따라서, 통상의 디코더부에 대해서는 당업자라면 이해 가능한 회로부이므로 디코더부에 대한 자세한 설명은 생략하기로 한다.
내부 전압 조정부(270)는 스큐 조정 신호(skew)에 따라 해당 내부 회로에 보상된 내부 전압(VDC)을 제공한다. 본 발명의 일 실시예에 따른 내부 전압 조정부(270)는 입력 신호인 센싱 전압(SPM~FNM) 조합의 결과에 따라, 각 MOS가 타겟 레벨을 지향하도록 전압 보상을 한다. 따라서, 내부 전압 조정부(270)는 소스 전압(VBS)의 공정 스큐에 따른 전압의 손실 또는 과전압에 대해 적절히 보상이 되도록 내부 바이어스 전압(미도시)을 조정하여, 안정된 레벨의 내부 전압(VDC)을 제공할 수 있다.
도 3은 도 2에 따른 스큐 모니터링부(210)의 회로도이다.
도 3을 참조하면, 스큐 모니터링부(210)는 제 1 모니터링부(212) 및 제 2 모니터링부(216)를 포함한다.
우선, 제 1 모니터링부(212)는 PMOS 트랜지스터 관련 모니터링부이다.
제 1 모니터링부(212)는 직렬로 연결된 PMOS 트랜지스터들(P1, P2, P11, P12...)을 포함한다.
이러한 제 1 모니터링부(212)의 노드 A는 제 1 및 제 2 PMOS 트랜지스터(P1, P2)를 경유한 전압이 측정되는 노드이고, 노드 B는 제 3 및 제 4 PMOS 트랜지스터(P11, P12)를, 노드 C에는 제 5 및 제 6 PMOS 트랜지스터(P21, P22)를 경유한 전압이 측정되는 노드이다. 한편, 제 1 모니터링부(212)의 각 PMOS 트랜지스터들에 인가되는 전압(VRP)은 각 트랜지스터들을 미약하게 턴온시킬 수 있는 바이어스 전압을 나타낸다. 따라서, 인가 전압(VRP)은 트랜지스터들을 미약하게 턴온시킬 수 있는 다른 어떤 전압으로 대체할 수 있음은 물론이다. 또한, 각 PMOS 트랜지스터들(P1, P2, P11, P12...)은 설계자의 의도에 따라 서로 다른 크기로 사이징될 수 있음도 물론이다. 예컨대, 제 1 및 제 2 PMOS 트랜지스터(P1, P2)보다는 제 3 및 제 4 PMOS 트랜지스터(P11, P12)를, 제 3 및 제 4 PMOS 트랜지스터(P11, P12) 보다 제 5 및 제 6 PMOS 트랜지스터(P21, P22)를 크게 사이징하여 각 노드(A, B, C)의 모니터링 기준을 확실히 할 수 있다.
제 2 모니터링부(216) 역시 직렬로 연결된 NMOS 트랜지스터들(N1, N2, N11, N12...)을 포함한다.
이러한 제 2 모니터링부(216)의 노드 D는 제 1 및 제 2 NMOS 트랜지스터(N1, N2)를 경유한 전압이 측정되는 노드이고, 노드 E는 제 3 및 제 4 NMOS 트랜지스터(N11, N12)를, 노드 F에는 제 5 및 제 6 NMOS 트랜지스터(N21, N22)를 경유한 전압이 측정되는 노드이다. 제 2 모니터링부(216)의 각 NMOS 트랜지스터들에 인가되는 전압(VREF)은 각 NMOS 트랜지스터들을 미약하게 턴온시킬 수 있는 바이어스 전압을 나타낸다.
보다 자세히, 제 1 모니터링부(212)에 대해 설명하면, 소스 전압(VBS)이 인가되고, 인에이블 신호(EN)에 의해 턴온되면 동작할 수 있다.
이때, 인가된 소스 전압(VBS)에 의해, 노드 A, 노드 B가 각각 하이 레벨이고, 노드 C가 로우 레벨일 경우에는 PMOS의 물리적 특성 전압이 타겟 레벨에 맞는 전형적(typical) 경우라고 정의할 수 있도록 설계되었다고 예시하기로 한다.
만약, 제 1 모니터링부(212)의 노드 A가 하이, 노드 B 및 노드 C는 로우 레벨이면, 이는 PMOS의 물리적 특성 전압 범위가 타겟 레벨을 갖기에는 미약한 레벨, 즉 전압-전류 특성 커브의 슬로우 영역대의 PMOS 전압을 갖는 것을 의미한다. 또한, 노드 A, 노드 B, 노드 C가 모두 하이 레벨이면 이는 일정 전류 흐를 때 전압 범위가 타겟 레벨에 도달하기에 과도 전압 레벨, 즉 전압-전류 특성 커브의 패스트(Fast) 영역대의 PMOS 물성 특성 전압을 갖는 것을 감지할 수 있다. 따라서, 제 1 모니터링부(212)는 전류가 흐를 때, 각 트랜지스터들의 전자 이동도(mobility) 차이에 따라 각 노드는 하이 레벨 또는 로우 레벨로 측정되어 MOS의 전압 특성을 모니터링하도록 구현된다.
이와 유사한 원리로 제 2 모니터링부(216)도 동작한다.
따라서, 본 발명의 일 실시예에 따른 스큐 모니터링부(210)는, 간단한 회로의 구현으로 각각의 PMOS 및 NMOS 의 물적 특성의 결과를 모니터링하여 각 노드 전압 레벨로서 제공할 수 있다.
도 4는 도 2에 따른 전압 센싱부(230)의 회로도이다.
도 4를 참조하면, 전압 센싱부(230)는 감지한 노드의 전압(A~F)을 디지털 레벨의 바이어스 전압(SPM~FNM)으로 변환한다.
설명의 편의상 하나의 회로에 각 노드 전압(A~F) 및 복수의 바이어스 전압(SPM~FNM)을 표시하였으나, 이에 제한되지 않는다. 예를 들어, 노드 전압(A)에 대응되어 바이어스 전압(SPM;slow PMOS)으로 출력되는 회로, 노드 전압(B)에 대응되어 바이어스 전압(TPM; typical PMOS)으로 출력되는 회로등으로 구비될 수 있다.
계속해서, 전압 센싱부(230)를 설명하면, 전압 센싱부(230)는 입력부(232) 및 반전부(234)를 포함한다.
입력부(232)는 제 1 PMOS 트랜지스터(PM1) 및 제 1 NMOS 트랜지스터(NM1)가 직렬 연결된다.
반전부(234)는 노드 b의 신호를 반전시킨다. 반전부(234)는 인버터(INV)를 포함한다.
그리하여, 전압 센싱부(230)는 아날로그 영역대의 전압(각 노드 전압(도 2의 210 참조))을 수신하여 디지털 레벨로 변환시킬 수 있다. 예를 들어, 노드 A의 전압이 하이 레벨이었다면, 미약하게 제 1 NMOS 트랜지스터(NM1)가 턴온되어 노드 a는 로우 레벨이 된다. 이를 반전부(234)에서 확실히 디지털 레벨의 하이 레벨로 변환시켜 출력한다. 이는 이후의 코딩부(250)가 디지털 회로이므로, 이를 위한 전압 레벨의 변환으로 이해할 수 있다.
만약, 스큐 모니터링부(도 2의 210 참조)의 각 노드 A가 하이, 노드 B 및 노드 C가 로우 레벨이라고 하면, 전압 센싱부(230)는 각각 SPM은 디지털 전압 범위의 하이 레벨, TPM, FPM을 디지털 전압 범위의 로우 레벨로 출력한다.
이후 코딩부(도 2의 250 참조)에서 스큐 모니터링부(도 2의 210 참조)의 각 노드 전압(A~F)들의 디지털 레벨을 조합하여, 각 노드 전압의 조합을 코딩할 수 있다.
전술한 바와 같이, 전압 센싱부(230)가 각각 하이 레벨의SPM과 로우 레벨의 TPM, FPM을 출력한다면, 이는 전압 범위가 타겟 레벨을 갖기에는 미약한 레벨, 즉 전압-전류 특성 커브의 슬로우 영역대의 PMOS 전압을 갖는 것을 의미한다. 또한, 스큐 모니터링부(도 2의 210 참조)의 각 노드 A, 노드 B, 노드 C가 모두 하이 레벨이면 이는 일정 전류 흐를 때 전압 범위가 타겟 레벨에 도달하기에 과도 전압 레벨, 즉 전압-전류 특성 커브의 패스트(Fast) 영역대의 PMOS 물성 특성 전압을 갖는 것을 의미한다.
이러한 결과에 응답하여, 내부 전압 조정부(도 2의 270 참조)가 이들 전압의 보상을 위해 조합 결과를 반영하여, 내부 바이어스 전압(미도시)을 보상함으로써, 공정 변동에도 안정적인 레벨을 갖는 내부 전압(VDC)을 제공할 수 있다. 즉, 해당 MOS가 전류-전압 특성 커브내slow 영역의 전압을 갖는 것이 감지되었다면 내부 전압 조정부(도 2의 270 참조)는 보다 높은 레벨을 갖도록 내부 바이어스 전압(미도시)을 조정한다. 반면, 해당 MOS가 전류-전압 특성 커브내fast 영역의 전압을 갖는 것이 감지되었다면 내부 전압 조정부(도 2의270 참조)는 보다 낮은 전압 레벨을 갖도록 내부 바이어스 전압(미도시)을 조정한다. 이로써, 내부 전압 조정부(도 2의 270 참조)는 소스 전압(VBS)의 공정 스큐에 따른 전압의 손실 또는 과전압에 대해 적절히 보상이 되도록 내부 바이어스 전압(미도시)을 조정하여, 안정된 레벨의 내부 전압(VDC)을 제공한다.
도 5는 도 1에 따른 본 발명의 일 실시예에 따른 동작을 나타내는 순서도이다.
도 5를 참조하면, 반도체 메모리 장치를 동작시키기 이전에 우선 공정의 변동에 따른 MOS 트랜지스터들의 물적 특성을 모니터링한다.
그리하여, 각각의 PMOS 트랜지스터 및 NMOS 트랜지스터들의 전압 모니터링을 수행한다(S10).
모니터링된 전압을 센싱하여 적절한 레벨로 변환한다(S20). 즉, 모니터링 결과에 따른 아날로그 전압 범위의 노드 전압들을 수신하여 디지털 레벨로 변환한다.
디지털 레벨의 모니터링 결과를 조합하여 디코딩하고, 디코딩 결과에 따라 내부 바이어스 전압들을 조정한다(S30).
내부 바이어스 전압들이 조정된 결과에 따라 보상된 내부 전압을 제공하여 노멀 펑션(normal function) 동작들을 수행한다(S40).
한편, 본 발명의 일 실시예에서는 온도 변화를 감지하는 전압 센싱 블록(도 1의 100 참조)을 적용함으로써, 고온(hot temperature)뿐 아니라 저온(cold temperature)에서도 유연하게 동작할 수 있다.
즉, 본 발명의 일 실시예에 따르면, 공정에 따라 MOS 트랜지스터들의 전압 특성을 모니터링하여 이를 보상할 수 있을 뿐 아니라, 더 나아가, 온도의 변화에 따른 전압 스큐 변동에도 적용 가능하다.
이와 같이, 본 발명의 일 실시예에 따르면, 기준 소스 전압을 이용하여 각 MOS 트랜지스터의 전압 스큐를 모니터링 및 감지하여, 내부 바이어스 전압을 조정함으로써 일정한 내부 전압을 제공할 수 있으므로 반도체 메모리 장치의 오동작을 방지하고 전류 소모를 개선할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 소스 전압 생성 블록 200: 전압 조정 블록
210: 스큐 모니터링부 230: 전압 센싱부
250: 코딩부 270: 내부 전압 조정부

Claims (8)

  1. 기준 전압을 인가받아 해당 MOS 트랜지스터의 전압 특성을 모니터링하는 스큐 모니터링부;
    상기 전압 특성의 모니터링 결과에 따라 대응되는 센싱 전압을 제공하는 전압 센싱부;
    상기 전압 센싱부의 출력 신호를 멀티플렉싱하여 스큐 조정 신호를 제공하는 코딩부; 및
    상기 스큐 조정 신호에 응답하여 내부 바이어스 전압을 조정함으로써 내부 전압을 제공하는 내부 전압 조정부를 포함하는 비휘발성 메모리 장치.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제 1항에 있어서,
    상기 스큐 모니터링부는,
    상기 스큐 모니터링부에 일정 전류가 흐를 때, 인가된 상기 기준 전압에 따라 복수의 MOS 트랜지스터의 전자 이동도 차이에 의한 전압을 모니터링하는 비휘발성 메모리 장치.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제 2항에 있어서,
    상기 스큐 모니터링부는,
    PMOS 트랜지스터 모니터링부; 및
    NMOS 트랜지스터 모니터링부를 각각 포함하는 비휘발성 메모리 장치.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제 1항에 있어서,
    상기 전압 센싱부는,
    수신된 입력 레벨을 디지털 레벨로 변환하는 비휘발성 메모리 장치.
  5. 기준 전압을 이용하여 해당 MOS 트랜지스터의 전압 특성을 모니터링하는 단계;
    상기 모니터링 결과에 따른 전압 센싱하는 단계; 및
    상기 전압 센싱 결과에 응답하여 내부 바이어스 전압을 조정하는 단계를 포함하는 비휘발성 메모리 장치의 제어 방법.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제 5항에 있어서,
    상기 모니터링 단계는 일정 전류가 흐를 때, 인가된 상기 기준 전압에 따라 해당 MOS 트랜지스터의 전자 이동도 차이에 의한 전압을 모니터링하는 비휘발성 메모리 장치의 제어 방법.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제 5항에 있어서,
    상기 전압 센싱하는 단계는, 상기 모니터링 결과에 따른 전압을 디지털 레벨로 변환하는 비휘발성 메모리 장치의 제어 방법.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제 5항에 있어서,
    상기 전압 조정하는 단계는, 상기 전압 센싱의 결과 신호를 코딩하는 것을 더 포함하는 비휘발성 메모리 장치의 제어 방법.
KR1020100097246A 2010-10-06 2010-10-06 전압 스큐를 조정하는 비휘발성 메모리 장치 및 그의 제어 방법 KR101664346B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100097246A KR101664346B1 (ko) 2010-10-06 2010-10-06 전압 스큐를 조정하는 비휘발성 메모리 장치 및 그의 제어 방법
US13/217,379 US8665656B2 (en) 2010-10-06 2011-08-25 Semiconductor memory apparatus and method for controlling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100097246A KR101664346B1 (ko) 2010-10-06 2010-10-06 전압 스큐를 조정하는 비휘발성 메모리 장치 및 그의 제어 방법

Publications (2)

Publication Number Publication Date
KR20120035613A KR20120035613A (ko) 2012-04-16
KR101664346B1 true KR101664346B1 (ko) 2016-10-11

Family

ID=45925040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100097246A KR101664346B1 (ko) 2010-10-06 2010-10-06 전압 스큐를 조정하는 비휘발성 메모리 장치 및 그의 제어 방법

Country Status (2)

Country Link
US (1) US8665656B2 (ko)
KR (1) KR101664346B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9384787B2 (en) 2014-09-03 2016-07-05 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Selecting a voltage sense line that maximizes memory margin

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6212089B1 (en) * 1996-03-19 2001-04-03 Hitachi, Ltd. Semiconductor memory device and defect remedying method thereof
JP2000163961A (ja) * 1998-11-26 2000-06-16 Mitsubishi Electric Corp 同期型半導体集積回路装置
JP3540243B2 (ja) * 2000-04-24 2004-07-07 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
KR100454259B1 (ko) * 2001-11-02 2004-10-26 주식회사 하이닉스반도체 모니터링회로를 가지는 반도체메모리장치
KR20040063429A (ko) * 2003-01-07 2004-07-14 삼성전자주식회사 스큐 측정 장치 및 방법
US7894269B2 (en) * 2006-07-20 2011-02-22 Sandisk Corporation Nonvolatile memory and method for compensating during programming for perturbing charges of neighboring cells
KR20080079559A (ko) * 2007-02-27 2008-09-01 삼성전자주식회사 전압 모니터링 회로 및 전압 모니터링 방법
US8995204B2 (en) * 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias

Also Published As

Publication number Publication date
KR20120035613A (ko) 2012-04-16
US8665656B2 (en) 2014-03-04
US20120087197A1 (en) 2012-04-12

Similar Documents

Publication Publication Date Title
JP4981396B2 (ja) 半導体メモリ素子の温度情報出力装置及びその実行方法
US11233511B2 (en) Skew compensation circuit and semiconductor apparatus including the same
JP5823249B2 (ja) 半導体メモリ素子の内部電圧発生器
US7821330B2 (en) Method and apparatus for extending the lifetime of a semiconductor chip
KR101047062B1 (ko) 임피던스 조정 회로 및 이를 이용한 반도체 장치
US20070098042A1 (en) Temperature detecting circuit
US20160033984A1 (en) Voltage regulator having source voltage protection function
KR20150107627A (ko) 과열 보호 회로 및 전압 레귤레이터
US10361691B2 (en) Skew detection circuit and input circuit using the same
US20220350360A1 (en) Piecewise Correction of Errors Over Temperature without Using On-Chip Temperature Sensor/Comparators
KR102498571B1 (ko) 기준 전압 생성회로 및 그의 구동 방법
KR102501696B1 (ko) 전압 클램핑 회로, 이를 포함하는 반도체 장치 및 반도체 시스템
KR101664346B1 (ko) 전압 스큐를 조정하는 비휘발성 메모리 장치 및 그의 제어 방법
US7397265B2 (en) MOS transistor characteristic detection apparatus and CMOS circuit characteristic automatic adjustment apparatus
US20140375371A1 (en) Semiconductor device for offset compensation of reference current
KR100748459B1 (ko) 반도체 메모리의 벌크 전압 레벨 감지 장치
WO2018018411A1 (zh) 调压电路及电路调压方法
US9661248B2 (en) Integrated circuit having flexible reference
JP2007327932A (ja) 半導体メモリ素子の温度情報出力装置及びその実行方法
KR100783640B1 (ko) 웰 바이어스 전압 조절이 가능한 웰 바이어스 전압 발생회로 및 웰 바이어스 전압 보정 방법
KR100610443B1 (ko) 내부 전압 발생 회로
JP2008158567A (ja) 安定化電源生成方法および安定化電源回路
JP4768461B2 (ja) 温度検出手段調整回路およびその調整方法
KR20140130779A (ko) 바이어스 전압 생성 장치, 이를 포함하는 클럭 버퍼와 클럭 버퍼 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190925

Year of fee payment: 4