JP2008158567A - 安定化電源生成方法および安定化電源回路 - Google Patents
安定化電源生成方法および安定化電源回路 Download PDFInfo
- Publication number
- JP2008158567A JP2008158567A JP2006343155A JP2006343155A JP2008158567A JP 2008158567 A JP2008158567 A JP 2008158567A JP 2006343155 A JP2006343155 A JP 2006343155A JP 2006343155 A JP2006343155 A JP 2006343155A JP 2008158567 A JP2008158567 A JP 2008158567A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- default
- circuit
- reference voltage
- dividing ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
【課題】誤差増幅器がオフセットを持っていても、その影響を緩和した安定化電源回路を実現する。
【解決手段】基準電圧発生回路からデフォルト基準電圧より所定値だけ高くした第1の基準電圧を出力し且つ分圧回路をデフォルト分圧比としたとき得られる帰還電圧が前記第1の基準電圧より低いときは、前記分圧回路の分圧比を前記デフォルト分圧比よりも大きくする。基準電圧発生回路からデフォルト基準電圧より所定値だけ低くした第2の基準電圧を出力し且つ分圧回路をデフォルト分圧比としたとき得られる帰還電圧が前記第2の基準電圧より高いときは、前記分圧回路の分圧比を前記デフォルト分圧比よりも小さくする。
【選択図】 図2
【解決手段】基準電圧発生回路からデフォルト基準電圧より所定値だけ高くした第1の基準電圧を出力し且つ分圧回路をデフォルト分圧比としたとき得られる帰還電圧が前記第1の基準電圧より低いときは、前記分圧回路の分圧比を前記デフォルト分圧比よりも大きくする。基準電圧発生回路からデフォルト基準電圧より所定値だけ低くした第2の基準電圧を出力し且つ分圧回路をデフォルト分圧比としたとき得られる帰還電圧が前記第2の基準電圧より高いときは、前記分圧回路の分圧比を前記デフォルト分圧比よりも小さくする。
【選択図】 図2
Description
本発明は、入力電圧に対して規定の安定した電圧を出力する安定化電源生成方法および安定化電源回路に関するものである。
この種の安定化電源回路は、一般的に図3に示すように構成されている(例えば、特許文献1参照)。図3において、30はバンドギャップ型等の基準電圧発生回路、40は入力電圧Vinを制御して安定した出力電圧Voutを生成する電圧制御回路である。この電圧制御回路40は、シリーズ接続のPMOSトランジスタMP11、出力電圧検出用抵抗R11,R12、誤差増幅器41からなり、抵抗R11,R12で出力電圧Voutを分圧した帰還電圧Vfbと基準電圧発生回路30で発生した基準電圧Vrefとの誤差分を誤差増幅器41で増幅して、トランジスタMP11のゲートを制御し、そのトランジスタMP11の内部抵抗を調整する。
この安定化電源回路では、帰還電圧Vfbが基準電圧Vrefより高くなると、誤差増幅器41の出力電圧が上昇しトランジスタMP11の内部抵抗が増大して出力電圧Voutを低下させ、逆に、帰還電圧Vfbが基準電圧Vrefより低くなると、誤差増幅器41の出力電圧が低下しトランジスタMP11の内部抵抗が減少して出力電圧Voutを上昇させることで、出力電圧Voutが基準電圧Vrefに応じた一定の値に制御される。
特開2002−168914号公報
ところが、誤差増幅器41には、差動増幅器を構成するトランジスタのマッチングのずれ等によってオフセットが発生し、このオフセットの影響によって出力電圧Voutが所定の範囲内から外れてしまう場合があり、安定化電源回路の歩留まり劣化の大きな要因となっている。
本発明の目的は、誤差増幅器がオフセットを持っていても、その影響を緩和し、安定化電源回路の歩留まりの低下を抑制できるようにした安定化電源生成方法および安定化電源回路を提供することである。
上記目的を達成するために、請求項1にかかる発明の安定化電源生成方法は、基準電圧発生回路で発生したデフォルト基準電圧と、電圧出力端子の電圧を分圧する分圧回路をデフォルト分圧比としたときに該分圧回路から出力する帰還電圧とを、誤差増幅器で比較し、該比較結果に応じて電圧入力端子と前記電圧出力端子との間にシリーズ接続されたトランジスタの内部抵抗を制御する安定化電源生成方法において、前記基準電圧発生回路から前記デフォルト基準電圧より所定値だけ高くした第1の基準電圧を出力したときに前記デフォルト分圧比で得られる前記帰還電圧が前記第1の基準電圧より低いときは、前記分割回路の分圧比を前記デフォルト分圧比よりも大きな第1の分圧比にし、前記基準電圧発生回路から前記デフォルト基準電圧より所定値だけ低くした第2の基準電圧を出力したときに前記デフォルト分圧比で得られる前記帰還電圧が前記第2の基準電圧より高いときは、前記分割回路の分圧比を前記デフォルト分圧比よりも小さな第2の分圧比にする、ことを特徴とする。
請求項2にかかる発明は、請求項1に記載の安定化電源生成方法において、前記第1および第2の基準電圧の前記デフォルト基準電圧に対する差分並びに前記第1および第2の分圧比の前記デフォルト分圧比に対する差分を、前記出力電圧のずれ分に対応して予め設定しておくことを特徴とする。
請求項3にかかる発明の安定化電源回路は、基準電圧発生回路で発生したデフォルト基準電圧と、電圧出力端子の電圧を分圧する分圧回路をデフォルト分圧比としたときに該分圧回路から出力する帰還電圧とを、誤差増幅器で比較し、該比較結果に応じて電圧入力端子と前記電圧出力端子との間にシリーズ接続されたトランジスタの内部抵抗を制御する安定化電源回路において、前記基準電圧発生回路の出力電圧を、前記デフォルト基準電圧、前記デフォルト基準電圧より所定値だけ高い第1の基準電圧、および前記デフォルト基準電圧より所定値だけ低い第2の基準電圧のいずれかに切り替える第1の切替回路と、前記分圧回路の分圧比を、前記デフォルト分圧比、前記デフォルト分圧比より大きな第1の分圧比、前記デフォルト分圧比より小さな第2の分圧比のいずれかに切り替える第2の切替回路と、前記第1の切替回路を前記いずれかに切り替えたときの前記基準電圧発生回路の出力電圧と、前記第2の切替回路を前記第1のデフォルト基準電圧に切り替えたときの前記帰還電圧とを比較し、該比較結果に応じて前記第2の切替回路を制御する制御手段と、を備えることを特徴とする。
請求項4にかかる発明は、請求項3に記載の安定化電源回路において、前記第1および第2の基準電圧の前記デフォルト基準電圧に対する差分並びに前記第1および第2の分圧比の前記デフォルト分圧比に対する差分が、前記出力電圧のずれ分に対応して設定されていることを特徴とする。
請求項2にかかる発明は、請求項1に記載の安定化電源生成方法において、前記第1および第2の基準電圧の前記デフォルト基準電圧に対する差分並びに前記第1および第2の分圧比の前記デフォルト分圧比に対する差分を、前記出力電圧のずれ分に対応して予め設定しておくことを特徴とする。
請求項3にかかる発明の安定化電源回路は、基準電圧発生回路で発生したデフォルト基準電圧と、電圧出力端子の電圧を分圧する分圧回路をデフォルト分圧比としたときに該分圧回路から出力する帰還電圧とを、誤差増幅器で比較し、該比較結果に応じて電圧入力端子と前記電圧出力端子との間にシリーズ接続されたトランジスタの内部抵抗を制御する安定化電源回路において、前記基準電圧発生回路の出力電圧を、前記デフォルト基準電圧、前記デフォルト基準電圧より所定値だけ高い第1の基準電圧、および前記デフォルト基準電圧より所定値だけ低い第2の基準電圧のいずれかに切り替える第1の切替回路と、前記分圧回路の分圧比を、前記デフォルト分圧比、前記デフォルト分圧比より大きな第1の分圧比、前記デフォルト分圧比より小さな第2の分圧比のいずれかに切り替える第2の切替回路と、前記第1の切替回路を前記いずれかに切り替えたときの前記基準電圧発生回路の出力電圧と、前記第2の切替回路を前記第1のデフォルト基準電圧に切り替えたときの前記帰還電圧とを比較し、該比較結果に応じて前記第2の切替回路を制御する制御手段と、を備えることを特徴とする。
請求項4にかかる発明は、請求項3に記載の安定化電源回路において、前記第1および第2の基準電圧の前記デフォルト基準電圧に対する差分並びに前記第1および第2の分圧比の前記デフォルト分圧比に対する差分が、前記出力電圧のずれ分に対応して設定されていることを特徴とする。
本発明によれば、誤差増幅器が有するオフセットによって、出力電圧に規定の電圧に対して大きなずれが発生する場合に、そのオフセットをキャンセルする分圧比を選択することができるので、オフセットの影響を緩和した所定の出力電圧を発生させることができ、再設計等による調整等を必要とすることなく、安定化電源回路の歩留まり低下を抑制できる。
図1は本発明の1つの実施例の安定化電源回路の構成を示す回路図である。基準電圧発生部10はバンドギャップ型であり、PMOSトランジスタMP1,MP2,MP3、NMOSトランジスタMN1,MN2、バイポーラPNPトランジスタQ1,Q2,Q3、抵抗R1,R2、R31,R32、およびスイッチSW11,SW12からなる。抵抗R31,R32とスイッチSW11,SW12は基準電圧Vrefを切り替える第1の切替回路11を構成する。なお、抵抗R31,R32は同値((R31=R32)<<R2)であり、抵抗R2の値との差分はオフセットによるずれ分に対応するよう設定されている。
電圧制御部20は、PMOSトランジスタMP4、そのトランジスタMP4の内部抵抗を制御する誤差増幅器21、抵抗R4,R5,R61,R62、スイッチSW21,SW22,SW23、誤差増幅器21と同じ電圧が入力する比較器22、その比較器22の比較結果によってスイッチSW21,SW22,SW23を切り替える信号を保持するレジスタ23からなる。抵抗R4,R5,R61,R6は出力電圧を分圧する分圧回路を構成し、比較器22とレジスタ23は制御手段を構成する。また、抵抗R61,R62とスイッチSW21,SW22,SW23は分圧比を切り替える第2の切替回路24を構成する。なお、抵抗R61,R62は同値((R61=R62)<<(R4,R5))であり、抵抗R4,R5との値との差分はオフセットによるずれ分に対応するよう設定されている。
さて、本実施例では、誤差増幅器21に発生しているオフセットによって、出力電圧Voutが規定の電圧に対して2〜3%程度のずれがある場合に、これを規定の電圧となるようにキャリブレーションするものである。この出力電圧Voutのずれ分を検出するために、基準電圧発生回路10の出力抵抗を切り替えて基準電圧Vrefを切り替えるが、出力電圧Voutの2〜3%のずれに応じるよう基準電圧Vrefを2〜3%変化させるために、基準電圧発生回路10の出力抵抗を6〜8%変化させる。
まず、切替回路11のスイッチSW11をオン、スイッチSW12をオフすることで、基準電圧発生回路10の出力抵抗を「R2+R32」とし、このときの基準電圧Vrefをデフォルトの基準電圧とする。また、切替回路24のスイッチSW22をオン、スイッチSW21,SW23をオフすることで、帰還電圧Vfbが、
Vfb=Vout×(R5+R62)/(R4+R5+R61+R62)
となるようにする。このときの帰還電圧Vfbをデフォルトの帰還電圧とする。
Vfb=Vout×(R5+R62)/(R4+R5+R61+R62)
となるようにする。このときの帰還電圧Vfbをデフォルトの帰還電圧とする。
図2にキャリブレーションのフローチャートを示す。まず、スイッチSW22をオン、スイッチSW21,SW23をオフにした状態で、スイッチSW11,SW12をオフにする。これにより、基準電圧発生回路10の出力抵抗が「R2+R31+R32」となり、基準電圧Vrefが高い電圧に設定される(ステップS1)。このときの基準電圧Vrefとデフォルトの帰還電圧Vfbを比較器22で比較し(ステップS2)、「Vref<Vfb」であったときは、レジスタ23によって、スイッチSW21をオン、スイッチSW22,SW23をオフし、分圧比を高くする(ステップS3)。これにより、帰還電圧Vfbが、
Vfb=Vout×(R5+R61+R62)/(R4+R5+R61+R62)
となり、高くなる。つまり、基準電圧Vrefを高くしても出力電圧Voutが高くならないときは、誤差増幅器21に大きなオフセットが発生していると判定して、分圧比を高くしてから、通常動作を行わせる。なお、この通常動作では、切替回路11はスイッチSW11をオン,SW12をオフにし、基準電圧Vrefをデフォルト値に戻す(ステップS3)。
Vfb=Vout×(R5+R61+R62)/(R4+R5+R61+R62)
となり、高くなる。つまり、基準電圧Vrefを高くしても出力電圧Voutが高くならないときは、誤差増幅器21に大きなオフセットが発生していると判定して、分圧比を高くしてから、通常動作を行わせる。なお、この通常動作では、切替回路11はスイッチSW11をオン,SW12をオフにし、基準電圧Vrefをデフォルト値に戻す(ステップS3)。
上記において、「Vref<Vfb」で無かったときは、今度は、スイッチSW11,SW12をオンにする。これにより、基準電圧発生回路10の出力抵抗は「R2」となり、基準電圧Vrefが低い電圧に設定される(ステップS4)。このときの基準電圧Vrefとデフォルトの帰還電圧Vfbを比較器22で比較し(ステップS5)、「Vref>Vfb」であったときは、レジスタ23によって、スイッチSW23をオン、スイッチSW21,SW22をオフし、分圧比を低くする(ステップS6)。これにより、帰還電圧Vfbが、
Vfb=Vout×(R5)/(R4+R5+R61+R62)
となり、低くなる。つまり、基準電圧Vrefを低くしても出力電圧Voutが低くならないときは、誤差増幅器21に前記とは反対極性の大きなオフセットが発生していると判定して、分圧比を低くしてから、通常動作を行わせる。なお、この通常動作でも、切替回路11はスイッチSW11をオン,SW12をオフにし、基準電圧Vrefをデフォルト値に戻す(ステップS6)。
Vfb=Vout×(R5)/(R4+R5+R61+R62)
となり、低くなる。つまり、基準電圧Vrefを低くしても出力電圧Voutが低くならないときは、誤差増幅器21に前記とは反対極性の大きなオフセットが発生していると判定して、分圧比を低くしてから、通常動作を行わせる。なお、この通常動作でも、切替回路11はスイッチSW11をオン,SW12をオフにし、基準電圧Vrefをデフォルト値に戻す(ステップS6)。
上記において、「Vref>Vfb」で無かったときは、切替回路24において、スイッチSW22をオン,SW21,SW23をオフにしてデフォルトにし、切替回路11はスイッチSW11をオン,SW12をオフにし、基準電圧Vrefをデフォルトにしてから、通常動作を行わせる(ステップS7)。
以上のように、本実施例では、誤差増幅器21のオフセットによって出力電圧Voutに大きなずれが発生している場合に、キャリブレーションを行うことにより、そのオフセットに応じて分圧比の大きさを切り替えることができるので、オフセットの影響を緩和した出力電圧Voutを発生させることができる。このキャリブレーションは、図2で説明したフローチャートに基づきプログラムを作成して制御部(図示せず)に組み込み、入力電圧Vinの投入の度に切替回路11,24を制御して実行されるようにすることが好ましい。
なお、本実施例では、前記したように、出力電圧Voutに規定の電圧に対して2〜3%程度のずれが発生している場合に、基準電圧発生回路10の出力抵抗を6〜8%の範囲で切り替えることで、基準電圧Vrefを切り替えてキャリブレーションを行うが、これは下記の根拠に基づくものである。
基準電圧発生部10で発生する基準電圧Vrefは、
Vref=VBE3+(R2/R1)×(kT/q)×ln(n)
=VBE3+(δVref/δT)×T
で与えられる。VBE3はトランジスタQ3のベース・エミッタ間電圧、kはボルツマン定数、Tは絶対温度、qは電荷、nはトランジスタQ2のトランジスタQ1,Q3に対するエミッタ面積比である。
Vref=VBE3+(R2/R1)×(kT/q)×ln(n)
=VBE3+(δVref/δT)×T
で与えられる。VBE3はトランジスタQ3のベース・エミッタ間電圧、kはボルツマン定数、Tは絶対温度、qは電荷、nはトランジスタQ2のトランジスタQ1,Q3に対するエミッタ面積比である。
いま、T=25℃(=298K)、δVref/δT=1.5mVのとき、(R2/R1)×(kT/q)×ln(n)=0.447Vである。そこで、基準電圧Vrefを、
Vref=1.2V±ΔVref
の範囲で変化させるときは、
R2±R31=R2±(1.2/0.447)×ΔVref
の範囲まで許容できるので、ΔVref=2〜3%(出力電圧Voutのずれ分の範囲に相当)とするときは、R31=5.4〜8.1%≒6〜8%となる。
Vref=1.2V±ΔVref
の範囲で変化させるときは、
R2±R31=R2±(1.2/0.447)×ΔVref
の範囲まで許容できるので、ΔVref=2〜3%(出力電圧Voutのずれ分の範囲に相当)とするときは、R31=5.4〜8.1%≒6〜8%となる。
10:基準電圧発生回路、11:切替回路
20:電圧制御回路、21:誤差増幅器、22:比較器、23:レジスタ、24:切替回路
20:電圧制御回路、21:誤差増幅器、22:比較器、23:レジスタ、24:切替回路
Claims (4)
- 基準電圧発生回路で発生したデフォルト基準電圧と、電圧出力端子の電圧を分圧する分圧回路をデフォルト分圧比としたときに該分圧回路から出力する帰還電圧とを、誤差増幅器で比較し、該比較結果に応じて電圧入力端子と前記電圧出力端子との間にシリーズ接続されたトランジスタの内部抵抗を制御する安定化電源生成方法において、
前記基準電圧発生回路から前記デフォルト基準電圧より所定値だけ高くした第1の基準電圧を出力したときに前記デフォルト分圧比で得られる前記帰還電圧が前記第1の基準電圧より低いときは、前記分割回路の分圧比を前記デフォルト分圧比よりも大きな第1の分圧比にし、
前記基準電圧発生回路から前記デフォルト基準電圧より所定値だけ低くした第2の基準電圧を出力したときに前記デフォルト分圧比で得られる前記帰還電圧が前記第2の基準電圧より高いときは、前記分割回路の分圧比を前記デフォルト分圧比よりも小さな第2の分圧比にする、
ことを特徴とする安定化電源生成方法。 - 請求項1に記載の安定化電源生成方法において、
前記第1および第2の基準電圧の前記デフォルト基準電圧に対する差分並びに前記第1および第2の分圧比の前記デフォルト分圧比に対する差分を、前記出力電圧のずれ分に対応して予め設定しておくことを特徴とする安定化電源生成方法。 - 基準電圧発生回路で発生したデフォルト基準電圧と、電圧出力端子の電圧を分圧する分圧回路をデフォルト分圧比としたときに該分圧回路から出力する帰還電圧とを、誤差増幅器で比較し、該比較結果に応じて電圧入力端子と前記電圧出力端子との間にシリーズ接続されたトランジスタの内部抵抗を制御する安定化電源回路において、
前記基準電圧発生回路の出力電圧を、前記デフォルト基準電圧、前記デフォルト基準電圧より所定値だけ高い第1の基準電圧、および前記デフォルト基準電圧より所定値だけ低い第2の基準電圧のいずれかに切り替える第1の切替回路と、
前記分圧回路の分圧比を、前記デフォルト分圧比、前記デフォルト分圧比より大きな第1の分圧比、前記デフォルト分圧比より小さな第2の分圧比のいずれかに切り替える第2の切替回路と、
前記第1の切替回路を前記いずれかに切り替えたときの前記基準電圧発生回路の出力電圧と、前記第2の切替回路を前記第1のデフォルト基準電圧に切り替えたときの前記帰還電圧とを比較し、該比較結果に応じて前記第2の切替回路を制御する制御手段と、
を備えることを特徴とする安定化電源回路。 - 請求項3に記載の安定化電源回路において、
前記第1および第2の基準電圧の前記デフォルト基準電圧に対する差分並びに前記第1および第2の分圧比の前記デフォルト分圧比に対する差分が、前記出力電圧のずれ分に対応して設定されていることを特徴とする安定化電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006343155A JP2008158567A (ja) | 2006-12-20 | 2006-12-20 | 安定化電源生成方法および安定化電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006343155A JP2008158567A (ja) | 2006-12-20 | 2006-12-20 | 安定化電源生成方法および安定化電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008158567A true JP2008158567A (ja) | 2008-07-10 |
Family
ID=39659444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006343155A Withdrawn JP2008158567A (ja) | 2006-12-20 | 2006-12-20 | 安定化電源生成方法および安定化電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008158567A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013131173A (ja) * | 2011-12-22 | 2013-07-04 | Fujitsu Semiconductor Ltd | 降圧型電源回路 |
CN103699165A (zh) * | 2013-11-21 | 2014-04-02 | 硅谷数模半导体(北京)有限公司 | 电压控制装置 |
-
2006
- 2006-12-20 JP JP2006343155A patent/JP2008158567A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013131173A (ja) * | 2011-12-22 | 2013-07-04 | Fujitsu Semiconductor Ltd | 降圧型電源回路 |
CN103699165A (zh) * | 2013-11-21 | 2014-04-02 | 硅谷数模半导体(北京)有限公司 | 电压控制装置 |
CN103699165B (zh) * | 2013-11-21 | 2016-01-20 | 硅谷数模半导体(北京)有限公司 | 电压控制装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5842164B2 (ja) | 基準電圧生成回路および基準電圧源 | |
JP5808116B2 (ja) | 基準電圧回路および半導体集積回路 | |
JP5527056B2 (ja) | 差動増幅回路およびシリーズレギュレータ | |
TWI588641B (zh) | 定電壓電路 | |
JP5353548B2 (ja) | バンドギャップレファレンス回路 | |
JP2007334573A (ja) | 定電圧回路及びその出力電圧制御方法 | |
KR101944359B1 (ko) | 밴드갭 기준전압 발생기 | |
JP2006109349A (ja) | 定電流回路及びその定電流回路を使用したシステム電源装置 | |
JP2008276611A (ja) | 過電流保護回路 | |
JP2015127902A (ja) | ボルテージレギュレータ | |
TW201535090A (zh) | 電壓調節器 | |
JP2008197749A (ja) | シリーズレギュレータ回路 | |
CN105099368B (zh) | 振荡电路、电流生成电路以及振荡方法 | |
JP6253481B2 (ja) | ボルテージレギュレータ及びその製造方法 | |
CN108664065B (zh) | 偏置电流产生电路 | |
JP5885683B2 (ja) | 降圧レギュレータ | |
JP2007233657A (ja) | 増幅器とそれを用いた降圧レギュレータ及び演算増幅器 | |
JP2008158567A (ja) | 安定化電源生成方法および安定化電源回路 | |
TW201338411A (zh) | 起始電壓產生電路和起始電壓產生的方法 | |
JP2005316959A (ja) | 定電圧回路 | |
US8575912B1 (en) | Circuit for generating a dual-mode PTAT current | |
JP2009093446A (ja) | 電圧制御回路 | |
JP4465330B2 (ja) | 安定化電源回路の動作制御方法 | |
KR20120116708A (ko) | 기준전류 발생기 | |
JP2010108419A (ja) | 基準電圧発生回路およびそれを用いたレギュレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100302 |