KR100610443B1 - 내부 전압 발생 회로 - Google Patents

Abstract

본 발명은 내부 전압 발생 회로에 관한 것으로, 특히 온도 변화에 대응하여 스트레스 전압의 트리거 포인트를 제어함으로써 안정된 스트레스 전압을 발생할 수 있도록 하는 기술을 개시한다. 이러한 본 발명은 기준전압 발생기로부터 인가되는 기준전압에 따라 온도의 변화에 대응하는 새로운 기준전압을 생성하고, 온도가 보상된 기준전압의 레벨에 대응하는 전류의 변화에 따라 스트레스 전압의 변화폭을 조정하여 내부 페리전압을 외부의 온도 변화와 무관하게 안정적으로 발생할 수 있도록 한다.

Description

내부 전압 발생 회로{Internal voltage generating circuit}

도 1은 종래의 내부 전압 발생 회로에 관한 회로도.

도 2는 종래의 내부 전압 발생 회로의 스트레스 전압 변동을 설명하기 위한 그래프.

도 3은 종래의 내부 전압 발생 회로의 온도에 대한 스트레스 전압의 변화량을 설명하기 위한 그래프.

도 4는 본 발명에 따른 내부 전압 발생 회로의 회로도.

도 5는 본 발명에 따른 내부 전압 발생 회로의 온도에 대한 스트레스 전압을 나타낸 그래프.

본 발명은 내부 전압 발생 회로에 관한 것으로, 특히, 특정전압(트리거 포인트) 이상에서 내부전압을 외부전원전압에 의존하여 상승시킬 경우 온도 변화에 대응하는 스트레스 전압을 생성하여 안정적인 내부전압을 발생하기 위한 기술이다.

일반적으로 반도체 집적회로는 설계시 칩의 전력소모를 줄이고, 외부 노이즈에 대한 영향을 최소화하며, 소자의 신뢰성 향상과 안정적인 동작을 도모하는 것이 필요하다.

이를 위하여 반도체 집적 회로는 변화요인이 큰 외부 전원전압 Vext보다 낮은 내부 전원전압 Vint를 발생시켜서 내부 회로의 동작에 이용한다.

이러한 안정적인 내부 전원전압 Vint를 만드는 방법은 여러 가지가 있을 수 있으나, 통상의 경우 도 1과 같이 기준전위를 사용하여 외부전원전압 Vext를 내부전원전압 Vint로 변환하는 커런트 미러형 전압 강하 변환기(voltage down converter)를 사용한다.

종래의 내부 전압 발생 회로는 기준전압 발생기(10), 스트레스 전압 발생부(20)를 구비한다. 여기서, 기준전압 발생기(10)는 파워 업 신호 pwrup와 전원전압 powerb을 인가받아 외부 전원전압과 무관한 기준전압 vr1을 생성한다.

그리고, 스트레스 전압 발생부(20)는 비교부(21)와 전압 튜닝부(22)를 구비한다. 여기서, 비교부(21)는 PMOS트랜지스터 P1~P3와 NMOS트랜지스터 N1~N3를 구비하여 커런트 미러 구조를 형성한다.

PMOS트랜지스터 P1~P3의 공통 소스 단자는 외부 전원전압단 VEXT에 연결되고, PMOS트랜지스터 P1,P2의 공통 게이트 단자는 PMOS트랜지스터 P1의 드레인 단자와 연결된다. 그리고, NMOS트랜지스터 N1의 게이트 단자에는 페리전압 vperi이 인가되고 NMOS트랜지스터 N2의 게이트 단자에는 스트레스 전압 vstress가 인가되며 NMOS트랜지스터 N3의 게이트 단자에는 기준전압 발생기(10)로부터 인가되는 기준전압 vr1이 인가된다.

또한, 전압 튜닝부(22)는 PMOS트랜지스터 P4~P6와 NMOS트랜지스터 N4~N9를 구비한다. PMOS트랜지스터 P4~P6는 게이트 단자가 드레인 단자와 연결되어 다이오드 기능을 수행한다. 이에 따라, 외부 전원전압 VEXT를 전압 강하하여 스트레스 전압 vstress을 생성한다. NMOS트랜지스터 N4~N9는 노드 ND2와 접지전압단 사이에 직렬 연결되어 공통 게이트 단자를 통해 기준전압 vr1이 인가된다.

이러한 구성을 갖는 종래의 내부 전압 발생 회로는 비교부(21)가 내부 전원전압원에 의해 생성된 페리전압 vperi과 스트레스 전압 vstress을 비교한다. 이에 따라, 도 2의 (A)에 도시된 바와 같이 특정전압(트리거 포인트) 이후에 페리전압 vperi이 스트레스 전압 vstress의 전압 레벨을 따라 상승하게 된다.

그런데, 종래의 내부 전압 발생 회로는 기준전압 vr1과 페리전압 vperi이 완벽하게 온도 보상되어 입력된다 하더라도 스트레스 전압 발생부(20)의 내부에 구비된 모스 트랜지스터의 특성으로 인하여 온도의 변화에 따라 트리거 포인트가 크게 변화된다.

즉, 주위의 온도변화에 따라 스트레스 전압 발생부(20)에 문턱전압 및 전류의 변화가 생기게 되어 스트레스 전압 vstress의 트리거 포인트(Trigger point)가 변화하게 된다.

도 3은 도 2의 결과를 온도에 대한 스트레스 전압 vstress의 측정결과로 나타낸 그래프이다. 도 3의 그래프에 나타난 바와 같이 온도가 -30℃일 경우 스트레스 전압 vstress이 1.81V이고, 온도가 120℃일 경우 스트레스 전압 vstress이 2.37V로 변화됨을 나타낸다. 결국, 온도의 상승에 따른 스트레스 전압 vstress의 트리거 포인트가 변화되어 560㎷의 전압 변동차를 가짐을 나타낸다.

이에 따라, 칩의 동작 조건을 만족시키기 위한 온도(-30℃~120℃) 사이에서 내부 전원전압이 변화되어 안정적인 내부 전압을 공급할 수 없게 되는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 온도 변화에 의해 발생하는 내부전압원의 변화에 대응하여 스트레스 전압 발생부의 트리거 포인트를 제어함으로써 안정된 스트레스 전압을 발생할 수 있도록 하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명의 내부 전압 발생 회로는, 일정전위를 갖는 제 1기준전압을 발생하는 기준전압 발생기; 제 1기준전압에 따라 온도변화에 대응하는 제 2기준전압을 생성하고, 제 2기준전압을 저항분배하여 제 3기준전압을 생성하는 온도 보상부; 제 3기준전압에 의해 활성화되어 내부 페리전압과 스트레스 전압을 비교하여 출력하는 비교부; 및 외부 전원전압을 전압 강하시켜 스트레스 전압을 생성하고, 제 3기준전압의 레벨에 대응하는 전류의 변화에 따라 스트레스 전압의 변화폭을 조정하는 전압 튜닝부를 구비함을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.

도 4는 본 발명의 내부 전압 발생회로에 관한 회로도이다.

본 발명은 기준전압 발생기(100), 온도 보상부(200), 스트레스 전압 발생부(300)를 구비한다. 여기서, 기준전압 발생기(100)는 파워 업 신호 pwrup와 전원전압 powerb을 인가받아 외부 전원전압과 무관한 기준전압 vr1을 생성한다.

그리고, 온도 보상부(200)는 저항 R1~R3, PMOS트랜지스터 P7 및 NMOS트랜지스터 N10를 구비한다.

그 상세 구성을 살펴보면, 저항 R1은 외부 전원전압단 VEXT와 PMOS트랜지스터 P7 사이에 연결된다. PMOS트랜지스터 P7는 저항 R1과 NMOS트랜지스터 N10 사이에 연결되어 게이트 단자가 드레인 단자와 공통 연결된다.

그리고, NMOS트랜지스터 N10는 PMOS트랜지스터 P7와 접지전압단 사이에 연결되어 게이트 단자를 통해 기준전압발생기(100)로부터 출력된 전압 vr1이 인가된다. 또한, 저항 R2,R3은 기준전압 vr2의 출력단과 접지전압단 사이에 직렬 연결되어 공통 연결노드를 통해 기준전압 vr3을 출력한다.

또한, 스트레스 전압 발생부(300)는 비교부(310)와 전압 튜닝부(320)를 구비한다. 여기서, 비교부(310)는 PMOS트랜지스터 P8~P10와, NMOS트랜지스터 N11~N13를 구비하여 커런트 미러 구조를 형성한다.

그 상세 구성을 살펴보면, PMOS트랜지스터 P8~P10의 공통 소스 단자는 외부 전원전압단 VEXT에 연결되고, PMOS트랜지스터 P8,P9의 공통 게이트 단자는 PMOS트랜지스터 P8의 드레인 단자와 연결된다. PMOS트랜지스터 P10은 외부 전원전압단 VEXT와 페리전압 vperi 인가단 사이에 연결되어 게이트 단자가 노드 ND1과 연결된다.

그리고, NMOS트랜지스터 N11는 PMOS트랜지스터 P8과 NMOS트랜지스터 N13 사이에 연결되어 게이트 단자를 통해 페리전압 vperi이 인가된다. NMOS트랜지스터 N12는 노드 ND1과 NMOS트랜지스터 N13 사이에 연결되어 게이트 단자를 통해 스트레 스 전압 vstress이 인가된다. NMOS트랜지스터 N13는 NMOS트랜지스터 N11,N12와 접지전압단 사이에 연결되어 게이트 단자를 통해 기준전압 발생기(10)로부터 출력된 기준전압 vr1이 인가된다.

또한, 전압 튜닝부(320)는 PMOS트랜지스터 P11~P13로 구성된 전압 강하 수단과 NMOS트랜지스터 N14~N19로 구성된 전류 제어수단을 구비한다. 여기서, PMOS트랜지스터 P11~P13는 외부 전원전압단 VEXT와 노드 ND2 사이에 연결되어 각각의 게이트 단자가 드레인 단자와 연결된 다이오드 형태로 구성된다. 이에 따라, PMOS트랜지스터 P11~P13로 이루어진 전압 강하 수단은 외부 전원전압 VEXT를 전압 강하하여 스트레스 전압 vstress을 생성한다.

NMOS트랜지스터 N14~N19는 노드 ND2와 접지전압단 사이에 직렬 연결되어 공통 게이트 단자를 통해 기준전압 vr1이 인가된다.

이러한 구성을 갖는 본 발명의 동작 과정을 설명하면 다음과 같다.

먼저, 기준전압 발생기(100)는 파워 업 신호 pwrup와 전원전압 powerb을 인가받아 기준전압 vr1을 생성한다.

이후에, 온도 보상부(200)의 NMOS트랜지스터 N10의 게이트 단자에 기준전압 vr1이 인가된다. 이에 따라, NMOS트랜지스터 N10가 턴온되고 PMOS트랜지스터 P7에 로우 전압이 인가되어 PMOS트랜지스터 P7가 턴온된다. 따라서, 외부 전원전압 VEXT의 전압 강하에 의해 기준전압 vr2이 생성된다.

이때, 온도가 상승할 경우 저항 R1~R3에 걸리는 저항값이 상승하게 되고, PMOS트랜지스터 P7의 문턱전압 및 변동성(Mobility)는 감소하게 된다. 이에 따라, 기준전압 vr2과 기준전압 vr3의 전압 레벨이 상승하게 된다.

이어서, 저항 R2,R3은 페리전압 vperi을 목표값에 맞추기 위하여 기준전압 vr2을 저항 분할하여 기준전압 vr3을 생성한다.

한편, 전압 튜닝부(320)는 다이오드 형태로 연결된 PMOS트랜지스터 P11~P13을 통해 외부 전원전압 VEXT를 전압강하시켜 스트레스 전압 vstress을 생성한다. 그리고, 직렬 연결된 NMOS트랜지스터 N14~N19는 게이트 단자를 통해 인가되는 기준전압 vr3에 따라 스트레스 전압 vstress의 전류를 조절한다.

따라서, 온도의 상승시 온도 보상부(200)를 통해 출력되는 기준전압 vr3의 전압 레벨이 상승하게 된다. 기준전압 vr3이 상승할 경우 NMOS트랜지스터 N14~N19에 흐르는 게이트 소스 전압이 상승하게 되어 노드 ND2에 흐르는 전류 Iref를 상승시킨다. 이에 따라, 전압 튜닝부(300)에서 생성되는 스트레스 전압 vstress의 전압 레벨이 감소하게 된다.

이 상태에서 비교부(310)는 페리전압 vperi과 스트레스 전압 vstress을 비교한다.

그 동작 과정을 살펴보면, 내부 전원전압에 따라 생성된 페리전압 vperi이 스트레스 전압 vstress 보다 높은 경우 NMOS트랜지스터 N11의 게이트 소스 전압이 증가하게 된다. 그리고, PMOS트랜지스터 P8,P9가 턴온되어 노드 ND1가 하이가 되고, PMOS트랜지스터 P10은 턴오프된다. 이에 따라, 페리전압 vperi은 외부 전원전압에 무관하게 항상 일정한 값을 유지할 수 있게 된다.

반면에, 페리전압 vperi이 스트레스 전압 vstress 보다 낮을 경우 NMOS트랜 지스터 N12의 게이트 소스 전압이 증가하게 된다. 이에 따라, PMOS트랜지스터 P10가 턴온되어 페리전압 vperi이 상승하게 된다.

결국, 비교부(310)는 페리전압 vperi과 스트레스 전압 vstress을 계속해서 비교하여 특정전압(Trigger point) 이후에 페리전압 vperi 전압이 스트레스 전압 vstress 레벨을 따라 상승하게 된다.

도 5는 본 발명에 따른 내부 전압 발생 회로의 온도에 대한 스트레스 전압을 나타낸 그래프이다.

도 5를 보면, 종래의 회로는 온도의 상승에 따른 스트레스 전압 vstress이 1.81V에서 2.37V로 변화되어 그 변화폭이 560㎷가 된다. 반면에, 본 발명은 온도의 상승에 따른 스트레스 전압 vstress이 1.97V에서 2.06V로 변화되어 그 변화폭이 9㎷로 감소됨을 알 수 있다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

이상에서 설명한 바와 같이, 본 발명의 스트레스 전압 발생 회로는 온도 변화에 대응하여 스트레스 전압의 트리거 포인트를 제어함으로써 온도변화에 무관하게 안정적인 스트레스 전압을 발생하도록 하여 디바이스의 테스트시 신뢰성을 향상시킬 수 있는 효과를 제공한다.

Claims (7)

1. 일정전위를 갖는 제 1기준전압을 발생하는 기준전압 발생기;

   상기 제 1기준전압에 따라 온도변화에 대응하는 제 2기준전압을 생성하고, 상기 제 2기준전압을 저항분배하여 제 3기준전압을 생성하는 온도 보상부;

   상기 제 3기준전압에 의해 활성화되어 내부 페리전압과 스트레스 전압을 비교하여 출력하는 비교부; 및

   외부 전원전압을 전압 강하시켜 상기 스트레스 전압을 생성하고, 상기 제 3기준전압의 레벨에 대응하는 전류의 변화에 따라 상기 스트레스 전압의 변화폭을 조정하는 전압 튜닝부를 구비함을 특징으로 하는 내부 전압 발생 회로.
2. 제 1항에 있어서, 상기 온도 보상부는

   상기 제 1기준전압의 인가시 상기 온도의 변화에 따라 변화되는 저항 특성을 이용하여 상기 제 2기준전압을 생성하는 저항부; 및

   상기 제 2기준전압을 저항 분할하여 상기 스트레스 전압을 제어하기 위한 상기 제 3기준전압을 생성하는 저항 분할부를 구비함을 특징으로 하는 내부 전압 발생 회로.
3. 제 2항에 있어서, 상기 온도 보상부는

   외부 전원전압단에 연결된 저항;

   상기 제 1기준전압의 인가시 제 1전압을 공급하는 스위칭 소자;

   상기 저항과 상기 스위칭 소자 사이에 연결되어 상기 제 1전압의 인가시 턴온되어 상기 제 2기준전압을 공급하는 다이오드 소자; 및

   상기 다이오드 소자와 상기 제 1전압의 인가단 사이에 연결되어 상기 제 2기준전압을 저항 분할하여 상기 제 3기준전압을 생성하는 저항 분할 수단을 구비함을 특징으로 하는 내부 전압 발생 회로.
4. 삭제
5. 제 1항에 있어서, 상기 전압 튜닝부는

   상기 외부 전원전압을 전압강하시켜 상기 스트레스 전압을 생성하는 전압 강하 수단; 및

   상기 제 3기준전압의 레벨에 따라 게이트 소스 전압 레벨이 변화되어 상기 스트레스 전압의 전류 크기를 제어하는 전류 제어수단을 구비함을 특징으로 하는 내부 전압 발생 회로.
6. 제 5항에 있어서, 상기 전압 강하 수단은

   상기 외부 전원전압의 인가단과 상기 스트레스 전압의 출력단 사이에 직렬연결되어 게이트 단자와 드레인 단자가 공통 연결된 복수개의 PMOS다이오드를 구비함을 특징으로 하는 내부 전압 발생 회로.
7. 제 5항에 있어서, 상기 전류 제어수단은

   상기 스트레스 전압의 출력단과 접지단 사이에 직렬연결되어 공통 게이트 단자를 통해 상기 제 3기준전압이 인가되는 복수개의 NMOS트랜지스터를 구비함을 특징으로 하는 내부 전압 발생 회로.

Images