KR20140130779A - 바이어스 전압 생성 장치, 이를 포함하는 클럭 버퍼와 클럭 버퍼 동작 방법 - Google Patents

바이어스 전압 생성 장치, 이를 포함하는 클럭 버퍼와 클럭 버퍼 동작 방법 Download PDF

Info

Publication number
KR20140130779A
KR20140130779A KR1020130049137A KR20130049137A KR20140130779A KR 20140130779 A KR20140130779 A KR 20140130779A KR 1020130049137 A KR1020130049137 A KR 1020130049137A KR 20130049137 A KR20130049137 A KR 20130049137A KR 20140130779 A KR20140130779 A KR 20140130779A
Authority
KR
South Korea
Prior art keywords
voltage
clock
current
generating
increases
Prior art date
Application number
KR1020130049137A
Other languages
English (en)
Inventor
두수연
배승준
손영수
송호성
임정돈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130049137A priority Critical patent/KR20140130779A/ko
Publication of KR20140130779A publication Critical patent/KR20140130779A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

클럭 버퍼는 기준 전압 생성부, 증폭기, 전류 미러부, 보상부 및 클럭부를 포함한다. 기준 전압 생성부는 기준 전압을 생성하여 제공한다. 증폭기는 기준 전압과 피드백 전압에 기초하여 증폭 전압을 발생한다. 전류 미러부는 증폭 전압 및 보상 전류에 기초하여 피드백 전압 및 바이어스 전압을 발생한다. 보상부는 피드백 전압에 기초하여 동작 온도가 증가할수록 증가하는 보상 전류를 발생한다. 클럭부는 바이어스 전압에 기초하여 입력 클럭을 버퍼링하여 출력 클럭을 발생한다. 전류 모드 로직(CML(Current Mode Logic)) 버퍼는 동작 온도가 증가함에 따라 클럭 딜레이가 증가하고, 바이어스 전압이 증가함에 따라 클럭 딜레이가 감소하는 특성을 가지고 있다. 따라서 동작 온도가 증가함에 따라 바이어스 전압을 증가함으로써 전류 모드 로직(CML(Current Mode Logic)) 버퍼의 동작 온도에 따른 클럭 딜레이 민감도(Clock Delay Sensitivity)를 개선할 수 있다.

Description

바이어스 전압 생성 장치, 이를 포함하는 클럭 버퍼와 클럭 버퍼 동작 방법{BIAS VOLTAGE GENERATOR, CLOCK BUFFER INCLUDING THE SAME AND METHOD OF OPERATING CLOCK BUFFER}
본 발명은 시스템의 클럭에 관한 것으로서, 더욱 상세하게는 바이어스 전압 생성 장치, 이를 포함하는 클럭 버퍼 및 클럭 버퍼 동작 방법에 관한 것이다.
일반적으로 씨모스 트랜지스터를 이용하여 클럭 버퍼를 구현한다. 그러나 씨모스 트랜지스터 타입의 클럭 버퍼는 전원 전압에 따라 클럭 딜레이가 민감하게 변동하는 문제가 있다. 시스템에 포함되는 클럭 버퍼의 PVT(Process, Voltage, Temperature)영향을 줄이기 위해서 여러 가지 방법이 시도되고 있고, 또한 시모스 트랜지스터 타입의 클럭 버퍼의 클럭 딜레이와 관련된 문제를 해결하기 위한 기술들이 요구된다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 클럭 트리(CLK Tree)의 동작 온도에 따른 클럭 딜레이 민감도(Clock Delay Sensitivity)를 개선할 수 있는 바이어스 전압 생성 장치를 제공하는 것이다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 클럭 트리(CLK Tree)의 동작 온도에 따른 클럭 딜레이 민감도(Clock Delay Sensitivity)를 개선할 수 있는 클럭 버퍼를 제공하는 것이다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 클럭 트리(CLK Tree)의 동작 온도에 따른 클럭 딜레이 민감도(Clock Delay Sensitivity)를 개선할 수 있는 클럭 버퍼 동작 방법을 제공하는 것이다.
상기한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 바이어스 전압 생성 장치는 증폭기, 전류 미러부 및 보상부를 포함한다. 상기 증폭기는 기준 전압과 피드백 전압에 기초하여 증폭 전압을 발생한다. 상기 전류 미러부는 상기 증폭 전압 및 보상 전류에 기초하여 상기 피드백 전압 및 바이어스 전압을 발생한다. 상기 보상부는 상기 피드백 전압에 기초하여 동작 온도가 증가할수록 증가하는 상기 보상 전류를 발생한다.
예시적인 실시예에 있어서, 상기 보상부는 부 온도 계수 회로를 이용할 수 있다.
예시적인 실시예에 있어서, 상기 부 온도 계수 회로는 저항과 엔모스 트랜지스터를 이용하여 구현할 수 있다.
예시적인 실시예에 있어서, 상기 보상부는, 상기 피드백 전압을 발생하는 제1 노드 및 제2 노드 사이에 연결된 저항 및 상기 제2 노드 및 접지 전압 사이에 연결된 엔모스 트랜지스터를 포함할 수 있다.
예시적인 실시예에 있어서, 상기 전류 미러부는 저항부를 포함하고, 상기 저항부는 상기 피드백 전압을 발생하는 제1 노드 및 제3 노드 사이에 연결된 저항 및 상기 제3 노드 및 접지 전압 사이에 연결된 엔모스 트랜지스터를 포함할 수 있다.
예시적인 실시예에 있어서, 상기 바이어스 전압 생성 장치는 상기 기준 전압을 생성하는 기준 전압 생성부를 더 포함할 수 있다.
상기한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 클럭 버퍼는 기준 전압 생성부, 증폭기, 전류 미러부, 보상부 및 클럭부를 포함한다. 상기 기준 전압 생성부는 기준 전압을 생성하여 제공한다. 상기 증폭기는 상기 기준 전압과 피드백 전압에 기초하여 증폭 전압을 발생한다. 상기 전류 미러부는 상기 증폭 전압 및 보상 전류에 기초하여 상기 피드백 전압 및 바이어스 전압을 발생한다. 상기 보상부는 상기 피드백 전압에 기초하여 동작 온도가 증가할수록 증가하는 상기 보상 전류를 발생한다. 상기 클럭부는 상기 바이어스 전압에 기초하여 입력 클럭을 버퍼링하여 출력 클럭을 발생한다.
예시적인 실시예에 있어서, 상기 기준 전압 생성부는 동작 온도에 기초하여 상기 기준 전압을 조절할 수 있다.
예시적인 실시예에 있어서, 상기 클럭부는 전류 모드 로직 버퍼(CML(Current Mode Logic) buffer)를 이용하여 구현할 수 있다.
예시적인 실시예에 있어서, 상기 보상부는 상기 피드백 전압을 발생하는 제1 노드 및 제2 노드 사이에 연결된 저항 및 상기 제2 노드 및 접지 전압 사이에 연결된 엔모스 트랜지스터를 포함할 수 있다.
상기한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 클럭 버퍼 동작 방법은 기준 전압을 생성하여 증폭기에 제공하는 단계, 상기 기준 전압과 피드백 전압에 기초하여 증폭 전압을 발생하는 단계, 상기 피드백 전압에 기초하여 동작 온도가 증가할수록 증가하는 보상 전류를 발생하는 단계, 상기 증폭 전압 및 상기 보상 전류에 기초하여 상기 피드백 전압 및 바이어스 전압을 발생하는 단계 및 상기 바이어스 전압에 기초하여 입력 클럭을 버퍼링하여 출력 클럭을 발생하는 단계를 포함한다.
예시적인 실시예에 있어서, 상기 클럭 버퍼 동작 방법은 상기 동작 온도에 기초하여 상기 기준 전압을 조절하는 단계를 더 포함할 수 있다.
도 1은 본 발명의 실시예에 따른 전류 보상부가 포함된 바이어스 전압 생성 장치를 나타내는 도면이다.
도 2는 도 1의 바이어스 전압 생성 장치에 포함되는 보상부의 일 예를 나타내는 도면이다.
도 3은 도 1의 바이어스 전압 생성 장치에 포함되는 저항부의 일 예를 나타내는 도면이다.
도 4는 본 발명의 실시예에 따른 전류 보상부를 포함하는 클럭 버퍼를 나타내는 도면이다.
도 5는 도 4의 클럭 버퍼에 포함되는 클럭부의 일 예를 나타내는 도면이다.
도 6은 동작 온도 및 바이어스 전압에 따라 변화하는 클럭 딜레이를 나타내는 그래프이다.
도 7은 본 발명의 실시예에 따른 클럭 버퍼 동작 방법을 나타내는 순서도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예에 따른 전류 보상부가 포함된 바이어스 전압 생성 장치를 나타내는 도면이다.
도 1을 참조하면, 바이어스 전압 생성 장치(10)는 증폭기(100), 전류 미러부(200) 및 보상부(300)를 포함한다. 증폭기(100)는 기준 전압(VREF)과 피드백 전압(VF)에 기초하여 증폭 전압(VA)을 발생한다. 전류 미러부(200)는 증폭 전압(VA) 및 보상 전류(IC)에 기초하여 피드백 전압(VF) 및 바이어스 전압(VB)을 발생한다. 보상부(300)는 피드백 전압(VF)에 기초하여 동작 온도가 증가할수록 증가하는 보상 전류(IC)를 발생한다. 증폭기(100)의 출력 전압인 증폭 전압(VA)은 제 1엔모스(230)의 게이트에 인가되어 피드백 전압(VF)과 미러 전류(IM)를 조절하게 된다. 동작 온도가 증가함에 따라 저항(R1)값이 증가하게 되고 저항(R1)으로 흐르는 전류(I1)값은 작아지게 된다. 그 결과 전류 미러부(200)의 제 2엔모스(250)의 소스와 드레인 사이에 흐르는 전류 또한 감소하게 되고 바이어스 전압(VB)은 낮아진다. 동작 온도가 증가함에 따라 미러 전류(IM)가 작아지는 것을 방지하기 위해, 본 발명의 일 실시예에 따른 보상부(300)는 동작 온도가 증가함에 따라 감소하는 미러 전류(IM)를 보상하기 위한 보상 전류(IC)를 발생한다. 보상 전류(IC)가 증가하면 미러 전류(IM)가 증가하게 되고 제 2엔모스(250)의 소스와 드레인 사이에 전류가 증가하여 바이어스 전압(VB)은 증가한다.
예시적인 실시예에 있어서, 보상부(300)는 부 온도 계수 회로를 이용할 수 있다. 부 온도 계수 회로(NTC(Negative Temperature Coefficient))는 어떤 온도에 도달하면 온도 증가에 대하여 급격히 저항 값이 감소하는 부 특성 계수를 갖는 회로를 말한다. 보상부(300)를 부 온도 계수의 특성을 갖는 회로로 구현하는 경우, 동작 온도가 증가함에 따라 보상부(300)의 저항 값은 감소하게 되고 그 결과 보상 전류(IC)가 증가하여 미러 전류(IM)가 증가한다. 미러 전류(IM)가 증가하게 되면 제 2엔모스(250)의 소스와 드레인 사이에 흐르는 전류가 증가하게 되고 바이어스 전압(VB)은 증가한다.
예시적인 실시예에 있어서, 부 온도 계수 회로는 저항과 엔모스 트랜지스터를 이용하여 구현할 수 있다. 부 온도 계수 저항기의 대표적인 예로서 엔모스 트랜지스터가 있다. 보상부(300)의 부 온도 계수 회로를 저항과 엔모스 트랜지스터를 이용하여 구현 하는 경우 동작 온도가 증가함에 따라서 보상부(300)의 엔모스 트랜지스터의 저항 값은 감소하게 되고 그 결과 보상 전류(IC)가 증가하여 미러 전류(IM)가 증가한다. 미러 전류(IM)가 증가하게 되면 제 2엔모스(250)의 소스와 드레인 사이에 흐르는 전류가 증가하게 되고 바이어스 전압(VB)은 증가한다.
도 2는 도 1의 바이어스 전압 생성 장치에 포함되는 보상부의 일 예를 나타내는 도면이다.
도 1 및 2를 참조하면, 보상부(300)는 피드백 전압(VF)을 발생하는 제1 노드(N1) 및 제2 노드(N2) 사이에 연결된 저항(R2) 및 제2 노드(N2) 및 접지 전압(VSS) 사이에 연결된 엔모스 트랜지스터(330)를 포함할 수 있다. 도 2의 구성에서의 전압-전류 관계는 수학식 1과 같이 표현될 수 있다.
[수학식 1]
IM=VF/R1+(VF-VT)/R2
엔모스 트랜지스터(330)의 게이트와 드레인을 접지 전압(VSS)에 연결하면 엔모스 트랜지스터(330)는 부 온도 계수 저항기로 동작하게 되어 동작 온도가 증가함에 따라 엔모스 트랜지스터(330)의 저항 값은 작아지고, 제2 노드(N2)의 전압(VT)은 낮아지게 된다. 따라서 제1 노드와 제2 노드 사이에 흐르는 보상 전류(IC)는 증가하게 되어 미러 전류(IM)가 증가한다. 즉 동작 온도가 증가함에 따라 보상부(300)의 저항(310) 값이 작아지고 보상 전류(IC)가 증가하여 미러 전류(IM)가 증가한다. 미러 전류(IM)가 증가하게 되면 제 2엔모스(250)의 소스와 드레인 사이에 흐르는 전류가 증가하게 되고 바이어스 전압(VB)은 증가한다.
도 3은 도 1의 바이어스 전압 생성 장치에 포함되는 저항부의 일 예를 나타내는 도면이다.
도 3을 참조하면, 전류 미러부(200)는 저항부(210)를 포함하고, 저항부(210)는 피드백 전압(VF)을 발생하는 제1 노드(N1) 및 제3 노드(N3) 사이에 연결된 저항(211)과 제3 노드(N3) 및 접지 전압(VSS) 사이에 연결된 엔모스 트랜지스터(213)를 포함할 수 있다. 저항부(210)를 저항(211)과 엔모스 트랜지스터(213)를 이용하여 구현하게 되면 보상부(300)를 통해 보상 전류(IC)를 발생하는 것과 동일한 효과를 얻을 수 있다. 일 실시예에서 보상부(300)와 저항부(210)를 모두 부 온도 계수 회로로 구현할 수 있다. 다른 실시예에서 보상부(300)와 저항부(210) 중에서 어느 하나만을 부 온도 계수 회로로 구현할 수 있으며, 이 경우에도 미러 전류(IM)가 증가하여 제 2엔모스(250)의 소스와 드레인 사이에 흐르는 전류가 증가하게 되고 바이어스 전압(VB)은 증가한다.
예시적인 실시예에 있어서, 도 1의 바이어스 전압 생성 장치(10)는 기준 전압(VREF)을 생성하는 기준 전압 생성부(400)를 더 포함할 수 있다. 기준 전압 생성부(400)에서 발생한 기준 전압(VREF)은 증폭기(100)의 출력에 영향을 미치며 결과적으로 미러 전류(IM)에도 영향을 미치게 된다. 동작 온도에 따라 기준 전압(VREF)을 조절하여 미러 전류(IM)가 증가하면 제 2엔모스(250)의 소스와 드레인 사이에 흐르는 전류가 증가하게 되고 바이어스 전압(VB)은 증가한다.
도 4는 본 발명의 실시예에 따른 전류 보상부를 포함하는 클럭 버퍼를 나타내는 도면이다.
도 4를 참조하면, 클럭 버퍼(20)는 기준 전압 생성부(400), 증폭기(100), 전류 미러부(200), 보상부(300) 및 클럭부(500)를 포함한다. 기준 전압 생성부(400)는 기준 전압(VREF)을 생성하여 제공한다. 증폭기(100)는 기준 전압(VREF)과 피드백 전압(VF)에 기초하여 증폭 전압(VA)을 발생한다. 전류 미러부(200)는 증폭 전압(VA) 및 보상 전류(IC)에 기초하여 피드백 전압(VF) 및 바이어스 전압(VB)을 발생한다. 보상부(300)는 피드백 전압(VF)에 기초하여 동작 온도가 증가할수록 증가하는 보상 전류(IC)를 발생한다. 클럭부(500)는 바이어스 전압(VB)에 기초하여 입력 클럭(CLKin)을 버퍼링하여 출력 클럭(CLKout)을 발생한다. 전류 모드 로직(CML(Current Mode Logic)) 버퍼는 전원 전압(VDD)에 따른 클럭 딜레이 민감도(Clock Delay Sensitivity)가 씨모스 트랜지스터 타입의 클럭 버퍼에 비하여 작지만 동작 온도에 대한 클럭 딜레이 민감도(Clock Delay Sensitivity)가 크다. 즉, 전류 모드 로직(CML(Current Mode Logic)) 버퍼는 동작 온도가 증가함에 따라서 클럭 딜레이가 증가하고, 바이어스 전압(VB)이 증가함에 따라 클럭 딜레이가 감소하는 특성을 가지고 있다. 따라서 동작 온도가 증가함에 따라 바이어스 전압(VB)을 올려주면 전류 모드 로직(CML(Current Mode Logic)) 버퍼의 동작 온도에 따른 클럭 딜레이 민감도(Clock Delay Sensitivity)를 개선할 수 있다.
예시적인 실시예에 있어서, 기준 전압 생성부(400)는 동작 온도에 기초하여 기준 전압(VREF)을 조절할 수 있다. 동작 온도에 따라 기준 전압(VREF)을 조절하여 미러 전류(IM)가 증가하면 제 2엔모스(250)의 소스와 드레인 사이에 흐르는 전류가 증가하게 되고 바이어스 전압(VB)은 증가할 수 있다. 결과적으로 동작 온도에 따라 기준 전압(VREF)을 조절한다면 바이어스 전압(VB)은 증가할 수 있다. 동작 온도가 증가함에 따라 바이어스 전압(VB)을 올려주면 전류 모드 로직(CML(Current Mode Logic)) 버퍼의 동작 온도에 따른 클럭 딜레이 민감도(Clock Delay Sensitivity)를 개선할 수 있다.
도 5는 도 4의 클럭 버퍼에 포함되는 클럭부의 일 예를 나타내는 도면이다.
도 5를 참조하면, 클럭부(500)는 전류 모드 로직 버퍼(CML(Current Mode Logic) buffer)를 이용하여 구현할 수 있다. 씨모스 트랜지스터 타입의 클럭 버퍼를 사용하게 되면 전원 전압(VDD)에 따른 클럭 딜레이 민감도(Clock Delay Sensitivity)가 크기 때문에 전원 전압(VDD)에 덜 민감한 전류 모드 로직 버퍼(CML(Current Mode Logic) buffer)를 사용하게 되고, 전류 모드 로직(CML(Current Mode Logic)) 버퍼는 동작 온도가 증가함에 따라 클럭 딜레이가 증가하고 바이어스 전압(VB)이 증가함에 따라 클럭 딜레이가 감소하는 특성을 가지고 있다. 따라서 동작 온도가 증가함에 따라 바이어스 전압(VB)을 올려주면 전류 모드 로직(CML(Current Mode Logic)) 버퍼의 동작 온도에 따른 클럭 딜레이 민감도(Clock Delay Sensitivity)를 개선할 수 있다.
예시적인 실시예에 있어서, 보상부(300)는 피드백 전압(VF)을 발생하는 제1 노드(N1) 및 제2 노드(N2) 사이에 연결된 저항 및 제2 노드(N2) 및 접지 전압(VSS) 사이에 연결된 엔모스 트랜지스터를 포함할 수 있다. 이 경우 엔모스 트랜지스터(330)의 게이트와 드레인을 접지 전압(VSS)에 연결하면 엔모스 트랜지스터(330)는 부 온도 계수 저항기로 동작하게 되어 동작 온도가 증가함에 따라 엔모스 트랜지스터(330)의 저항 값은 작아지고 보상부(300)의 저항 값 역시 작아져서 보상 전류(IC)가 증가하여 미러 전류(IM)가 증가한다. 미러 전류(IM)가 증가하게 되면 제 2엔모스(250)의 소스와 드레인 사이에 흐르는 전류가 증가하게 되고 바이어스 전압(VB)은 증가하게 된다. 또한 전류 모드 로직(CML(Current Mode Logic)) 버퍼는 바이어스 전압(VB)이 증가함에 따라 클럭 딜레이가 감소하는 특성을 가지고 있다. 따라서 동작 온도가 증가함에 따라 바이어스 전압(VB)을 올려주면 전류 모드 로직(CML(Current Mode Logic)) 버퍼의 동작 온도에 따른 클럭 딜레이 민감도(Clock Delay Sensitivity)를 개선할 수 있다.
도 6은 동작 온도 및 바이어스 전압에 따라 변화하는 클럭 딜레이를 나타내는 그래프이다.
도 6을 참조하면, Delay(동작 온도) 그래프는 동작 온도에 따른 클럭 딜레이를 나타낸다. Delay(동작 온도) 그래프를 보면 전류 모드 로직(CML(Current Mode Logic)) 버퍼는 동작 온도가 증가함에 따라 클럭 딜레이가 급격히 증가하여 동작 온도에 따른 클럭 딜레이 민감도(Clock Delay Sensitivity)가 높다. Delay(VB) 그래프는 바이어스 전압(VB)에 따른 클럭 딜레이를 나타내는 그래프이다. Delay(VB) 그래프를 보면 전류 모드 로직(CML(Current Mode Logic)) 버퍼는 바이어스 전압(VB)이 증가함에 따라 클럭 딜레이는 감소하는 특성을 갖는다. Delay(동작 온도)+Delay(VB) 그래프는 동작 온도와 바이어스 전압(VB)에 따른 클럭 딜레이 값들을 합산한 결과를 나타낸다. 동작 온도가 증가함에 따라 클럭 버퍼(20)의 바이어스 전압(VB)을 올려주면 동작 온도 변화에 따른 클럭 딜레이 민감도(Clock Delay Sensitivity)는 감소한다. 따라서 전류 모드 로직(CML(Current Mode Logic)) 버퍼의 동작 온도에 따른 클럭 딜레이 민감도(Clock Delay Sensitivity)를 개선할 수 있다.
도 7은 본 발명의 실시예에 따른 클럭 버퍼 동작 방법을 나타내는 순서도이다.
도 4와 도 7을 참조하면, 클럭 버퍼 동작 방법은 기준 전압(VREF)을 생성하여 증폭기에 제공한다(단계 S1001). 기준 전압(VREF)과 피드백 전압(VF)에 기초하여 증폭 전압(VA)을 발생한다(단계 S1002). 피드백 전압(VF)에 기초하여 동작 온도가 증가할수록 증가하는 보상 전류(IC)를 발생한다(단계 S1003). 증폭 전압(VA) 및 보상 전류(IC)에 기초하여 피드백 전압(VF) 및 바이어스 전압(VB)을 발생한다(단계 S1004). 바이어스 전압(VB)에 기초하여 입력 클럭(CLKin)을 버퍼링하여 출력 클럭(CLKout)을 발생한다(단계 S1005).
예시적인 실시예에 있어서, 상기 동작 온도에 기초하여 기준 전압(VREF)을 조절한다(단계 S1000). 기준 전압 생성부(400)에서 발생한 기준 전압(VREF)은 증폭기(100)의 출력에 영향을 미치며 결과적으로 미러 전류(IM)에도 영향을 미치게 된다. 기준 전압(VREF)을 조절하여 미러 전류(IM)가 증가하면 제 2엔모스(250)의 소스와 드레인 사이에 흐르는 전류가 증가하게 되고 바이어스 전압(VB)은 증가할 수 있다. 결과적으로 동작 온도에 따라 기준 전압(VREF)을 조절한다면 바이어스 전압(VB)은 증가할 수 있다. 동작 온도가 증가함에 따라 바이어스 전압(VB)을 올려주면 전류 모드 로직(CML(Current Mode Logic)) 버퍼의 동작 온도에 따른 클럭 딜레이 민감도(Clock Delay Sensitivity)를 개선할 수 있다.
본 발명의 실시예들에 따른 바이어스 전압 생성 장치, 이를 포함하는 클럭 버퍼 및 클럭 버퍼 동작 방법은 동작 온도에 따른 클럭 딜레이 민감도(Clock Delay Sensitivity)를 개선함으로써 클럭 버퍼가 사용되는 다양한 디지털 시스템에 적용될 수 있다.
상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (12)

  1. 기준 전압과 피드백 전압에 기초하여 증폭 전압을 발생하는 증폭기;
    상기 증폭 전압 및 보상 전류에 기초하여 상기 피드백 전압 및 바이어스 전압을 발생하는 전류 미러부; 및
    상기 피드백 전압에 기초하여 동작 온도가 증가할수록 증가하는 상기 보상 전류를 발생하는 보상부를 포함하는 바이어스 전압 생성 장치.
  2. 제 1항에 있어서,
    상기 보상부는 부 온도 계수 회로를 이용하는 것을 특징으로 하는 바이어스 전압 생성 장치.
  3. 제 2항에 있어서,
    상기 부 온도 계수 회로는 저항과 엔모스 트랜지스터를 이용하여 구현한 것을 특징으로 하는 바이어스 전압 생성 장치.
  4. 제 1항에 있어서, 상기 보상부는,
    상기 피드백 전압을 발생하는 제1 노드 및 제2 노드 사이에 연결된 저항; 및
    상기 제2 노드 및 접지 전압 사이에 연결된 엔모스 트랜지스터를 포함하는 것을 특징으로 하는 바이어스 전압 생성 장치.
  5. 제 1항에 있어서,
    상기 전류 미러부는 저항부를 포함하고, 상기 저항부는,
    상기 피드백 전압을 발생하는 제1 노드 및 제3 노드 사이에 연결된 저항; 및
    상기 제3 노드 및 접지 전압 사이에 연결된 엔모스 트랜지스터를 포함하는 것을 특징으로 하는 바이어스 전압 생성 장치.
  6. 제 1항에 있어서,
    상기 기준 전압을 생성하는 기준 전압 생성부를 더 포함하는 것을 특징으로 하는 바이어스 전압 생성 장치.
  7. 기준 전압을 생성하여 제공하는 기준 전압 생성부;
    상기 기준 전압과 피드백 전압에 기초하여 증폭 전압을 발생하는 증폭기;
    상기 증폭 전압 및 보상 전류에 기초하여 상기 피드백 전압 및 바이어스 전압을 발생하는 전류 미러부;
    상기 피드백 전압에 기초하여 동작 온도가 증가할수록 증가하는 상기 보상 전류를 발생하는 보상부; 및
    상기 바이어스 전압에 기초하여 입력 클럭을 버퍼링하여 출력 클럭을 발생하는 클럭부를 포함하는 클럭 버퍼.
  8. 제 7항에 있어서,
    상기 기준 전압 생성부는 동작 온도에 기초하여 상기 기준 전압을 조절하는 것을 특징으로 하는 클럭 버퍼.
  9. 제 7항에 있어서,
    상기 클럭부는 전류 모드 로직 버퍼(CML(Current Mode Logic) buffer)를 이용하여 구현한 것을 특징으로 하는 클럭 버퍼.
  10. 제 8항에 있어서, 상기 보상부는,
    상기 피드백 전압을 발생하는 제1 노드 및 제2 노드 사이에 연결된 저항; 및
    상기 제2 노드 및 접지 전압 사이에 연결된 엔모스 트랜지스터를 포함하는 것을 특징으로 클럭 버퍼.
  11. 기준 전압을 생성하여 증폭기에 제공하는 단계;
    상기 기준 전압과 피드백 전압에 기초하여 증폭 전압을 발생하는 단계;
    상기 피드백 전압에 기초하여 동작 온도가 증가할수록 증가하는 보상 전류를 발생하는 단계;
    상기 증폭 전압 및 상기 보상 전류에 기초하여 상기 피드백 전압 및 바이어스 전압을 발생하는 단계; 및
    상기 바이어스 전압에 기초하여 입력 클럭을 버퍼링하여 출력 클럭을 발생하는 단계를 포함하는 클럭 버퍼 동작 방법.
  12. 제 11항에 있어서,
    상기 동작 온도에 기초하여 상기 기준 전압을 조절하는 단계를 더 포함하는 클럭 버퍼 동작 방법.
KR1020130049137A 2013-05-02 2013-05-02 바이어스 전압 생성 장치, 이를 포함하는 클럭 버퍼와 클럭 버퍼 동작 방법 KR20140130779A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130049137A KR20140130779A (ko) 2013-05-02 2013-05-02 바이어스 전압 생성 장치, 이를 포함하는 클럭 버퍼와 클럭 버퍼 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130049137A KR20140130779A (ko) 2013-05-02 2013-05-02 바이어스 전압 생성 장치, 이를 포함하는 클럭 버퍼와 클럭 버퍼 동작 방법

Publications (1)

Publication Number Publication Date
KR20140130779A true KR20140130779A (ko) 2014-11-12

Family

ID=52452426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130049137A KR20140130779A (ko) 2013-05-02 2013-05-02 바이어스 전압 생성 장치, 이를 포함하는 클럭 버퍼와 클럭 버퍼 동작 방법

Country Status (1)

Country Link
KR (1) KR20140130779A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108153359A (zh) * 2016-12-02 2018-06-12 矽统科技股份有限公司 传感装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108153359A (zh) * 2016-12-02 2018-06-12 矽统科技股份有限公司 传感装置

Similar Documents

Publication Publication Date Title
US10481625B2 (en) Voltage regulator
US10361691B2 (en) Skew detection circuit and input circuit using the same
JP4834700B2 (ja) Ｃｍｏｓ遅延の変動を低減する方法
EP3146622B1 (en) Feed-forward bias circuit
JP5547451B2 (ja) パワーオンリセット回路
JP2007043661A (ja) 遅延回路
US7936208B2 (en) Bias circuit for a MOS device
US8970275B1 (en) Process compensated delay line
US6777985B2 (en) Input/output buffer having reduced skew and methods of operation
KR20160009429A (ko) Ｐｖｔ 변동에 둔감한 딜레이 컨트롤 시스템 및 그 제어 방법
US7994846B2 (en) Method and mechanism to reduce current variation in a current reference branch circuit
KR100500928B1 (ko) 스위칭포인트 감지회로 및 그를 이용한 반도체 장치
US8970257B2 (en) Semiconductor device for offset compensation of reference current
JP2018117235A (ja) パワーオンリセット回路
KR20140130779A (ko) 바이어스 전압 생성 장치, 이를 포함하는 클럭 버퍼와 클럭 버퍼 동작 방법
US7576575B2 (en) Reset signal generator in semiconductor device
US10873305B2 (en) Voltage follower circuit
US10476447B2 (en) Source follower
JP6306413B2 (ja) レギュレータ回路
CN111258364B (zh) 过热保护电路以及具备该过热保护电路的半导体装置
JP2010219486A (ja) 中間電位発生回路
CN111355480B (zh) 半导体装置的缓冲电路
JP5225013B2 (ja) 電位検知回路及びｂｇｒ電位検知回路
JP6837894B2 (ja) 降圧回路及び半導体集積回路
JP2006060690A (ja) 適応型インバータ

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination