CN103222002B - 用于读取阵列中的电阻开关器件的电路和方法 - Google Patents

用于读取阵列中的电阻开关器件的电路和方法 Download PDF

Info

Publication number
CN103222002B
CN103222002B CN201180055753.7A CN201180055753A CN103222002B CN 103222002 B CN103222002 B CN 103222002B CN 201180055753 A CN201180055753 A CN 201180055753A CN 103222002 B CN103222002 B CN 103222002B
Authority
CN
China
Prior art keywords
voltage
equipotential
reference voltage
amplifier
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180055753.7A
Other languages
English (en)
Other versions
CN103222002A (zh
Inventor
弗雷德里克·佩纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Enterprise Development LP
Original Assignee
Hewlett Packard Enterprise Development LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Enterprise Development LP filed Critical Hewlett Packard Enterprise Development LP
Publication of CN103222002A publication Critical patent/CN103222002A/zh
Application granted granted Critical
Publication of CN103222002B publication Critical patent/CN103222002B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/004Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02Sample-and-hold arrangements
    • G11C27/024Sample-and-hold arrangements using a capacitive memory element
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/004Reading or sensing circuits or methods
    • G11C2013/0054Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/004Reading or sensing circuits or methods
    • G11C2013/0057Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02Sample-and-hold arrangements

Abstract

一种用于检测交叉阵列中的电阻开关器件的电阻状态的读取电路,具有等电位预放大器,等电位预放大器连接至阵列中的电阻开关器件的选中列线,以输送读取电流,同时将选中列线保持在与施加至阵列中的未选中行线的偏置电压接近的参考电压下。读取电路包括用于为等电位预防大器生成参考电压的参考电压生成组件。参考电压生成组件经由选中列线对偏置电压进行采样,并且将小的增量添加至采样得到的偏置电压以形成参考电压。

Description

用于读取阵列中的电阻开关器件的电路和方法
相关申请
本申请要求2010年11月19日提交的美国临时申请61/415,526的优先权。
背景技术
忆阻器件或忆阻器是具有电可开关的器件电阻的新型开关器件。忆阻器件从科学角度和技术角度都是令人关注的,并且在非易失性存储器(NVM)领域和其它领域具有前景。随着当今闪存技术达到其规模极限,急需能满足未来应用所需的存储容量和存储速度的新存储器技术,并且使用电阻开关器件(例如忆阻器)的存储器是满足这种需要的有前景的候选。对于NVM应用而言,许多纳米级电阻开关器件可以形成在二维阵列(例如交叉结构)中,以提供非常高的存储容量。然而,可靠地读取阵列中的选中电阻开关器件的电阻状态已成为主要挑战,因为其它开关器件在阵列中的存在可能形成泄漏电流路径,泄漏电流路径会显著降低读取操作的信噪比。
附图说明
图1是作为一种电阻开关器件的忆阻器件示例的示意性剖视图;
图2是包含多个电阻开关器件的交叉结构的示意图;
图3是代表电阻开关器件的交叉结构的抽象的示意图;
图4是使用“等电位检测”方法读取交叉结构中的被选中电阻开关器件的电子电路的示意图;
图5是示出使用图4的电路读取交叉结构中的被选中电阻开关器件的过程的流程图;以及
图6是使用“等电位检测”方法读取交叉结构中的被选中电阻开关器件的电子电路的另一实施例的示意图。
具体实施方式
下面的描述提供一种用于读取开关器件阵列中的电阻开关器件的电阻状态的电路以及相应的用于执行读取操作的方法。开关器件的电阻状态可以代表数字值。例如,器件的大电阻可以表示器件处于“关断”状态,该“关断”状态可以代表数字“0”,而小电阻可以表示器件处于“接通”状态,该“接通”状态可以代表数字“1”。
在一些实施例中,电阻开关器件可以是双极忆阻器件。本发明中使用的忆阻器件是具有代表其开关状态的电阻的开关器件,并且电阻取决于向器件施加的电压和电流的历史。术语“双极”指器件可以通过施加一个极性的开关电压而从低阻态(LRS)被切换至高阻态(HRS),并且可以通过施加相对极性的开关电压而从高阻态切换至低阻态。
图1以示意图形式示出双极忆阻器件100的示例。在图1所示的实施例中,忆阻器件是具有上电极120和下电极110的双端器件。在这两个电极之间布置有源区122,在有源区122这里发生切换行为。开关器件100的有源区122包括开关材料以及弱电离导体,开关材料可以是半导电的或者名义上绝缘的。开关材料包含掺杂剂,掺杂剂可以在足够强的电场下被驱使漂移通过开关材料,这导致忆阻器件的电阻变化。忆阻器件100可以用作例如用于存储数字信息的非易失性存储器单元。这样的存储器单元可以合并到交叉结构中,以提供大存储容量,如图2所示。
许多不同的具有各自适合的掺杂剂的材料可以用作开关材料。表现适合的开关属性的材料包括过渡金属和稀土金属的氧化物、硫化物、硒化物、氮化物、碳化物、磷化物、砷化物、氯化物和溴化物。适合的开关材料还包括诸如Si和Ge之类的元素半导体,以及诸如III-V和II-VI族化合物半导体之类的化合物半导体。可能的开关材料的列表不是穷举,并且不限制本发明的范围。用来改变开关材料的电特性的掺杂剂种类取决于选中的开关材料的具体类型,并且可以是阳离子、阴离子或空位或者是作为电子施主或电子受主的杂质。例如,在诸如TiO2的过渡金属氧化物的情况下,掺杂剂种类可以是氧空位。对于GaN来说,掺杂剂种类可以是氮化物空位或二价硫离子。对于化合物半导体来说,掺杂剂可以是n型杂质或p型杂质。
通过控制有源区122的开关材料中氧空位的浓度和分布,纳米级开关器件100可以在接通状态和关断状态之间切换。当在上电极120和下电极110之间施加DC开关电压时,跨越有源区122形成电场。开关电压和开关电流可以由开关电路200控制。如果跨越有源区122的电场具有足够的强度和适当的极性,则可以驱动氧空位通过开关材料向上电极120漂移,从而将器件转变成接通状态。
作为示例,如图1所示,在一个实施例中开关材料可以是TiO2。在此情况下,开关材料可以携带并且可以被运输穿过开关材料的掺杂剂是氧空位(VO 2+)。开关器件的有源区122具有两个子区或子层:主区域124和副区域126。主区域124是切换行为发生的主要位置。在器件的原始形成状态中,主区域124具有相对低的掺杂剂浓度,而副区域126具有相对高的掺杂剂水平。副区域126起掺杂剂源/漏的作用。在切换操作期间,掺杂剂可以从副区域126驱动到主区域124内,或者从主区域驱动至副区域内,以改变主区域中的掺杂剂分布,从而改变跨越主区域的电导率。
如果电场的极性逆转,则掺杂剂可以以相反的方向漂移穿过开关材料,并且离开上电极120,从而将器件转变成关断状态。以此方式,切换是可逆的且可以反复。由于使掺杂剂漂移需要相对大的电场,所以在移除开关电压以后,掺杂剂的位置在开关材料中保持稳定。切换是双极的,因为使用相反极性的电压将器件切换为接通和关断。开关器件100的状态可以通过向下电极110和上电极120施加读取电压以检测跨越这两个电极的电阻来读取。读取电压通常比使离子掺杂剂在上电极和下电极之间漂移所需的阈值电压低得多,使得读取操作不改变开关器件的电阻状态。
对于受益于具有高密度开关器件的各种应用而言,忆阻开关器件可以被形成为阵列。图2示出忆阻开关器件的二维阵列160的示例。阵列160具有沿第一方向延伸的大体平行的第一组161纳米线162和沿与第一方向形成一角度(例如90度)的第二方向延伸的大体平行的第二组163纳米线164。一组纳米线可以被标记为行线,另一组可以被标记为列线。这两层纳米线162和164形成二维网格,该二维网格通常被称为交叉结构,第一层中的每条纳米线162与第二层的多条纳米线164相交,第二层中的每条纳米线164与第一层中的多条纳米线162相交。在纳米线162和纳米线164的每个交叉位置处可以形成忆阻开关器件166。开关器件166具有第二组163纳米线作为其上电极,具有第一组161纳米线作为下电极,并且具有在这两条纳米线之间的包含开关材料的有源区172。二维阵列中的每个忆阻器件166可以通过对形成忆阻器件的电极的行线和列线进行选择来唯一地寻址。
如上面提到的,因使用交叉存储器结构产生的一项挑战是,可能难以可靠地读取阵列中被选中器件的电阻状态。为了检测被选中器件的电阻状态,可以经由器件的行线和列线向器件施加检测电压,并且可以监测流经选中器件的电流来确定器件的电阻。然而,存在与选中行线或选中列线连接的其它开关器件。那些被称为“半选中器件”的器件可以形成泄漏电流路径,并且可能难以将流经选中器件的电流与泄漏电流隔离,如果在每条行线或每条列线上存在许多器件,则泄漏电流可能相当大。
为了更好地理解交叉结构中可能使被选中电阻开关器件(目标器件)的读取操作变复杂的泄漏电流问题,图3以简化形式示出交叉结构210的抽象图。待读取的目标器件202(以忆阻器的电子电路符号示出)位于选中行线SR和选中列线SC的交叉位置处。图3中未选中行UR代表交叉结构210中除选中行SR以外的所有行,并且未选中列线UC代表交叉结构210中除选中列线以外的所有列。器件204代表并联至选中列线SC的所有其它电阻开关器件,并且器件206代表并联至选中行线SR的所有其它电阻开关器件。器件208代表交叉结构210中未与选中列和选中行连接的所有电阻开关器件。当在选中列SC和选中行SR之间施加读取电压时,器件204和206变成半选中。如果在选中行线或列线与未选中线之间存在电压差,那么由于半选中器件的有限电阻值,半选中器件将传递泄漏电流。这样的泄漏电流对读取操作来说是一种噪声形式。如果在交叉结构中有许多开关器件连接至每条行线或列线,那么泄漏电流的幅度可能变得相当大,并且会湮没读取操作的实际信号,其中读取操作的实际信号是在读取电压下通过目标器件的电流。
泄漏电流问题的有效解决办法是,在读取操作期间将交叉结构中的所有未选中行线偏置至与向选中列线施加的电压基本相同的电压。如图3所示,当未选中行线UR被偏置至与选中列线基本相同的电压时,通过半选中器件204的泄漏电流将是零或很小。因此,流经选中列SC的检测电流可能具有很小的噪声分量,并且大部分是流经目标器件202的读取电流。这种被称为“等电位检测”的方法为读取操作提供实现适度高信噪比的有效方法。为了将选中列线保持在与未选中行线基本相同的电压下,可以使用等电位预放大器220。等电位预放大器220连接至选中列SC,并且具有参考电压输入端。对读取操作来说,参考电压V_Ref被设置为与未选中行线被偏置至的检测电压VS基本相同的电压。等电位预放大器将选中列线保持在参考电压V_Ref,同时允许读取电流I_Read通过选中列线SC流向交叉结构210。
等电位检测技术的效用取决于等电位预放大器的参考电压的正确设置。将参考电压V_Ref设置为不仅接近于未选中行线上的偏置电压V_S以减少泄漏电流,而且还使等电位预放大器能工作在线性范围内。简单地使用未选中行上的相同偏置电压作为用于等电位预放大器的参考电压不能保证起作用。
在下面描述的实施例中,提供正确参考电压的这个问题,是通过根据向未选中行线施加的偏置电压适应性地设置参考电压V_Ref来解决的。为此,可以使用采样/保持电路对未选中行上的偏置电压进行采样。然后,可以向采样得到的电压添加小增量来形成参考电压。
图4示出读取电路250的实施例,读取电路250包括等电位预放大器260以及参考电压设置组件270。在该实施例中,等电位预放大器260具有缓冲直接注入电路,该缓冲直接注入电路包含运算放大器262和传输晶体管Qn_pass。运算放大器262的正输入端264是参考电压V_Ref进入的位置。运算放大器262的输出端连接至传输晶体管Qn_pass的栅极,而运算放大器262的负输入端266连接至传输晶体管Qn_pass的漏极以及阵列210的选中列SC。参考电压设置组件270包括采样/保持晶体管Qp_S/H和用于复位等电位预放大器的复位晶体管Qn_rst。图4中还示出了位于采样/保持晶体管Qp_S/H的源极和地之间的寄生电容C_Para。
读取电路进一步包括电流模式检测放大器280,电流模式检测放大器280在读取操作期间测量通过选中列的读取电流。为此,读取电路包括电流镜274,电流镜274包括主晶体管276和从晶体管278。用于读取目标器件202的检测电流I_Read来自电流镜274的主晶体管276的源极。由于镜像效应,相同量的电流来自从晶体管278的源极。该电流是电流模式检测放大器270的一个输入。电流模式检测放大器的另一输入是晶体管282在电流读取参考电压V_R_Ref的控制下产生的参考电流。
现在参考图5中的流程图描述使用读取电路250读取交叉结构210中的目标器件的过程。首先,针对为等电位预放大器260生成参考电压V_Ref的操作设置电路。为此,交叉结构中包括目标器件202的选中行SR在内的所有行被设置在等电位偏置电压V_S下。采样/保持晶体管Qp_S/H被接通至低阻抗状态,而复位晶体管Qn_rst被关断至高阻抗状态(步骤300)。在采样/保持晶体管Qp_S/H被接通时,等电位预放大器260的正输入端264和负输入端266连接在一起。此外,由于预放大器的负输入端266已连接至目标器件的选中列SC,所以现在正输入端和负输入端都连接至选中列。
然后,通过使复位晶体管Qn_rst在接通和关断间脉动(步骤302),对等电位预放大器260进行复位。当复位晶体管Qn_rst接通时,运算放大器262的正输入端和负输入端都达到接近地的电压电平,从而将预放大器复位。一旦复位晶体管Qn_rst被关断,运算放大器262的输入端就变成浮置态。由于输入端264和266经由选中列SC连接至交叉结构210,所以在行线和输入端264、266之间存在电压差,电流将流经目标器件202,还流经其它泄漏路径,并且经由选中列为采样/保持晶体管Qp_S/H和地之间的寄生电容C_Para充电。给予足够的时间来允许对寄生电容充电,使得运算放大器262的输入端264和266达到接近于行线上的偏置电压V_S的电平(步骤304)。
然后,采样/保持晶体管Qp_S/H被关断(步骤306)。应注意,关断采样/保持晶体管不仅仅是如上面描述的保持刚采样的电压。为了关断晶体管Qp_S/H,将晶体管的栅极切换为关断电压。由于“时钟馈通”效应,这种栅极电压的切换导致将更多电荷注入寄生电容C_Para,这少量地改变跨越电容的电压。在该实施例中,采样/保持晶体管Qp_S/H是p沟道MOSFET,并且在其控制栅极上的正电压变化会使正时钟馈通电荷被添加至寄生电容C_Para,这导致跨越电容的电压少量升高。现在,该电压变成等电位预放大器260的参考电压V_Ref。因此参考电压V_Ref稍微高于向行线施加的偏置电压V_S。即便由时钟馈通效应引起的电压升高量相对小,该量大约数十毫瓦或更少,其效应也是显著的。在没有额外电压差的情况下,采样阶段建立的预放大器输入电压会将预放大器置于截止模式。在由时钟馈通导致的参考电压少量升高的情况下,运算放大器262现在被置于线性操作模式,并且将导致少量噪声(半选择)电流流动。因此,运算放大器262的输出端被转变至接通状态,使得传输晶体管Qn_pass被接通。此时,等电位预放大器260准备好进行读取操作。
为了开始读取操作,目标器件202的选中行线SR连接至地(步骤308),而未选中行线UR仍连接至偏置电压V_S。由于选中列SC被等电位预放大器260维持在参考电压V_Ref,所以器件读取电流I_D_R通过目标器件202流至接地的选中行SR。同时,少量泄漏电流I_Leak可以流经与选中列SC连接的半选中器件204。通过选中列SC流进交叉结构210内的总读取电流I_Read是器件读取电流I_D_R和泄漏电流I_Leak之和。然而,由于参考电压V_Ref和偏置电压V_S之间的小差异,泄漏电流I_Leak相对较小。换言之,与实际信号(器件读取电流)相比,读取电流中的噪声分量被控制为可管理地小。适合的信噪比可以是例如10:1。
可以测量由等电位预放大器260输送的读取电流I_Read,以确定目标器件202的电阻状态(步骤310)。在图4的实施例中,读取电流被电流镜274的从晶体管278复制,并且所复制的电流被馈给电流模式检测放大器280作为一个输入。检测放大器280将所复制的读取电流与参考电流I_R_Ref相比较(步骤312),并且根据比较结果生成输出信号。如果读取电流低于参考电流,那么将输出信号D_Out设置为表示目标器件处于高阻(或关断)状态(步骤314)。如果读取电流高于参考电流,那么将输出信号D_Out设置为表示目标器件处于低阻(或接通)状态(步骤316)。在这一方面,考虑到读取电流中预期噪声电平的幅度,参考电流I_R_Ref的幅度可以根据开关器件的接通状态和关断状态的预期电阻值来选择。
图6示出根据另一实施例的读取电路400。在该实施例中,与图4的实施例中的缓冲直接电流注入放大器相比,等电位预放大器410是跨阻放大器。等电位预放大器410包括运算放大器412。运算放大器的负输入端416连接至阵列210中的目标器件202的选中列SC。反馈电阻器R_fb将负输入端416连接至运算放大器412的输出端。参考电压V_Ref被施加至运算放大器的正输入端414。为了生成参考电压V_Ref,读取电路包括参考电压生成组件420,参考电压生成组件420包括采样/保持晶体管Qp_S/H和复位晶体管Qn_rst。这两个晶体管以上面关于图5描述的方式相同的方式工作,以设置参考电压V_Ref。
为了读取目标器件202,选中行线SR接地。读取电流I_Read通过反馈电阻器R_fb流到选中列SC。读取电流I_Read包括器件读取电流I_D_R和泄漏电流I_Leak。等电位预放大器410的输出是电压信号V_Pre_Out,其等于V_Ref+(I_Read*R_fb)。该电压是电压模式检测放大器424的输入,电压模式检测放大器424具有状态参考电压V_R_Ref作为其第二输入。检测放大器424将电压V_Pre_Out与状态参考电压V_R_Ref相比较,并且根据比较结果生成输出信号D_Out。如果电压V_Pre_Out高于状态参考电压V_R_Ref,那么这表示大读取电流,因此表示目标器件的低阻状态。另一方面,低于V_R_Ref的V_Pre_Out是小读取电流和目标器件的高电阻状态的表示。
在上述描述中,阐述了大量细节,以便提供对本发明的理解。然而,本领域技术人员应理解在没有这些细节的情况下也可实践本发明。尽管关于有限数量的实施例公开了本发明,但本领域的技术人员应意识到由此产生的许多修改和变化。希望,所附权利要求覆盖落入本发明的真正精神和范围内的这种修改和变化。

Claims (11)

1.一种用于检测交叉阵列中的电阻开关器件的电阻状态的读取电路,包括:
等电位预放大器,连接至阵列中的电阻开关器件的选中列线,用于输送读取电流,同时将所述选中列线保持在与施加至阵列中的未选中行线的偏置电压接近的参考电压下;以及
参考电压生成组件,用于为所述等电位预放大器生成所述参考电压,所述参考电压生成组件被连接成经由所述选中列线对所述偏置电压进行采样,并且向采样得到的偏置电压添加小的增量以形成所述参考电压;
其中所述参考电压生成组件包括采样/保持晶体管,所述采样/保持晶体管连接至所述等电位预放大器的参考输入端,以在所述偏置电压的采样期间将所述参考输入端连接至所述选中列线;并且
其中所述采样/保持晶体管经由时钟馈通电荷向采样得到的偏置电压添加小的增量。
2.根据权利要求1所述的读取电路,其中所述等电位预放大器包括直接注入放大器。
3.根据权利要求2所述的读取电路,进一步包括用于测量所述读取电流的电流模式检测放大器。
4.根据权利要求3所述的读取电路,其中所述电流模式检测放大器将所述读取电流与参考电流相比较,并且生成表示所述电阻开关器件的电阻状态的输出信号。
5.根据权利要求1所述的读取电路,其中所述等电位预放大器是用于根据所述读取电流生成电压输出信号的跨阻放大器。
6.根据权利要求5所述的读取电路,进一步包括电压模式检测放大器,所述电压模式检测放大器用于将所述等电位预放大器的电压输出信号与状态参考电压相比较,并且生成表示所述电阻开关器件的电阻状态的输出信号。
7.一种读取交叉阵列中的电阻开关器件的电阻状态的方法,包括:
将等电位预放大器连接至阵列中的电阻开关器件的选中列线;
向阵列中的未选中行线施加偏置电压;
经由所述选中列线对所述偏置电压进行采样;
向采样得到的偏置电压添加小的增量来生成参考电压;
操作所述等电位预放大器以通过所述选中列线输送读取电流,同时将所述选中列线保持在所述参考电压下;以及
根据所述读取电流确定所述电阻开关器件的电阻状态;
其中采样的步骤使用采样/保持晶体管来将所述等电位预放大器的参考输入端选择性地连接至所述选中列线;并且
其中存储采样得到的参考电压的步骤通过所述采样/保持晶体管经由时钟馈通电荷,向所述参考电压创建小的增量。
8.根据权利要求7所述的方法,其中确定的步骤包括测量所述读取电流。
9.根据权利要求8所述的方法,其中确定的步骤包括将所述读取电流与参考电流相比较,并且根据比较结果生成输出信号。
10.根据权利要求7所述的方法,其中确定的步骤包括检测所述等电位预放大器的电压输出。
11.根据权利要求10所述的方法,其中确定的步骤包括将所述等电位预放大器的电压输出与状态参考电压相比较,并且根据比较结果生成输出信号。
CN201180055753.7A 2010-11-19 2011-02-28 用于读取阵列中的电阻开关器件的电路和方法 Active CN103222002B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US41552610P 2010-11-19 2010-11-19
US61/415,526 2010-11-19
PCT/US2011/026496 WO2012067667A1 (en) 2010-11-19 2011-02-28 Circuit and method for reading a resistive switching device in an array

Publications (2)

Publication Number Publication Date
CN103222002A CN103222002A (zh) 2013-07-24
CN103222002B true CN103222002B (zh) 2018-04-24

Family

ID=46084332

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180055753.7A Active CN103222002B (zh) 2010-11-19 2011-02-28 用于读取阵列中的电阻开关器件的电路和方法

Country Status (5)

Country Link
US (1) US8942026B2 (zh)
EP (1) EP2641246B1 (zh)
KR (1) KR101570187B1 (zh)
CN (1) CN103222002B (zh)
WO (1) WO2012067667A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013032424A1 (en) * 2011-08-26 2013-03-07 Hewlett-Packard Development Company, L.P. Circuit and method for reading a resistive switching device in an array
WO2014109771A1 (en) * 2013-01-14 2014-07-17 Hewlett-Packard Development Company, L.P. Nonvolatile memory array logic
EP2997597B1 (en) * 2013-05-15 2018-12-26 Hewlett-Packard Enterprise Development LP Nanochannel array of nanowires for resistive memory devices
KR20170072892A (ko) 2014-10-24 2017-06-27 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 판독 셀에서 판독 마진을 증가시키는 기법
WO2016099438A1 (en) * 2014-12-15 2016-06-23 Hewlett Packard Enterprise Development Lp Nonvolatile memory cross-bar array
US9497402B2 (en) * 2015-03-30 2016-11-15 Sensors Unlimited, Inc. Image lag mitigation for buffered direct injection readout with current mirror
US10169297B2 (en) * 2015-04-16 2019-01-01 Hewlett Packard Enterprise Development Lp Resistive memory arrays for performing multiply-accumulate operations
CN105021324A (zh) * 2015-07-16 2015-11-04 西安励德微系统科技有限公司 一种微机械压力传感器
WO2017048293A1 (en) * 2015-09-18 2017-03-23 Hewlett Packard Enterprise Development Lp Multi-level sensing circuits for crossbar memory arrays
WO2017058206A1 (en) * 2015-09-30 2017-04-06 Hewlett-Packard Development Company, L.P. Biasing crossbar memory arrays
CN105675024B (zh) * 2016-01-04 2018-01-02 东南大学 一种阻性传感器阵列的数据读出方法、装置
WO2017146706A1 (en) 2016-02-25 2017-08-31 Hewlett Packard Enterprise Development Lp Performing complex multiply-accumulate operations
KR102493798B1 (ko) * 2016-05-17 2023-02-03 에스케이하이닉스 주식회사 전자 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259644B1 (en) * 1997-11-20 2001-07-10 Hewlett-Packard Co Equipotential sense methods for resistive cross point memory cell arrays

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4763026A (en) * 1987-04-09 1988-08-09 National Semiconductor Corporation Sense amplifier for single-ended data sensing
US4949306A (en) * 1987-06-19 1990-08-14 Hitachi, Ltd. Sense circuit and semiconductor memory having a current-voltage converter circuit
US6185143B1 (en) * 2000-02-04 2001-02-06 Hewlett-Packard Company Magnetic random access memory (MRAM) device including differential sense amplifiers
US6678189B2 (en) * 2002-02-25 2004-01-13 Hewlett-Packard Development Company, L.P. Method and system for performing equipotential sensing across a memory array to eliminate leakage currents
US6778421B2 (en) * 2002-03-14 2004-08-17 Hewlett-Packard Development Company, Lp. Memory device array having a pair of magnetic bits sharing a common conductor line
US20030218905A1 (en) * 2002-05-22 2003-11-27 Perner Frederick A. Equi-potential sensing magnetic random access memory (MRAM) with series diodes
KR100515053B1 (ko) * 2002-10-02 2005-09-14 삼성전자주식회사 비트라인 클램핑 전압 레벨에 대해 안정적인 독출 동작이가능한 마그네틱 메모리 장치
US6819612B1 (en) 2003-03-13 2004-11-16 Advanced Micro Devices, Inc. Apparatus and method for a sense amplifier circuit that samples and holds a reference voltage
US6954392B2 (en) 2003-03-28 2005-10-11 Micron Technology, Inc. Method for reducing power consumption when sensing a resistive memory
US7042757B2 (en) * 2004-03-04 2006-05-09 Hewlett-Packard Development Company, L.P. 1R1D MRAM block architecture
JP3869430B2 (ja) 2004-05-11 2007-01-17 株式会社東芝 磁気ランダムアクセスメモリ
US7221605B2 (en) 2004-08-31 2007-05-22 Micron Technology, Inc. Switched capacitor DRAM sense amplifier with immunity to mismatch and offsets
US7236415B2 (en) 2004-09-01 2007-06-26 Micron Technology, Inc. Sample and hold memory sense amplifier
US7158431B2 (en) * 2005-03-28 2007-01-02 Silicon Storage Technology, Inc. Single transistor sensing and double transistor sensing for flash memory
US7372753B1 (en) * 2006-10-19 2008-05-13 Unity Semiconductor Corporation Two-cycle sensing in a two-terminal memory array having leakage current
KR20090096294A (ko) * 2008-03-07 2009-09-10 삼성전자주식회사 저항체를 이용한 멀티 레벨 비휘발성 메모리 장치
US7830701B2 (en) 2008-09-19 2010-11-09 Unity Semiconductor Corporation Contemporaneous margin verification and memory access for memory cells in cross point memory arrays
KR20100064715A (ko) * 2008-12-05 2010-06-15 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
US8570785B2 (en) * 2010-05-26 2013-10-29 Hewlett-Packard Development Company Reading a memory element within a crossbar array

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259644B1 (en) * 1997-11-20 2001-07-10 Hewlett-Packard Co Equipotential sense methods for resistive cross point memory cell arrays

Also Published As

Publication number Publication date
WO2012067667A1 (en) 2012-05-24
EP2641246A1 (en) 2013-09-25
KR101570187B1 (ko) 2015-11-18
US20130223132A1 (en) 2013-08-29
US8942026B2 (en) 2015-01-27
CN103222002A (zh) 2013-07-24
EP2641246A4 (en) 2014-12-24
EP2641246B1 (en) 2016-02-24
KR20130095305A (ko) 2013-08-27

Similar Documents

Publication Publication Date Title
CN103222002B (zh) 用于读取阵列中的电阻开关器件的电路和方法
US8971091B2 (en) Method and circuit for switching a memristive device in an array
CN103765518B (zh) 用于读取阵列中电阻开关器件的电路和方法
EP2641331B1 (en) Method and circuit for switching a memristive device
US9064568B2 (en) Circuit and method for reading a resistive switching device in an array
CN110275694A (zh) 用于产生积项和的装置及其操作方法
TW202001889A (zh) 用於程式化多位階自選擇記憶體單元之技術
US9184213B2 (en) Nanoscale switching device
Kumar et al. One bipolar selector-one resistor for flexible crossbar memory applications
US8503217B2 (en) Reconfigurable crossbar memory array
JP2021140856A (ja) カウンタ及びeccフィードバックに基づいたメモリセルに対するオンザフライプログラミング及び検証方法
US20140085964A1 (en) Semiconductor storage device
US8837196B2 (en) Single layer complementary memory cell
US20110188290A1 (en) Semiconductor devices including variable resistance materials and methods of operating the same
Duan Turning electrical switching behaviors in WO x thin films by thickness
Balatti Variability, endurance and novel applications of resistive switching devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160823

Address after: American Texas

Applicant after: HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP

Address before: American Texas

Applicant before: Hewlett-Packard Development Company, Limited Liability Partnership

GR01 Patent grant
GR01 Patent grant