KR20130095305A - 어레이 내의 저항성 스위칭 디바이스를 판독하기 위한 회로 및 방법 - Google Patents
어레이 내의 저항성 스위칭 디바이스를 판독하기 위한 회로 및 방법 Download PDFInfo
- Publication number
- KR20130095305A KR20130095305A KR1020137015619A KR20137015619A KR20130095305A KR 20130095305 A KR20130095305 A KR 20130095305A KR 1020137015619 A KR1020137015619 A KR 1020137015619A KR 20137015619 A KR20137015619 A KR 20137015619A KR 20130095305 A KR20130095305 A KR 20130095305A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- reference voltage
- selected column
- column line
- equipotential
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 22
- 238000005070 sampling Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 17
- 239000002019 doping agent Substances 0.000 description 16
- 239000002070 nanowire Substances 0.000 description 10
- 230000015654 memory Effects 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000370 acceptor Substances 0.000 description 1
- 150000001450 anions Chemical class 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 125000001246 bromo group Chemical class Br* 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 150000001805 chlorine compounds Chemical class 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000010416 ion conductor Substances 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 150000003346 selenoethers Chemical class 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- -1 sulfide ions Chemical class 0.000 description 1
- 150000003568 thioethers Chemical class 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
교차점 어레이에서 저항성 스위치 디바이스의 저항 상태를 감지하기 위한 판독 회로는, 그 어레이의 비선택된 행 라인들에 인가된 바이어싱 전압 부근의 참조 전압에서 선택된 열 라인을 유지하면서 판독 전류를 전달하기 위해 그 어레이 내의 저항성 스위칭 디바이스의 선택된 열 라인에 연결된 등전위 전치증폭기를 구비한다. 그 판독 회로는 등전위 전치증폭기를 위한 참조 전압을 생성하기 위한 참조 전압 생성 컴포넌를 포함한다. 참조 전압 생성 컴포넌트는 참조 전압을 형성하기 위해 선택된 열 라인을 통해 바이어싱 전압을 샘플링하고 샘플링된 바이어싱 전압에 작은 증가분을 부가한다.
Description
본 출원은 2010년 11월 19일에 출원된 미국 가출원 제61/415,526호의 우선권을 주장한다.
멤리스터 디바이스들 또는 멤리스터들은 전기 스위칭가능한 디바이스 저항을 가진 새로운 유형의 스위칭 디바이스들이다. 멤리스터 디바이스들은 과학적으로 그리고 기술적으로 모두 흥미로우며, 비휘발성 메모리(non-volatile memory: NVM) 및 다른 분야들에서도 전망이 있다. 오늘날의 플래시 메모리 기술은 그 축척의 한계에 도달했기 때문에, 미래의 애플리케이션들에 의해 요구되는 스토리지 용량 및 속도를 만족시킬 수 있는 새로운 메모리 기술들을 긴급하게 필요로 하며, 멤리스터들과 같은 저항성 스위칭 디바이스들을 사용하는 메모리들은 그 필요를 만족시키는 전망있는 후보이다. NVM 애플리케이션들에 대해서, 다수의 나노스케일 저항성 스위칭 디바이스들은, 매우 높은 스토리지 용량을 제공하기 위해 크로스바(crossbar) 구조와 같은 2차원 어레이로 형성될 수 있다. 그럼에도 불구하고, 판독 동작의 신호/노이즈 (signal/noise) 비율을 상당히 감소시킬 수 있는, 누설 전류를 위한 경로들을 형성할 어레이로 된 다른 스위칭 디바이스들의 존재로 인해, 어레이 내의 선택 저항성 스위칭 디바이스의 저항 상태를 신뢰성있게 판독해야 할 주된 도전들이 있어왔다.
다음 설명은 스위칭 디바이스들의 어레이에서 저항성 스위칭 디바이스의 저항 상태를 판독하기 위한 회로, 및 그 판독 동작을 수행하기 위한 대응 방법을 제공한다. 스위칭 디바이스의 저항 상태는 디지털 값을 나타낼 수도 있다. 예를 들어, 스위칭 디바이스의 고 저항은 그 디바이스가 "오프(OFF)" 상태에 있는 것을 나타내며, 이것은 디지털 "0" 상태에 있는 것을 나타낼 수 있는 반면, 저 저항은 그 디바이스가 "온(ON)" 상태에 있는 것을 나타낼 수 있고, 이것은 디지털 "1" 을 나타낼 수 있다.
몇몇 실시예들에서, 저항성 스위칭 디바이스는 양극형 멤리스터 디바이스일 수도 있다. 본 명세서에서 사용된 바와 같이, 멤리스터 디바이스는 그 스위칭 상태를 나타내는 저항을 가진 스위칭 디바이스이며, 그 저항은 그 스위칭 디바이스에 인가된 전압 및 전류의 이력에 따른다. "양극형(bipolar)" 라는 용어는, 디바이스가 한 극성의 스위칭 전압을 인가하여 저 저항 상태("LRS")로부터 고 저항 상태("HRS")로 스위칭되고 그 반대 극성의 스위칭 전압을 인가하여 고 저항 상태에서 저 저항 상태로 스위칭될 수 있음을 의미한다.
도 1은 한 유형의 저항성 스위칭 디바이스로서 멤리스터 디바이스의 예의 개략적인 단면도이다.
도 2는 복수의 저항성 스위칭 디바이스들을 포함하는 크로스바 구조의 개략도이다.
도 3은 저항성 스위칭 디바이스들의 크로스바의 추상화를 나타내는 개략도이다.
도 4는 "등전위 감지" 방법을 사용하여 크로스바의 선택된 저항성 스위칭 디바이스를 판독하기 위한 전기 회로의 개략도이다.
도 5는 도 4의 회로를 사용하는 크로스바의 선택된 저항성 스위칭 디바이스를 판독하는 프로세스를 도시하는 플로우차트이다.
도 6은 "등전위 감지" 방법을 사용하여 크로스바의 선택된 저항성 스위칭 디바이스를 판독하기 위한 전기 회로의 다른 실시예의 개략도이다.
도 2는 복수의 저항성 스위칭 디바이스들을 포함하는 크로스바 구조의 개략도이다.
도 3은 저항성 스위칭 디바이스들의 크로스바의 추상화를 나타내는 개략도이다.
도 4는 "등전위 감지" 방법을 사용하여 크로스바의 선택된 저항성 스위칭 디바이스를 판독하기 위한 전기 회로의 개략도이다.
도 5는 도 4의 회로를 사용하는 크로스바의 선택된 저항성 스위칭 디바이스를 판독하는 프로세스를 도시하는 플로우차트이다.
도 6은 "등전위 감지" 방법을 사용하여 크로스바의 선택된 저항성 스위칭 디바이스를 판독하기 위한 전기 회로의 다른 실시예의 개략도이다.
도 1은 양극형 멤리스터 디바이스(100)의 예를 개략적인 형태로 도시한다. 도 1에 도시된 실시예에서, 멤리스터 디바이스는, 최상부 전극(120) 및 저부 전극(110)을 구비한 2 단자 디바이스이다. 스위칭 거동을 발생하는 활성 영역(122)은, 두 전극들 사이에 배치된다. 스위칭 디바이스(100)의 활성 영역(122)은 약한 이온성 전도체일 뿐 아니라, 전기적으로 반도체이거나 공칭 절연체일 수도 있는 스위칭 물질을 포함한다. 스위칭 물질은 그 스위칭 물질을 통해 드리프팅(drift)할 만큼 충분히 강한 전계하에서 구동될 수 있는 도펀트들을 포함하며, 이는 멤리스터 디바이스의 저항에 있어서의 변화를 초래한다. 멤리스터 디바이스(100)는, 예컨대 디지털 정보를 저장하기 위한, 비휘발성 메모리로서 사용될 수 있다. 그러한 메모리 셀은 도 2에서 예시된 바와 같이 높은 스토리지 용량을 제공하기 위해 크로스바 구조에 결합될 수도 있다.
그들 각각의 적절한 도펀트들을 가진 다수의 상이한 물질들이 스위칭 물질로서 사용될 수 있다. 스위칭을 위한 적절한 성질들을 나타내는 물질들은, 산화물들, 황화물들, 셀렌화물들, 질화물들, 탄화물들, 인화물들, 비화물들, 염화물들, 및 전이 브롬화물들, 그리고 희토류 금속들을 포함한다. 적절한 스위칭 물질들은 또한 Si 및 Ge 와 같은 원소 반도체들, 그리고 III-V 및 II-VI 화합물 반도체들과 같은 화합물 반도체들을 포함한다. 가능한 스위칭 물질들의 열거는 완전한 것이 아니며, 본원 발명의 범위를 제한하지 않는다. 스위칭 물질의 전기적 성질들을 변경하는 데 사용된 도펀트 종들은 선택된 스위칭 물질의 특정 유형에 따르며, 양이온들, 음이온들, 또는 공공들이거나 전자 도너 및 억셉터들로서의 불순물들일 수 있다. 예를 들어, TiO2와 같은 전이 금속 산화물들의 경우에, 도펀트 종들은 산소 공공들일 수 있다. GaN 에 대해서, 도펀트 종들은 질화물 공공들이거나 황화물 이온들일 수 있다. 화합물 반도체들에 대해서, 도펀트들은 n 형 또는 p 형 불순물들일 수 있다.
나노스케일 스위칭 디바이스(100)는 활성 영역(122)에서 그 스위칭 물질 내의 산소 공공들의 농도 및 분포를 제어함으로서 온(ON)과 오프(OFF) 상태들 사이에서 스위칭될 수 있다. DC 스위칭 전압이 최상부 및 저부 전극들(120, 110)에 걸쳐 인가될 때, 전계가 활성 영역(122)에 걸쳐 생성된다. 스위칭 전압 및 전류는 스위칭 회로(122)에 의해 공급될 수도 있다. 활성 영역(122)에 걸쳐 있는 전계는, 만약 충분한 힘과 적절한 극성을 가진다면, 산소 공공들을 스위칭 물질을 통해 최상부 전극(120)을 향해 드리프팅하도록 구동시킬 수도 있으며, 그로 인해 그 디바이스가 온(ON) 상태가 되도록 한다.
도 1에서 도시된 것과 같은 예시로서, 한 실시예에서 스위칭 물질은 TiO2 일 수도 있다. 이 경우에, 그 스위칭 물질을 통해 운반되고 이송될 수 있는 도펀트들은 산소 공공들(Vo2+) 이다. 그 스위칭 디바이스의 활성 영역(122)은 두 개의 서브-영역들 또는 층들을 구비한다: 제1 영역(124) 및 제2 영역(126). 제1 영역(124)은 스위칭 거동이 발생하는 주 장소이다. 그 디바이스의 원래 형성된 상태에서, 제1 영역(124)은 상대적으로 적은 도펀트 농도를 가지는 반면에, 제2 영역(126)은 상대적으로 높은 도펀트 레벨을 갖는다. 제2 영역(126)은 도펀트 소스/드레인으로서 기능한다. 스위칭 동작 동안에, 제1 영역 내의 도펀트들의 분포를 변화시키기 위해 도펀트들이 제2 영역(126)으로부터 제1 영역(124)으로 이동되거나, 제1 영역으로부터 제2 영역으로 이동될 수도 있으며, 그로 인해 제1 영역에 걸친 전도성을 변화시킨다.
전계의 극성을 반전시키면, 도펀트들이 스위칭 물질을 가로질러 반대 방향으로 드리프팅하여 최상부 전극(120)으로부터 먼 방향으로 드리프팅할 수도 있으며, 그로 인해 그 디바이스는 오프 상태로 된다. 이러한 방식으로, 그 스위칭은 가역적이고 반복될 수 있다. 도펀트 드리프팅을 야기시키는 데 필요한 상대적으로 큰 전계로 인해, 스위칭 전압이 제거된 후 도펀트들의 위치들은 스위칭 물질에서 안정되게 유지된다. 그러한 스위칭은, 반대 극성들의 전압들이 그 디바이스를 온 또는 오프 상태로 스위칭하는 데 사용된다는 점에서 양극형이다. 스위칭 디바이스(100)의 상태는, 이 두 전극들에 걸친 저항을 감지하기 위해 저부 및 최상부 전극들(110, 120)에 판독 전압을 인가함으로서 판독될 수 있다. 그 판독 전압은 통상적으로, 최상부 전극과 저부 전극 사이에서 이온성 도펀트들의 드리프팅을 유도하는 데 필요한 임계 전압보다 훨씬 낮아서, 판독 동작이 스위칭 디바이스의 저항 상태를 변경하지 못하도록 한다.
멤리스터 스위칭 디바이스들은, 고밀도의 스위칭 디바이스들을 구비함으로서 이점을 얻는 다양한 애플리케이션들을 위한 어레이로 형성될 수도 있다. 도 2는 멤리스터 스위칭 디바이스들의 2차원 어레이(160)의 예시를 도시한다. 그 어레이(160)는 제1 방향으로 놓여있는 일반적으로 평행한 나노와이어들(162)의 제1 그룹(161)과 제1 방향으로부터 90도와 같은 각으로 되어 있는 제2 방향으로 놓여 있는 일반적으로 평행한 나노와이어들(164)의 제2 그룹(163)을 구비한다. 한 그룹의 나노와이어들은 행 라인들로서 라벨링될 수 있으며, 다른 그룹은 열 라인들로 라벨링될 수 있다. 나노와이어들(162, 164)의 두 층들은 크로스바 구조로서 통상적으로 언급되는 2차원 격자를 형성하며, 제1 층의 각 나노와이어(162)는 제2 층의 복수의 나노와이어들(164)과 교차하고, 반대도 마찬가지이다. 멤리스터 스위칭 디바이스(166)는 나노와이어들(162, 164)의 각 교차지점에 형성될 수도 있다. 스위칭 디바이스(166)는, 그 최상부 전극으로서의 제2 그룹(163)의 나노와이어와 저부 전극으로서의 제1 그룹(161)의 나노와이어, 및 그 두 나노와이어 사이에 스위칭 물질을 포함하는 활성 영역(172)을 구비한다. 2차원 어레이의 각 멤리스터 스위칭 디바이스(166)는 그 멤리스터 디바이스의 전극들을 형성하는 행 라인과 열 라인을 선택함으로서 고유하게 어드레싱(address)될 수 있다.
이상에서 언급된 바와 같이, 크로스바 메모리 구조의 사용으로부터 야기되는 한 가지 도전은, 그 어레이 내의 선택된 디바이스의 저항 상태를 신뢰성있게 판독하는 것이 어려울 수 있다는 것이다. 그 선택된 디바이스의 저항 상태를 감지하기 위해, 감지 전압이 그 디바이스의 행 라인 및 열 라인을 통해 그 디바이스에 인가될 수 있으며, 그 선택된 디바이스를 통해 흐르는 전류는 그 디바이스의 저항을 결정하기 위해 모니터링될 수도 있다. 그러나, 그 선택된 행 라인 및 열 라인에 연결된 다른 스위칭 디바이스들이 존재한다. 그러한 디바이스들은 "반선택된(half-selected)" 디바이스들로서 언급되며 누설 전류를 위한 경로들을 형성할 수 있고, 그 선택된 디바이스를 통해 흐르는 전류를, 각 행 라인 또는 열 라인 상에 다수의 디바이스들이 존재한다면 오히려 더 클 수도 있는 누설 전류로부터 절연시키는 것이 어려울 수 있다.
선택된 저항성 스위칭 디바이스("타겟 디바이스")를 판독하는 동작을 복잡하게 할 수 있는 크로스바에서 누설 전류의 문제를 더 잘 이해하기 위해, 도 3은 단순화된 형태로 크로스바(210)의 추상화를 도시한다. 판독될 (멤리스터의 전기 회로 기호로 도시된) 타겟 디바이스(202)는 선택된 행 라인(SR)과 선택된 열 라인(SC) 의 교차점에 있다. 도 3의 비선택된 열(UR)은 선택된 열(SR) 이외의 크로스바(210) 내의 모든 행들을 나타내며, 비선택된 열 라인(UC)은 선택된 열 라인 이외의 크로스바(210)의 모든 열들을 나타낸다. 디바이스(204)는 선택된 열 라인(SC)에 평행하게 연결된 다른 저항성 스위칭 디바이스들 모두를 나타내며, 디바이스(206)는 선택된 행 라인(SR)에 평행하게 연결된 다른 저항성 스위칭 디바이스들 모두를 나타낸다. 디바이스(208)는 선택된 열 또는 선택된 행에 연결되지 않은 크로스바(210) 내의 모든 저항성 스위칭 디바이스들을 나타낸다. 판독 전압이 선택된 열(SC) 및 선택된 행(SR)에 걸쳐 인가될 때, 디바이스들(204, 206)은 반선택(half-selected)된다. 선택된 행 또는 열 라인과 비선택된 라인들 사이의 전압 차이가 존재하면, 반선택된 디바이스들은 그들의 유한한 저항 값들로 인해 누설 전류들을 전달시킬 것이다. 그러한 누설 전류들은 판독 동작을 위한 노이즈의 형태이다. 크로스바의 각 행 또는 열 라인에 연결된 다수의 스위칭 디바이스들이 존재하면, 누설 전류의 크기는 오히려 클 수 있으며, 판독 전압 하에서 타겟 디바이스를 통과하는 전류인 판독 동작의 실제 신호를 압도할 수 있다.
누설 전류 문제에 대한 효과적인 해결책은, 판독 동작 동안 선택된 열 라인에 인가되는 것과 실질적으로 동일한 전압으로 크로스바 내의 비선택된 행 라인들 모두를 바이어싱시키는 것이다. 도 3에서 예시된 바와 같이, 비선택된 행 라인(UR)이 선택된 열 라인과 실질적으로 동일한 전압으로 바이어싱될 때, 반선택된 디바이스(204)를 통과하는 누설 전류는 0 이거나 매우 작을 것이다. 따라서, 선택된 열(SC)을 통해 흐르는 감지 전류는 매우 작은 노이즈 컴포넌트를 가질 수 있고, 대부분 타겟 디바이스(202)를 통해 흐르는 판독 전류일 수 있다. "등전위 감지(equipotential sensing)" 로 명칭된 이러한 방법은, 판독 동작을 위한 상당히 높은 신호/노이즈 비율을 달성하기에 효과적인 방식을 제공한다. 비선택된 행 라인들과 실질적으로 동일한 전압으로 선택된 열 라인을 유지하기 위해, 등전위 전치증폭기(220)가 사용될 수 있다. 등전위 전치증폭기(220)는 선택된 열(SC)에 연결되고, 참조 전압 입력을 갖는다. 판독 동작에 대하여, 참조 전압 (V_Ref)은 비선택된 행 라인들이 바이어싱되는 감지 전압(VS)과 실질적으로 동일하도록 설정된다. 등전위 전치증폭기는 참조 전압 (V_Ref)으로 선택된 열 라인을 유지하면서, 판독 전류(I_Read)가 선택된 열 라인(SC)을 통해 크로스바(210)로 흐르도록 허용한다.
등전위 감지 기술의 효과는 등전위 전치증폭기를 위한 참조 전압의 적절한 설정에 따른다. 참조 전압(V_Ref)은 누설 전류를 감소시키기 위해 비선택된 행 라인들 상에 바이어싱 전압 (V_S)에 가깝도록 할 뿐 아니라 그 등전위 전치증폭기가 선형 범위에서 동작할 수 있도록 설정된다. 단순히 등전위 전치증폭기를 위한 참조 전압과 동일한 비선택된 행들 상의 바이어싱 전압을 사용하는 것이 효과가 있다고 보장되지는 않는다.
이하에서 설명된 실시예들에서, 적절한 참조 전압을 제공하는 문제는 비선택된 행 라인들에 인가된 바이어스 전압에 기초하여 참조 전압(V_Ref)을 적응시키도록 설정함으로서 해결된다. 그러한 목적으로, 샘플-및-홀드(sample-and-hold) 회로가 비선택된 행들 상에서 바이어스 전압을 샘플링하는 데 사용될 수도 있다. 그 후 참조 전압을 형성하기 위해 그 샘플링된 전압에 작은 증가분이 부가될 수도 있다.
도 4는 참조 전압 설정 컴포넌트(270)를 구비한 등전위 전치증폭기(260)를 포함하는 판독 회로(250)의 실시예를 도시한다. 이 실시예에서, 등전위 전치증폭기(260)는 연산 증폭기(operational amplifier)(262) 및 패스 트랜지스터(Qn_pass)를 포함하는 버퍼링된 직접 주입 회로(buffered direct injection circuit)를 구비한다. 연산 증폭기(262)의 양의 입력(264)은 참조 전압(V_Ref)이 가는 곳이다. 연산 증폭기(262)의 출력은 패스 트랜지스터(Qn_pass)의 게이트에 연결되는 반면, 연산 증폭기(262)의 음의 입력(266)은 패스 트랜지스터(Qn_pass)의 드레인 측과 어레이(210)의 선택된 열(SC)에 연결된다. 참조 전압 설정 컴포넌트(270)는 샘플-및-홀드 트랜지스터(Qp_S/H), 및 등전위 전치증폭기를 리셋하기 위한 리셋 트랜지스터(Qn_rst)를 포함한다. 또한, 샘플-및-홀드 트랜지스터(Qp_S/H)의 소스와 접지 사이의 기생 커패시턴스(C_Para)가 도 4에 도시되어 있다.
판독 회로는 판독 동작 동안 선택된 열을 통과한 판독 전류를 측정하기 위해 전류 모드 감지 증폭기(280)를 더 포함한다. 이러한 목적을 위해, 판독 회로는 전류 미러(274)를 포함하며, 이는 마스터 트랜지스터(276) 및 슬레이브 트랜지스터(278)를 포함한다. 타겟 디바이스(202)를 판독하기 위한 감지 전류(I_Read)는 전류 미러(274)의 마스터 트랜지스터(276)에 의해 얻어진다. 미러(mirroring) 효과로 인해, 동일한 양의 전류가 슬레이브 트랜지스터(278)에 의해 얻어진다. 그 전류는 전류 모드 감지 증폭기(270)의 한 입력이다. 전류 모드 감지 증폭기의 다른 입력은 전류 판독 참조 전압(V_R_ref)의 제어 하의 트랜지스터(282)에 의해 생성된 참조 전류이다.
판독 회로(250)를 사용하여 크로스바(210)의 타겟 디바이스를 판독하는 프로세스는 도 5에서의 플로우차트를 참조하여 이제 설명된다. 먼저, 판독 회로는 등전위 전치증폭기(260)를 위한 참조 전압(V_Ref)을 생성하는 동작을 위해 설정된다. 그러기 위해, 타겟 디바이스(202)의 선택된 행(SR)을 포함하는 크로스바의 모든 행들이 등전위 바이어싱 전압(V_S)으로 설정된다. 샘플-및-홀드 트랜지스터(Qp_S/H)는 낮은 임피던스 상태로 온으로 되며, 리셋 트랜지스터(Qn_rst)는 높은 임피던스 상태로 오프 된다 (단계 300). 샘플-및-홀드 트랜지스터(Qp_S/H)가 온이 되면, 등전위 전치증폭기(260)의 양의 입력 및 음의 입력들(264, 266)이 함께 연결된다. 또한, 전치증폭기의 음의 입력(266)은 이미 타겟 디바이스의 선택된 열(SC)에 연결되고, 양의 입력 및 음의 입력 둘 모두는 이제 선택된 열에 연결된다.
등전위 전치증폭기(260)는 그후 리셋 트랜지스터(Qn_rst)를 온 및 오프로 펄싱함으로서 리셋된다 (단계 302). 리셋 트랜지스터(Qn_rst)가 온일 때, 연산 증폭기(262)의 양의 입력과 음의 입력 모두 접지에 가까운 전압 레벨이 되고, 그로 인해 전치증폭기가 리셋된다. 일단 리셋 트랜지스터(Qn_rst)가 오프가 되면, 연산 증폭기(262)의 입력들은 플로트(floating)된다. 이는 그들이 선택된 열(SC)을 통해 크로스바(210)에 연결되어 있기 때문에, 행 라인들과 입력들(264, 266) 사이의 전압 차이가 존재하며, 샘플-및-홀드 트랜지스터(Qp_S/H)와 접지 사이에 기생 커패시턴스(C_Para)를 충전시키기 위해 전류가 타겟 디바이스(202)를 통해 흐르고 또한 다른 누설 경로들을 통해 흐르며 선택된 열을 통해 흐를 것이기 때문이다. 연산 증폭기(262)의 입력들(264, 266)이 행 라인들 상의 바이어싱 전압(V_S)에 가까운 레벨로 되기 위해서 기생 커패시턴스가 충전되도록 하는 데에는 충분한 양의 시간이 주어진다 (단계 304).
그 이후에, 샘플-및-홀드 트랜지스터(Qp_S/H)가 오프로 된다 (단계 306). 이상에서 설명된 바와 같이 샘플-및-홀드 트랜지스터를 오프시키는 것이 막 샘플링된 전압을 유지하는 것보다 더 많다는 것이 유의된다. 샘플-및-홀드 트랜지스터(Qp_S/H)를 오프시키기 위해, 그 트랜지스터의 게이트는 오프 전압으로 스위칭된다. "클록 피드 쓰루(clock feed through)" 효과로 인해, 게이트 전압의 스위칭은 더 많은 전하가 기생 커패시턴스(C_Para)로 주입되도록 야기하며, 그 기생 커패시턴스에 걸친 전압을 소량 변경시킨다. 이 실시예에서, 샘플-및-홀드 트랜지스터(Qp_S/H)는 p형 채널 MOSFET이고, 그 제어 게이트 상의 양의 전압 변화는 양의 클록 피드 쓰루 전하가 기생 커패시턴스(C_Para)에 부가되도록 야기하며, 이는 기생 커패시턴스에 걸친 전압에 있어서 작은 증가를 초래한다. 이러한 전압은 이제 등전위 전치증폭기(260)의 참조 전압(V_Ref)이 된다. 따라서, 참조 전압(V_Ref)은 행 라인들에 인가된 바이어싱 전압(V_S) 보다 약간 높다. 비록 클록 피드 쓰루 효과에 의해 야기된 전압 증가가 수십 밀리볼트 이하의 차수에서 상대적으로 작지만, 그 효과는 상당하다. 여분의 전압 차이 없이, 샘플링 단계에서 생성된 전치증폭기의 입력 전압들은 전치증폭기를 컷오프(cut-off) 모드에 위치시킬 것이다. 클록 피드 쓰루에 의해 야기된 참조 전압의 작은 증가로, 연산 증폭기(262)는 이제 선형 동작 모드에 놓이고 작은 양의 노이즈(반선택) 전류가 흐르도록 야기할 것이다. 결과적으로, 연산 증폭기(262)의 출력은 온 상태로 되어, 패스 트랜지스터(Qn_pass)가 온으로 된다. 이 시점에서, 등전위 전치증폭기(260)는 판독 동작을 위해 준비된다.
판독 동작을 시작하기 위해, 타겟 디바이스(202)의 선택된 행 라인(SR)이 접지에 연결되는 반면에 (단계 308), 비선택된 행 라인들(UR)은 여전히 바이어싱 전압(V_S)에 연결되어 있다. 선택된 열(SC)이 등전위 전치증폭기(260)에 의해 참조 전압(V_Ref)로 유지되기 때문에, 디바이스 판독 전류(I_D_R)는 타겟 디바이스(202)를 통해 접지된 선택 행(SR)으로 흐른다. 그 사이에, 작은 누설 전류(I_Leak)가 선택된 열(SC)에 연결된 반선택된 디바이스들(204)을 통해 흐를 수도 있다. 선택된 열(SC)을 통해 크로스바(210)로 흐르는 총 판독 전류(I_Read)는 디바이스 판독 전류(I_D_R) 와 누설 전류(I_Leak)의 합이다. 그럼에도 불구하고, 참조 전압(V_Ref)과 바이어스 전압(V_S) 간의 작은 차이로 인해, 누설 전류는 상대적으로 작다. 즉, 판독 전류 내의 노이즈 컴포넌트가 실제 신호(디바이스 판독 전류)와 비교하여 관리가능하게 작도록 제어된다. 합리적인 신호/노이즈 비율은 예컨대 10:1일 수 있다.
등전위 전치증폭기(260)에 의해 전달된 판독 전류(I_Read)는 타겟 디바이스(202)의 저항 상태를 결정하기 위해 측정될 수도 있다 (단계 310). 도 4의 실시예에서, 판독 전류는 전류 미러(274)의 슬레이브 트랜지스터(278)에 의해 복제되고, 복제된 전류는 한 입력으로서 전류 모드 감지 증폭기(280)에 공급된다. 그 감지 증폭기(280)는 복제된 판독 전류를 참조 전류(I_R_ref)와 비교하고 (단계 312) 그 비교에 기초하여 출력 신호를 생성한다. 판독 전류가 참조 전류보다 낮으면, 출력 신호(D_out)는 타겟 디바이스가 고 저항(또는 오프) 상태라는 것을 나타내도록 설정된다 (단계 314). 판독 전류가 참조 전류보다 높으면, 출력 신호(D_out)는 타겟 디바이스가 저 저항(또는 온) 상태라고 나타내도록 설정된다 (단계 316). 이에 관하여, 참조 전류(I_R_ref)의 크기는 스위칭 디바이스들의 온 및 오프 상태들의 예상 저항 값들에 기초하여 선택될 수 있으며, 판독 전류 내의 예상된 노이즈 레벨의 크기를 고려한다.
도 6은 다른 실시예에 따른 판독 회로(400)을 도시한다. 이 실시예에서, 등전위 전치증폭기(410)은 트랜스임피던스 증폭기이며, 도 4의 실시예에서의 버퍼링된 직접 전류 주입 증폭기와 반대이다. 등전위 전치증폭기(410)는 연산 증폭기(412)를 포함한다. 연산 증폭기의 음의 입력(416)은 어레이(210)에서 타겟 디바이스(202)의 선택된 열(SC)에 연결된다. 피드백 레지스터(R_fb)는 음의 입력(416)을 연산 증폭기(412)의 출력에 연결한다. 참조 전압(V_Ref)은 연산 증폭기의 양의 입력(414)에 인가된다. 참조 전압(V_Ref)을 생성하기 위해, 판독 회로는 참조 전압 생성 컴포넌트(420)을 포함하고, 이 컴포넌트는 샘플-및-홀드 트랜지스터(Qp_S/H) 및 리셋 트랜지스터(Qn_rst) 를 포함한다. 두 개의 트랜지스터들은 참조 전압(V_Ref)를 설정하기 위해 도 5에 관련하여 이상에서 언급된 것과 동일한 방식으로 동작된다.
타겟 디바이스(202)를 판독하기 위해, 선택된 행 라인(SR)은 접지에 연결된다. 판독 전류 (I_Read)는 피드백 레지스터(R_fb)를 통해 선택된 열(SC)로 흐른다. 판독 전류(I_Read)는 그 디바이스 판독 전류(I_D_R) 및 누설 전류(I_Leak)를 포함한다. 등전위 전치증폭기(410)의 출력은 전압 신호(V_Pre_Out)이고, 이것은 V_Ref + (I_Read * R_fb) 와 같다. 이 전압은, 그 제2 입력으로서 상태 참조 전압 (V_R_ref)을 구비한 전압 모드 감지 증폭기(424)로의 입력이다. 감지 증폭기(424)는 전압(V_Pre_Out)을 상태 참조 전압(V_R_ref)에 비교하고, 그 비교에 기초하여 출력 신호(D_Out)를 생성한다. 전압(V_Pre_Out)가 상태 참조 전압(V_R_ref) 보다 높으면, 높은 판독 전류의 표시이고, 따라서 타겟 디바이스의 낮은 저항 상태이다. 다른 한편으로, V_R_ref 보다 낮은 V_Pre_Out 은 낮은 판독 전류의 표시이고 타겟 디바이스의 높은 저항 상태이다.
이상의 설명에서, 다수의 세부사항들이 본원의 이해를 제공하기 위해 제시되었다. 그러나, 본 기술분야의 통상의 지식을 가진 자라면 본 발명이 그러한 세부사항들 없이 실행될 수도 있다는 것을 이해할 것이다. 본 발명은 제한된 수의 실시예들에 관하여 개시되었지만, 본 기술분야의 통상의 지식을 가진 자라면 그로부터 다수의 변형예들 및 변화들을 이해할 것이다. 첨부된 청구범위들은 본 발명의 취지 및 범위 내에 속하는 그러한 변형예들 및 변화들을 포함하도록 의도되었다.
Claims (15)
- 교차점 어레이에서 저항성 스위칭 디바이스의 저항 상태를 감지하기 위한 판독 회로로서,
상기 교차점 어레이의 비선택된 행 라인들에 인가된 바이어싱 전압 부근의 참조 전압으로 상기 선택된 열 라인을 유지하면서 판독 전류를 전달하기 위해 상기 교차점 어레이의 상기 저항성 스위칭 디바이스의 선택된 열 라인에 연결하기 위한 등전위 전치증폭기; 및
상기 등전위 전치증폭기를 위한 참조 전압을 생성하기 위한 참조 전압 생성 컴포넌트로서, 상기 선택된 열 라인을 통해 바이어싱 전압을 샘플링하기 위해 연결되고, 상기 참조 전압을 형성하기 위해 샘플링된 바이어싱 전압에 작은 증가분을 부가하는, 상기 참조 전압 생성 컴포넌트를 포함하는, 판독 회로. - 제1항에 있어서,
상기 참조 전압 생성 컴포넌트는, 상기 바이어싱 전압의 샘플링 동안 상기 선택된 열 라인에 상기 참조 입력을 연결하기 위해 상기 등전위 전치증폭기의 참조 입력에 연결된 샘플-및-홀드(sample-and-hold) 트랜지스터를 포함하는, 판독 회로. - 제1항에 있어서,
상기 샘플-및-홀드 트랜지스터는 클록 피드 쓰루 전하(clock feed through charge) 를 통해 샘플링된 바이어싱 전압에 상기 작은 증가분을 부가하는, 판독 회로. - 제3항에 있어서,
상기 등전위 전치증폭기는 직접 주입 증폭기를 포함하는, 판독 회로. - 제4항에 있어서,
상기 판독 전류를 측정하기 위한 전류 모드 감지 증폭기를 더 포함하는, 판독 회로. - 제5항에 있어서,
상기 전류 모드 감지 증폭기는 상기 판독 전류를 참조 전류에 비교하고 상기 저항성 스위칭 디바이스의 저항 상태를 나타내는 출력 신호를 생성하는, 판독 회로. - 제3항에 있어서,
상기 등전위 전치증폭기는 상기 판독 전류에 따라 전압 출력 신호를 생성하기 위한 트랜스임피던스 증폭기인, 판독 회로. - 제7항에 있어서,
상기 등전위 전치증폭기의 전압 출력 신호를 상태 참조 전압과 비교하고 상기 저항성 스위칭 디바이스의 저항 상태를 나타내는 출력 신호를 생성하기 위한 전압 모드 감지 증폭기를 더 포함하는, 판독 회로. - 교차점 어레이에서 저항성 스위칭 디바이스의 저항 상태를 판독하는 방법으로서,
상기 교차점 어레이에서 상기 저항성 스위칭 디바이스의 선택된 열 라인에 등전위 전치증폭기를 연결하는 단계;
상기 교차점 어레이의 비선택된 행 라인들에 바이어싱 전압을 인가시키는 단계;
상기 선택된 열 라인을 통해 상기 바이어싱 전압을 샘플링하는 단계;
참조 전압을 생성하기 위해 샘플링된 바이어싱 전압에 작은 증가분을 부가하는 단계;
상기 참조 전압으로 상기 선택된 열 라인을 유지하면서 상기 선택된 열 라인을 통해 판독 전류를 전달하기 위해 상기 등전위 전치증폭기를 동작하는 단계; 및
상기 판독 전류에 기초하여 상기 저항성 스위칭 디바이스의 저항 상태를 결정하는 단계를 포함하는, 판독 방법. - 제9항에 있어서,
상기 샘플링 단계는, 상기 선택된 열 라인에 상기 등전위 증폭기의 참조 입력을 선택적으로 연결하기 위해 샘플-및-홀드 트랜지스터를 사용하는 것인, 판독 방법. - 제10항에 있어서,
상기 샘플링된 참조 전압을 저장하는 단계는, 상기 샘플-및-홀드 트랜지스터를 통한 클록 피드 쓰루 전하를 통해 상기 참조 전압에 작은 증가분을 생성하는 것인, 판독 방법. - 제11항에 있어서,
상기 결정 단계는 상기 판독 전류를 측정하는 것을 포함하는, 판독 방법. - 제12항에 있어서,
상기 결정 단계는 상기 판독 전류를 참조 전류와 비교하고 그 비교에 기초하여 출력 신호를 생성하는 것을 포함하는, 판독 방법. - 제11항에 있어서,
상기 결정 단계는 상기 등전위 전치증폭기의 전압 출력을 감지하는 것을 포함하는, 판독 방법. - 제14항에 있어서,
상기 결정 단계는 상기 등전위 전치증폭기의 전압 출력을 상태 참조 전압과 비교하고 그 비교에 기초하여 출력 신호를 생성하는 것을 포함하는, 판독 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US41552610P | 2010-11-19 | 2010-11-19 | |
| US61/415,526 | 2010-11-19 | ||
| PCT/US2011/026496 WO2012067667A1 (en) | 2010-11-19 | 2011-02-28 | Circuit and method for reading a resistive switching device in an array |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130095305A true KR20130095305A (ko) | 2013-08-27 |
| KR101570187B1 KR101570187B1 (ko) | 2015-11-18 |
Family
ID=46084332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020137015619A KR101570187B1 (ko) | 2010-11-19 | 2011-02-28 | 어레이 내의 저항성 스위칭 디바이스를 판독하기 위한 회로 및 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8942026B2 (ko) |
| EP (1) | EP2641246B1 (ko) |
| KR (1) | KR101570187B1 (ko) |
| CN (1) | CN103222002B (ko) |
| WO (1) | WO2012067667A1 (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103827972A (zh) * | 2011-08-26 | 2014-05-28 | 惠普发展公司，有限责任合伙企业 | 用于读取阵列中的电阻开关器件的电路和方法 |
| US9846644B2 (en) | 2013-01-14 | 2017-12-19 | Hewlett Packard Enterprise Development Lp | Nonvolatile memory array logic |
| US9508928B2 (en) | 2013-05-15 | 2016-11-29 | Hewlett Packard Enterprise Development Lp | Nanochannel array of nanowires for resistive memory devices |
| US9847126B2 (en) | 2014-10-24 | 2017-12-19 | Hewlett Packard Enterprise Development Lp | Increasing a read margin in a read cell |
| KR20170096152A (ko) * | 2014-12-15 | 2017-08-23 | 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 | 비 휘발성 메모리 크로스바 어레이 |
| US9497402B2 (en) * | 2015-03-30 | 2016-11-15 | Sensors Unlimited, Inc. | Image lag mitigation for buffered direct injection readout with current mirror |
| EP3268969B1 (en) | 2015-04-16 | 2019-06-05 | Hewlett-Packard Enterprise Development LP | Resistive memory arrays for performing multiply-accumulate operations |
| CN105021324A (zh) * | 2015-07-16 | 2015-11-04 | 西安励德微系统科技有限公司 | 一种微机械压力传感器 |
| WO2017048293A1 (en) * | 2015-09-18 | 2017-03-23 | Hewlett Packard Enterprise Development Lp | Multi-level sensing circuits for crossbar memory arrays |
| WO2017058206A1 (en) * | 2015-09-30 | 2017-04-06 | Hewlett-Packard Development Company, L.P. | Biasing crossbar memory arrays |
| CN105675024B (zh) * | 2016-01-04 | 2018-01-02 | 东南大学 | 一种阻性传感器阵列的数据读出方法、装置 |
| US11507761B2 (en) | 2016-02-25 | 2022-11-22 | Hewlett Packard Enterprise Development Lp | Performing complex multiply-accumulate operations |
| KR102493798B1 (ko) * | 2016-05-17 | 2023-02-03 | 에스케이하이닉스 주식회사 | 전자 장치 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4763026A (en) * | 1987-04-09 | 1988-08-09 | National Semiconductor Corporation | Sense amplifier for single-ended data sensing |
| US4949306A (en) * | 1987-06-19 | 1990-08-14 | Hitachi, Ltd. | Sense circuit and semiconductor memory having a current-voltage converter circuit |
| US6259644B1 (en) * | 1997-11-20 | 2001-07-10 | Hewlett-Packard Co | Equipotential sense methods for resistive cross point memory cell arrays |
| US6185143B1 (en) * | 2000-02-04 | 2001-02-06 | Hewlett-Packard Company | Magnetic random access memory (MRAM) device including differential sense amplifiers |
| US6678189B2 (en) * | 2002-02-25 | 2004-01-13 | Hewlett-Packard Development Company, L.P. | Method and system for performing equipotential sensing across a memory array to eliminate leakage currents |
| US6778421B2 (en) * | 2002-03-14 | 2004-08-17 | Hewlett-Packard Development Company, Lp. | Memory device array having a pair of magnetic bits sharing a common conductor line |
| US20030218905A1 (en) * | 2002-05-22 | 2003-11-27 | Perner Frederick A. | Equi-potential sensing magnetic random access memory (MRAM) with series diodes |
| KR100515053B1 (ko) * | 2002-10-02 | 2005-09-14 | 삼성전자주식회사 | 비트라인 클램핑 전압 레벨에 대해 안정적인 독출 동작이가능한 마그네틱 메모리 장치 |
| US6819612B1 (en) | 2003-03-13 | 2004-11-16 | Advanced Micro Devices, Inc. | Apparatus and method for a sense amplifier circuit that samples and holds a reference voltage |
| US6954392B2 (en) | 2003-03-28 | 2005-10-11 | Micron Technology, Inc. | Method for reducing power consumption when sensing a resistive memory |
| US7042757B2 (en) | 2004-03-04 | 2006-05-09 | Hewlett-Packard Development Company, L.P. | 1R1D MRAM block architecture |
| JP3869430B2 (ja) * | 2004-05-11 | 2007-01-17 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| US7221605B2 (en) | 2004-08-31 | 2007-05-22 | Micron Technology, Inc. | Switched capacitor DRAM sense amplifier with immunity to mismatch and offsets |
| US7236415B2 (en) | 2004-09-01 | 2007-06-26 | Micron Technology, Inc. | Sample and hold memory sense amplifier |
| US7158431B2 (en) * | 2005-03-28 | 2007-01-02 | Silicon Storage Technology, Inc. | Single transistor sensing and double transistor sensing for flash memory |
| US7372753B1 (en) * | 2006-10-19 | 2008-05-13 | Unity Semiconductor Corporation | Two-cycle sensing in a two-terminal memory array having leakage current |
| KR20090096294A (ko) * | 2008-03-07 | 2009-09-10 | 삼성전자주식회사 | 저항체를 이용한 멀티 레벨 비휘발성 메모리 장치 |
| US7830701B2 (en) | 2008-09-19 | 2010-11-09 | Unity Semiconductor Corporation | Contemporaneous margin verification and memory access for memory cells in cross point memory arrays |
| KR20100064715A (ko) | 2008-12-05 | 2010-06-15 | 삼성전자주식회사 | 저항체를 이용한 비휘발성 메모리 장치 |
| US8570785B2 (en) * | 2010-05-26 | 2013-10-29 | Hewlett-Packard Development Company | Reading a memory element within a crossbar array |
-
2011
- 2011-02-28 WO PCT/US2011/026496 patent/WO2012067667A1/en active Application Filing
- 2011-02-28 KR KR1020137015619A patent/KR101570187B1/ko active IP Right Grant
- 2011-02-28 CN CN201180055753.7A patent/CN103222002B/zh active Active
- 2011-02-28 EP EP11840766.7A patent/EP2641246B1/en active Active
- 2011-02-28 US US13/883,510 patent/US8942026B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| EP2641246B1 (en) | 2016-02-24 |
| KR101570187B1 (ko) | 2015-11-18 |
| US8942026B2 (en) | 2015-01-27 |
| EP2641246A1 (en) | 2013-09-25 |
| US20130223132A1 (en) | 2013-08-29 |
| EP2641246A4 (en) | 2014-12-24 |
| CN103222002B (zh) | 2018-04-24 |
| WO2012067667A1 (en) | 2012-05-24 |
| CN103222002A (zh) | 2013-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101570187B1 (ko) | 어레이 내의 저항성 스위칭 디바이스를 판독하기 위한 회로 및 방법 | |
| US9064568B2 (en) | Circuit and method for reading a resistive switching device in an array | |
| US20140153318A1 (en) | Circuit and method for reading a resistive switching device in an array | |
| KR101528209B1 (ko) | 어레이 내의 멤리스터 디바이스를 스위칭하기 위한 방법 및 회로 | |
| US20180342268A1 (en) | Local bit lines and methods of selecting the same to access memory elements in cross-point arrays | |
| EP2641331B1 (en) | Method and circuit for switching a memristive device | |
| US7786459B2 (en) | Memory element and memory device comprising memory layer positioned between first and second electrodes | |
| KR101222826B1 (ko) | 메모리 및 반도체 장치 | |
| US8139392B2 (en) | Nonvolatile semiconductor memory device and writing method of the same | |
| US8619457B2 (en) | Three-device non-volatile memory cell | |
| Vatajelu et al. | Nonvolatile memories: Present and future challenges | |
| US8264868B2 (en) | Memory array with metal-insulator transition switching devices | |
| US8331129B2 (en) | Memory array with write feedback | |
| Tappertzhofen | Introduction to non-volatile memory | |
| US8837196B2 (en) | Single layer complementary memory cell | |
| US20230262995A1 (en) | Vertical memory architecture | |
| Balatti | Variability, endurance and novel applications of resistive switching devices | |
| CN115050407A (zh) | 存储设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20181112 Year of fee payment: 4 |