CN115050407A - 存储设备 - Google Patents
存储设备 Download PDFInfo
- Publication number
- CN115050407A CN115050407A CN202210099117.4A CN202210099117A CN115050407A CN 115050407 A CN115050407 A CN 115050407A CN 202210099117 A CN202210099117 A CN 202210099117A CN 115050407 A CN115050407 A CN 115050407A
- Authority
- CN
- China
- Prior art keywords
- voltage
- memory cell
- state
- interconnect
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
- G11C13/0026—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
- G11C13/0028—Word-line or row circuits
Abstract
实施例提供了一种能够可靠地执行读取操作的存储设备。根据一个实施例,存储设备包括:第一互连;第二互连;存储单元,其被连接在第一互连与第二互连之间,并包括可变电阻元件和被串联连接到可变电阻元件的开关元件;以及控制电路,其被配置为执行对读取被存储在存储单元中的数据的读取操作的控制。控制电路以这样的方式执行控制:将已用第一电压充电的第一互连和已用第二电压充电的第二互连设置成浮动状态,通过将被设置成浮动状态的第二互连放电来将开关元件设置成导通状态,从而增加被施加到存储单元的电压,并且在开关元件被设置成导通状态的状态下读取被存储在存储单元中的数据。
Description
相关申请的交叉引用
本申请基于并要求2021年3月9日提交的日本专利申请No.2021-037466和2021年8月31日提交的美国专利申请No.17/462449的优先权的权益,其整体内容通过引用被并入本文。
技术领域
本文所描述的实施例一般涉及存储设备。
背景技术
提出了一种非易失性存储设备,其包括存储单元,每个存储单元包括可变电阻存储元件(诸如磁阻效应元件)和开关元件的串联连接。
发明内容
实施例提供了一种能够可靠地执行读取操作的存储设备。
一般地,根据一个实施例,存储设备包括:第一互连,其在第一方向上延伸;第二互连,其在与第一方向交叉的第二方向上延伸;存储单元,其被连接在第一互连与第二互连之间,并且包括可变电阻存储元件和开关元件,其中,开关元件与可变电阻存储元件串联连接在存储单元的第一端与第二端之间,该第一端和第二端被分别连接到第一互连和第二互连;以及控制电路,其被配置为执行对读取被存储在存储单元中的数据的读取操作的控制。控制电路以这样的方式执行控制:将已用第一电压充电的第一互连和已用第二电压充电的第二互连设置成浮动状态,通过将被设置成浮动状态的第二互连放电来将开关元件设置成导通状态,从而增加被施加到存储单元的电压,并且在开关元件被设置成导通状态的状态下读取被存储在存储单元中的数据。
附图说明
图1是示出根据实施例的存储设备的总体示意性配置的框图。
图2A是示意性地示出根据实施例的存储设备中的存储单元阵列部的配置的透视图。
图2B是示意性地示出根据实施例的存储设备中的存储单元阵列部的修改的配置的透视图。
图3是示意性地示出根据实施例的存储设备中的磁阻效应元件的配置的剖视图。
图4是示意性地示出根据实施例的存储设备中的选择器的配置的剖视图。
图5示意性地示出被施加在存储单元的两端上的电压与通过存储单元的电流之间的关系。
图6是示出根据实施例的由存储设备执行的读取操作的电路图。
图7A至图7C是示出根据实施例的由存储设备执行的读取操作的示例的时序图。
图8A至图8C是示出根据实施例的由存储设备执行的读取操作的另一个示例的时序图。
具体实施方式
在下文中将参考附图描述实施例。
图1是示出根据实施例的存储设备(例如,非易失性存储设备)的总体示意性配置的框图。注意,磁存储设备将在下文中被描述为存储设备的示例。
根据本实施例的磁存储设备包括存储单元阵列部100、控制电路200和检测电路300。
图2A是示意性地示出存储单元阵列部100的配置的透视图。
存储单元阵列部100包括:多个字线(在本文中也被称为第一互连)10,其被提供在基极区(未示出,其包括未示出的半导体衬底)上,并且在X方向上延伸;多个位线(在本文中也被称为第二互连)20,其在Y方向上延伸;以及多个存储单元30,其被连接在多个字线10与多个位线20之间。
注意,附图中所示的X方向、Y方向和Z方向是相互交叉的方向。更具体地,X方向、Y方向和Z方向彼此正交。
当向存储单元30写入数据或从存储单元30读取数据时,字线10和位线20各自向每个存储单元30提供预定信号。在图2A中,尽管字线10位于下层侧,而位线20位于上层侧,但是,字线10也可位于上层侧,而位线20可位于下层侧。
每个存储单元30包括作为可变电阻存储元件的磁阻效应元件40和选择器,即串联连接到磁阻效应元件40的开关元件50,用于选择磁阻效应元件40。
在图2A中,尽管磁阻效应元件40位于下层侧,而选择器50位于上层侧,但是如图2B所示,磁阻效应元件40也可位于上层侧,选择器50可位于下层侧。
图3是示意性地示出磁阻效应元件40的配置的剖视图。
在本实施例中,磁性隧道结(MTJ)元件被用作磁阻效应元件40。该磁阻效应元件40包括存储层(即第一磁性层41)、参考层(即第二磁性层42)和隧道势垒层(即非磁性层43)。
存储层41是具有可变磁化方向的铁磁层。可变磁化方向意味着磁化方向相对于写入电流而变化。参考层42是具有固定磁化方向的铁磁层。固定磁化方向意味着磁化方向不会相对于预定写入电流而变化。隧道势垒层43是在存储层41与参考层42之间提供的绝缘层。
当存储层41的磁化方向平行于参考层42的磁化方向时,磁阻效应元件40处于低电阻状态,在该状态下,磁阻效应元件40的电阻相对低。当存储层41的磁化方向反向平行于参考层42的磁化方向时,磁阻效应元件40处于高电阻状态,在该状态下,磁阻效应元件40的电阻相对高。因此,磁阻效应元件40能够响应于电阻状态(低电阻状态或高电阻状态)而存储二进制数据。此外,可以取决于写入电流的方向而在磁阻效应元件40中设置低电阻状态或高电阻状态。
尽管图3所示的磁阻效应元件40具有其中存储层41位于下层侧而参考层42位于上层侧的无底结构,但是,具有其中存储层41位于上层侧而参考层42位于下层侧的无顶结构的磁阻效应元件也是适用的。
图4是示意性地示出选择器50的配置的剖视图。
选择器50包括下电极51、上电极52和选择器材料层,即在下电极51与上电极52之间提供的开关材料层53。选择器50是表现出非线性电流-电压特性的双端子开关元件。当被施加在两个端子上的电压低于阈值电压时,选择器50被设置成高电阻状态,例如非导电状态,并且当被施加在两个端子上的电压等于或高于阈值电压时,选择器50被设置成低电阻状态,例如导电状态。
图5示意性地示出了被施加在存储单元30的两端上的电压与通过存储单元30的电流之间的关系。
当被施加到存储单元30的电压增加到等于或高于阈值电压Vth的电平时,选择器50转换到低电阻状态(导通状态),并且当被施加到存储单元30的电压降低到低于保持电压Vhold的电平时,选择器50转换到高电阻状态(截止状态)。当被施加到存储单元30的电压等于保持电压Vhold时,保持电流Ihold通过存储单元30。在一个字线10与一个位线20之间施加等于或高于阈值电压Vth的电压使得选择器50转换为导通状态,并且使得可以向被串联连接到选择器50的磁阻效应元件40写入数据或从其读取数据。
接下来将参考图6所示的电路图和图7A至图7C所示的时序图来描述根据本实施例的存储设备的读取操作。
存储设备主要在图1所示的控制电路200的控制下工作。也就是说,向磁阻效应元件40写入数据的写入操作和读取被存储在磁阻效应元件40中的数据的读取操作主要在控制电路200的控制下执行。
如图6所示,开关电路61的一端和开关电路62的一端被连接到每个字线10,全局字线63被连接到开关电路61的另一端,电压供应线64被连接到开关电路62的另一端。开关电路71的一端和开关电路72的一端被连接到每个位线20,全局位线73被连接到开关电路71的另一端,电压供应线74被连接到开关电路72的另一端。固定电压Vdd/2被施加到每一条电压供应线64和74。
全局字线(GWL)控制电路210被连接到全局字线63,全局位线(GBL)控制电路220被连接到全局位线73。图1所示的控制电路200包括全局字线控制电路210和全局位线控制电路220。
检测电路300包括恒流源310和感测放大器(S/A)320,并且在检测电路300与全局字线63之间连接读使能晶体管81和箝位晶体管82。
在下文中将参考图7A至图7C具体描述读取操作。图7A示出了全局字线63的电压VGWL和全局位线73的电压VGBL。图7B示出了被施加到晶体管81的栅极的读使能信号REN。图7C示出了通过存储单元30的电流Icell,即通过磁阻效应元件40和选择器50的串联连接的电流。
在读取操作开始之前,全局字线63的电压VGWL和全局位线73的电压VGBL各自被保持在Vdd/2。另外,读使能信号REN处于低电平,通过存储单元30的电流Icell是零。
当读取操作在时间t1开始时,控制电路200以这样的方式执行控制:对被连接到读取目标存储单元(也被称为所选择的存储单元)30的所选字线10和被连接到读取目标存储单元30的所选位线20充电。
具体地,全局字线控制电路210用第一电压对全局字线63充电,以及全局位线控制电路220用第二电压对全局位线73充电。在本实施例中,第一电压和第二电压都是Vdd,因此,第一电压等于第二电压。此时,被连接到所选字线10的开关电路61和被连接到所选位线20的开关电路71被设置成导通状态。另一方面,被连接到所选字线10的开关电路62被设置成截止状态,并且被连接到所选位线20的开关电路72被设置成截止状态。因此,用电压Vdd对所选字线10和所选位线20各自充电。也就是说,对所选字线10充电的电压等于对所选位线20充电的电压。
此外,被连接到每个未选字线10的开关电路61被设置成截止状态,并且被连接到每个未选字线10的开关电路62被设置成导通状态。而且,被连接到每个未选位线20的开关电路71被设置成截止状态,并且被连接到每个未选位线20的开关电路72被设置成导通状态。因此,未选字线10和未选位线20中的每一个的电压是Vdd/2。
在如上所述的用电压Vdd对所选字线10和所选位线20充电之后,控制电路200以将所选字线10和所选位线20设置成浮动状态的方式执行控制。
具体地,在时间t2,全局字线控制电路210将全局字线63设置成浮动状态,并且全局位线控制电路220将全局位线73设置成浮动状态。因此,所选字线10和所选位线20被设置成浮动状态。
在如上所述的所选字线10和所选位线20被设置成浮动状态之后,控制电路200执行控制以在时间t3开始将所选位线20放电。由此,被施加到所选择的存储单元30的电压增加,并且所选择的存储单元30的选择器50转换为导通状态。
具体地,通过使全局位线控制电路220将全局位线73放电,所选位线20的电压逐渐下降到Vss(例如,零伏)。
另外,在本实施例中,在时间t3,来自控制电路200的控制信号控制读使能信号REN被设置为高电平并且晶体管81转换为导通状态。这使恒流源310变成能够向所选择的存储单元30供应恒定电流的状态。注意,读使能信号REN转换到高电平的定时无需与所选位线20的放电开始的定时相匹配,并且在检测电路300实际上检测到被存储在磁阻效应元件40中的数据之前,读使能信号REN可以转换为高电平。
当全局字线63的电压与全局位线73的电压之间的电压差达到阈值电压Vth时,即当所选字线10的电压与所选位线20的电压之间的电压差在时间t4达到阈值电压Vth时,所选择的存储单元30的选择器50从截止状态转换成导通状态。因此,从恒流源310向所选择的存储单元30的磁阻效应元件40和选择器50的串联连接供应导通电流,并且所选字线10的电压即全局字线63的电压逐渐下降。
当全局字线63的电压下降时,全局字线63的电压与全局位线73的电压之间的电压差(这种差等于所选字线10的电压与所选位线20的电压之间的电压差)达到保持电压Vhold,即,被施加到所选择的存储单元30的电压在时间t5达到保持电压Vhold。此时,来自控制电路200的控制信号控制读使能信号REN被保持在高电平并且晶体管81被设置成导通状态。因此,导通电流被连续地从恒流源310供应到所选择的存储单元30的选择器50。出于该原因,所选择的存储单元30的选择器50未被设置成截止状态并被保持在导通状态。也就是说,在选择器50在时间t4被设置成导通状态之后,导通电流连续地通过选择器50。
控制电路200以这样的方式执行控制:在所选择的存储单元30的选择器50被设置成导通状态并且被施加到所选择的存储单元30的电压(其等于被施加到所选字线10的电压与被施加到所选位线20的电压之间的差)被保持在保持电压Vhold的状态下,读取被存储在所选择的存储单元30的磁阻效应元件40中的数据(与低电阻状态对应的数据或与高电阻状态对应的数据)。
具体地,感测放大器320检测通过所选择的存储单元30的单元电流Icell,从而确定被存储在磁阻效应元件40中的数据。如图7C所示,当磁阻效应元件40处于低电阻状态时通过所选择的存储单元30的导通电流(被描绘为保持电流Ihold1)高于当磁阻效应元件40处于高电阻状态时通过所选择的存储单元30的导通电流(被描绘为保持电流Ihold2)。因此,包括感测放大器320的检测电路300基于通过选择器50的导通电流(其等于通过所选择的存储单元30的导通电流)来检测磁阻效应元件40的电阻状态,从而确定被存储在磁阻效应元件40中的数据。包括感测放大器320的检测电路300在通过选择器50的导通电流被保持在恒定值并且被施加到所选择的存储单元30的电压被保持在保持电压Vhold的状态下检测磁阻效应元件40的电阻状态。
注意,确定被存储在磁阻效应元件40中的数据的方法不限于上文所描述的方法,即在被施加到所选择的存储单元30的电压被保持在保持电压Vhold的状态下检测通过所选择的存储单元30的保持电流Ihold的方法,其他确定方法也是适用的。
如至此所描述的,根据本实施例,通过对所选字线10和所选位线20充电、将被设置成浮动状态的所选位线20放电以及增加被施加到所选择的存储单元30的电压,选择器50被设置成导通状态。因此,可以在选择器50被设置成导通状态的状态下,可靠地将选择器50设置成导通状态,并且可靠地读取被存储在磁阻效应元件40中的数据。
此外,在被施加到所选择的存储单元30的电压(即,被施加在所选字线10与所选位线20之间的电压)达到保持电压Vhold之前,恒流源310向所选择的存储单元30供应恒定导通电流。因此,可以在选择器50被设置成导通状态的状态下可靠地读取被存储在磁阻效应元件40中的数据,而无需将选择器50转换为截止状态。
图8A至图8C是示出根据本实施例的由存储设备执行的读取操作的示例的时序图。
图8A至图8C所示的读取操作基本上类似于上文所描述的图7A至图7C所示的读取操作。然而,图8A至图8C所示的读取操作在以下方面与图7A至图7C所示的读取操作不同。在图7A至图7C所示的读取操作中,在用电压Vdd对全局字线63和全局位线73各自充电的状态下,使全局字线63和全局位线73转换为浮动状态。相比之下,在图8A至图8C所示的读取操作中,在用电压Vdd对全局字线63充电并用电压Vdd/2对全局位线73充电的状态下,使全局字线63和全局位线73转换为浮动状态。也就是说,在图8A至图8C所示的读取操作中,第一电压与第二电压不同。注意,第一电压和第二电压不限于图7A至图7C所示的读取操作的示例中的值或图8A至图8C所示的读取操作的示例中的值,只要第一电压与第二电压之间的差可以小于阈值电压Vth即可。
在图8A至图8C所示的读取操作的示例中,类似于图7A至图7C所示的读取操作,可以产生与上文所描述的实施例类似的效果,并且类似地,可以在选择器50被设置成导通状态的状态下可靠地读取被存储在磁阻效应元件40中的数据。
尽管在上文所描述的实施例中使用磁阻效应元件作为可变电阻存储元件,但是,也可以使用其他可变电阻存储元件。
尽管已经描述了某些实施例,但是这些实施例仅以示例的方式呈现,并不旨在限制本公开的范围。实际上,可以以各种其他形式实现本文所描述的新颖的实施例;此外,可以对本文所描述的实施例的形式进行的各种省略、替代和改变,而不脱离本公开的精神。所附的权利要求及其等同旨在覆盖如落在本公开的范围和精神内的这种形式或修改。
标记的说明
10:字线(第一互连)
20:位线(第二互连)
30:存储单元
40:磁阻效应元件
41:存储层
42:参考层
43:隧道势垒层
50:选择器(开关元件)
51:下电极
52:上电极
53:选择器材料层
61、62:开关电路
63:全局字线
64:电压供应线
71、72:开关电路
73:全局位线
74:电压供应线
81、82:晶体管
100:存储单元阵列部
200:控制电路
210:全局字线控制电路
220:全局位线控制电路
300:检测电路
310:恒流源
320:感测放大器
Claims (20)
1.一种存储设备,包括:
第一互连,其在第一方向上延伸;
第二互连,其在与所述第一方向交叉的第二方向上延伸;
存储单元,其被连接在所述第一互连与所述第二互连之间,并且包括可变电阻存储元件和开关元件,所述开关元件与所述可变电阻存储元件串联连接在所述存储单元的第一端与第二端之间,所述第一端和所述第二端被分别连接到所述第一互连和所述第二互连;以及
控制电路,其被配置为执行对读取被存储在所述存储单元中的数据的读取操作的控制,其中,
所述控制电路以这样的方式执行控制:将已用第一电压充电的所述第一互连和已用第二电压充电的所述第二互连设置成浮动状态,通过将被设置成所述浮动状态的所述第二互连放电来将所述开关元件设置成导通状态,从而增加被施加到所述存储单元的电压,并且在所述开关元件被设置成所述导通状态的状态下读取被存储在所述存储单元中的数据。
2.根据权利要求1所述的存储设备,其中,
当被施加在所述存储单元上的电压等于或高于阈值电压时,所述开关元件转换为所述导通状态,并且当被施加在所述存储单元上的电压低于保持电压时,所述开关元件转换为截止状态,其中,所述保持电压低于所述阈值电压且高于零电压。
3.根据权利要求2所述的存储设备,其中,所述第一电压与所述第二电压之间的差小于所述阈值电压。
4.根据权利要求2所述的存储设备,其中,在读取被存储在所述存储单元中的数据时,被施加到所述第一互连的电压与被施加到所述第二互连的电压之间的差等于所述保持电压。
5.根据权利要求1所述的存储设备,其中,所述第一电压等于所述第二电压。
6.根据权利要求1所述的存储设备,其中,所述第一电压与所述第二电压不同。
7.根据权利要求1所述的存储设备,其中,所述控制电路以这样的方式执行控制:在所述开关元件被设置成所述导通状态之后,导通电流连续地通过所述开关元件。
8.根据权利要求7所述的存储设备,还包括:
恒流源,其向所述开关元件供应所述导通电流。
9.根据权利要求1所述的存储设备,还包括:
检测电路,其基于通过所述开关元件的导通电流,检测所述可变电阻存储元件的电阻状态。
10.根据权利要求9所述的存储设备,其中,所述检测电路在所述导通电流被保持在恒定值的状态下检测所述可变电阻存储元件的电阻状态。
11.根据权利要求1所述的存储设备,其中,所述可变电阻存储元件是磁阻效应元件。
12.一种存储设备,包括:
多个位线,其包括第一位线和第二位线;
多个字线,其包括第一字线和第二字线;
在所述位线与所述字线之间的多个存储单元,每一个所述存储单元包括可变电阻元件和开关元件,所述可变电阻元件和所述开关元件被串联连接在第一端与第二端之间,所述第一端被连接到所述位线之一,所述第二端被连接到所述字线之一;
控制电路;以及
检测电路,其中,
在读取被存储在目标存储单元中的数据的读取操作期间,其中所述目标存储单元是在所述第一位线与所述第一字线之间的所述存储单元之一,
当所述第一位线处于第一电压并且所述第一字线处于第二电压时,所述控制电路将所述第一位线和所述第一字线设置成浮动状态,
在将所述第一位线和所述第一字线设置成浮动状态之后,所述控制电路将所述第一位线放电,并向所述目标存储单元的所述开关元件供应恒定电流以导通所述目标存储单元的所述开关元件,以及
当所述第一字线与所述第一位线之间的电压差处于保持电压并且所述恒定电流继续被供应给所述目标存储单元的所述开关元件时,所述检测电路检测通过所述目标存储单元的电流,并且基于所检测到的电流,确定被存储在所述目标存储单元中的数据,其中,所述保持电压小于阈值电压且大于零电压。
13.根据权利要求12所述的存储设备,其中,当被施加在所述存储单元上的电压等于或高于所述阈值电压时,所述开关元件转换为导通状态,并且当被施加在所述存储单元上的电压低于所述保持电压时,所述开关元件转换为截止状态。
14.根据权利要求13所述的存储设备,其中,所述第一电压与所述第二电压之间的差小于所述阈值电压。
15.根据权利要求12所述的存储设备,其中,所述第一电压等于所述第二电压。
16.根据权利要求12所述的存储设备,其中,所述第一电压与所述第二电压不同。
17.根据权利要求12所述的存储设备,其中,在所述开关元件被导通之后,所述控制电路连续地向所述开关元件供应所述恒定电流。
18.根据权利要求12所述的存储设备,其中,当所检测到的电流高于参考电平时,所述检测电路确定具有第一值的数据被存储在所述目标存储单元中,并且当所检测到的电流低于所述参考电平时,所述检测电路确定具有第二值的数据被存储在所述目标存储单元中。
19.根据权利要求12所述的存储设备,其中,在对所述目标存储单元的读取操作期间,向所述第二位线和所述第二字线施加固定电压。
20.根据权利要求19所述的存储设备,其中,所述固定电压等于所述第一电压的一半。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021-037466 | 2021-03-09 | ||
JP2021037466A JP2022137794A (ja) | 2021-03-09 | 2021-03-09 | 記憶装置 |
US17/462449 | 2021-08-31 | ||
US17/462,449 US11908501B2 (en) | 2021-03-09 | 2021-08-31 | Storage device that read data while a switching element of a memory cell is on |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115050407A true CN115050407A (zh) | 2022-09-13 |
Family
ID=83157073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210099117.4A Pending CN115050407A (zh) | 2021-03-09 | 2022-01-25 | 存储设备 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN115050407A (zh) |
TW (1) | TWI826897B (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9263126B1 (en) * | 2010-09-01 | 2016-02-16 | Nantero Inc. | Method for dynamically accessing and programming resistive change element arrays |
KR102480013B1 (ko) * | 2018-11-26 | 2022-12-22 | 삼성전자 주식회사 | 누설 전류를 보상하는 메모리 장치 및 이의 동작 방법 |
US10650889B1 (en) * | 2018-12-14 | 2020-05-12 | Samsung Electronics Co., Ltd. | Energy efficient phase change random access memory cell array write via controller-side aggregation management |
KR20210013418A (ko) * | 2019-07-24 | 2021-02-04 | 삼성전자주식회사 | 독출 디스터브를 감소한 메모리 장치 및 메모리 장치의 동작방법 |
-
2022
- 2022-01-10 TW TW111100934A patent/TWI826897B/zh active
- 2022-01-25 CN CN202210099117.4A patent/CN115050407A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
TW202236282A (zh) | 2022-09-16 |
TWI826897B (zh) | 2023-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9530462B2 (en) | Memory cell with decoupled read/write path | |
CN110910929A (zh) | 非易失性存储装置 | |
US11676661B2 (en) | Storage device | |
US20200082864A1 (en) | Magnetic storage device | |
US10978124B2 (en) | Method and circuits for programming STT-MRAM cells for reducing back-hopping | |
CN112530492B (zh) | 存储装置 | |
US11908501B2 (en) | Storage device that read data while a switching element of a memory cell is on | |
US10847200B2 (en) | Magnetic storage device | |
CN113497085B (zh) | 存储装置 | |
TWI826897B (zh) | 儲存裝置 | |
US7796421B2 (en) | Programmable magnetic read only memory (MROM) | |
US20240145001A1 (en) | Memory device | |
EP4297034A1 (en) | Magnetic memory device | |
US20230410853A1 (en) | Memory system | |
TW202314693A (zh) | 記憶體系統 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |