CN113497085B - 存储装置 - Google Patents

存储装置 Download PDF

Info

Publication number
CN113497085B
CN113497085B CN202110219387.XA CN202110219387A CN113497085B CN 113497085 B CN113497085 B CN 113497085B CN 202110219387 A CN202110219387 A CN 202110219387A CN 113497085 B CN113497085 B CN 113497085B
Authority
CN
China
Prior art keywords
state
voltage
memory cell
wiring
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110219387.XA
Other languages
English (en)
Other versions
CN113497085A (zh
Inventor
长田佳晃
初田幸辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN113497085A publication Critical patent/CN113497085A/zh
Application granted granted Critical
Publication of CN113497085B publication Critical patent/CN113497085B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Iron Core Of Rotating Electric Machines (AREA)
  • Vehicle Body Suspensions (AREA)
  • Valve Device For Special Equipments (AREA)

Abstract

实施方式提供一种可抑制流动在存储单元的峰值电流的存储装置。实施方式的存储装置具备：第1及第2配线(WL)及(BL)；存储单元(MC)，包含电阻变化存储元件及开关元件；第1及第2共通配线(GWL)及(GBL)；以及第1及第2选择电路(21)及(22)；当存取连接在期望的第1及第2配线间的期望的存储单元时，将经由第1选择电路的期望的第1配线与第1共通配线间的路径设为第1路径，将经由第2选择电路的期望的第1配线与第1共通配线间的路径设为第2路径，在包含期望的存储单元所含的开关元件从断开状态转移到接通状态的时点的期间内，将第1及第2路径的一条设定为电导通状态，且将另一条设定为电非导通状态。

Description

存储装置
[相关申请]
本申请案享有以日本专利申请案第2020-049110号(申请日：2020年3月19日)为基础申请案的优先权。本申请案通过参考所述基础申请案而包含基础申请案的全部内容。
技术领域
本发明的实施方式涉及一种存储装置。
背景技术
提出有一种存储装置，在半导体衬底上集成有包含互相串联连接的电阻变化存储元件及开关元件的多个存储单元。
发明内容
本发明所要解决的问题在于提供一种可抑制流动在存储单元的峰值电流的存储装置。
实施方式的存储装置具备：多条第1配线，分别在第1方向延伸；多条第2配线，分别在与所述第1方向交叉的第2方向延伸；多个存储单元，分别连接在对应的所述第1配线与对应的所述第2配线间，包含可设定低电阻状态及高电阻状态的电阻变化存储元件，及串联连接于所述电阻变化存储元件的开关元件；第1共通配线，对所述多条第1配线设置；第2共通配线，对所述多条第2配线设置；第1选择电路，介置在所述多条第1配线各自的一端部与所述第1共通配线间；及第2选择电路，介置在所述多条第1配线各自的另一端部与所述第1共通配线线间；且在存取连接在期望的所述第1配线与期望的所述第2配线间的期望的所述存储单元时，将经由所述第1选择电路的所述期望的第1配线与所述第1共通配线间的路径设为第1路径，将经由所述第2选择电路的所述期望的第1配线与所述第1共通配线间的路径设为第2路径，在包含所述期望的存储单元所含的所述开关元件从断开状态转移到接通状态的时点的第1存取期间，将所述第1路径及所述第2路径的一条设定为电导通状态，且将所述第1路径及所述第2路径的另一条设定为电非导通状态。
附图说明
图1是表示实施方式的存储装置的整体构成的图。
图2是示意性表示实施方式的存储装置所含的存储单元阵列区域的基本构成的一例的立体图。
图3是示意性表示实施方式的存储装置所含的存储单元阵列区域的基本构成的另一例的立体图。
图4是示意性表示实施方式的存储装置所含的磁阻效应元件的构成例的剖视图。
图5是示意性表示实施方式的存储装置所含的选择器的电流-电压特性的图。
图6是示意性表示实施方式的存储装置所含的存储单元阵列区域、字线选择电路及位线选择电路等的具体构成的图。
图7是示意性表示实施方式的存储装置所含的存储单元读出时的电流-电压特性的图。
图8是表示实施方式的存储装置所含的判定电路的功能性构成的框图。
图9A是表示实施方式的存储装置中判定动作所需要的电压取得动作的图。
图9B是表示实施方式的存储装置中判定动作所需要的电压取得动作的图。
图9C是表示实施方式的存储装置中判定动作所需要的电压取得动作的图。
图9D是表示实施方式的存储装置中判定动作所需要的电压取得动作的图。
图9E是表示实施方式的存储装置中判定动作所需要的电压取得动作的图。
图9F是表示实施方式的存储装置中判定动作所需要的电压取得动作的图。
图9G是表示实施方式的存储装置中判定动作所需要的电压取得动作的图。
图9H是表示实施方式的存储装置中判定动作所需要的电压取得动作的图。
图9I是表示实施方式的存储装置中判定动作所需要的电压取得动作的图。
图9J是表示实施方式的存储装置中判定动作所需要的电压取得动作的图。
图9K是表示实施方式的存储装置中判定动作所需要的电压取得动作的图。
图10是表示实施方式的存储装置中的读出动作的时序图。
图11是表示实施方式的存储装置中的读出动作的第1变化例的时序图。
图12是表示实施方式的存储装置中的读出动作的第2变化例的时序图。
图13是表示实施方式的存储装置中的读出动作的第3变化例的时序图。
图14是表示实施方式的存储装置中的读出动作的第4变化例的时序图。
图15是表示实施方式的存储装置中的写入动作的基本动作例的时序图。
图16是表示实施方式的存储装置中的写入动作的变化例的时序图。
图17(a)～(d)是表示实施方式的存储装置中的峰值电流的模拟结果的图。
图18(a)～(d)是表示实施方式的存储装置的比较例中的峰值电流的模拟结果的图。
图19是表示实施方式的变化例的存储装置所含的判定电路的功能性构成的框图。
具体实施方式
以下，参考附图说明实施方式。
图1是表示实施方式的存储装置的基本构成的图。
图1所示的存储装置包含：存储单元阵列区域10、字线选择电路(第1选择电路)21、字线选择电路(第2选择电路)22、位线选择电路(第3选择电路)30、及控制电路40。
图2是示意性表示所述存储单元阵列区域10的基本构成的立体图。另外，图2所示的X方向、Y方向及Z方向互相正交。
在存储单元区域10，设有多个存储单元MC、多条字线(第1配线)WL、及多条位线(第2配线)BL。
各字线WL在X方向(第1方向)延伸，各位线BL在与X方向交叉的Y方向(第2方向)延伸。
各存储单元MC连接在对应的字线WL与对应的位线BL间。对连接在期望的存储单元(成为选择对象的存储单元)MC的字线WL与连接在期望的存储单元MC的位线BL间施加特定的电压，流动特定的电流，由此可对期望的存储单元MC进行写入或读出。各存储单元MC包含：非易失性电阻变化存储元件，可选择性设定低电阻状态及高电阻状态(具有比低电阻状态的电阻值高的电阻值的状态)；及双端子型开关元件，串联连接于电阻变化存储元件。本实施方式中，使用磁阻效应元件101作为非易失性的电阻变化存储元件，使用选择器102作为双端子型开关元件。
另外，图2所示的例中，选择器102设置在磁阻效应元件101的上层侧，如图3所示，选择器102也可设置在磁阻效应元件101的下层侧。
此外，图2及图3所示的例中，位线BL设置在字线WL的上层侧，但位线BL也可设置在字线WL的下层侧。
图4是示意性表示存储单元MC所含的磁阻效应元件(非易失性的电阻变化存储元件)101的构成例的剖视图。另外，磁阻效应元件也称为MTJ(magnetic tunnel junction：磁穿隧接面)元件。
如图4所示，磁阻效应元件101包含：存储层(第1磁性层)101a、参考层(第2磁性层)101b、及设置在存储层101a与参考层101b间的通道障壁层(非磁性层)101c。
存储层101a由具有可变的磁化方向的强磁性层形成。参考层101b以具有固定的磁化方向的强磁性层形成。通道障壁层101c是由绝缘材料形成的非磁性层。另外，可变的磁化方向意指磁化方向对于特定的写入电流改变，固定的磁化方向意指磁化方向对于特定的写入电流不改变。
存储层101a的磁化方向相对于参考层101b的磁化方向平行的情况下，磁阻效应元件101成为低电阻状态，存储层101a的磁化方向相对于参考层101b的磁化方向反平行的情况下，磁阻效应元件101成为高电阻状态。因此，磁阻效应元件101可根据电阻状态(低电阻状态、高电阻状态)存储2值数据。此外，磁阻效应元件101的电阻状态(低电阻状态、高电阻状态)可根据流动在磁阻效应元件101的写入电流的方向设定。也就是说，在电流从存储层101a向参考层101b流动的情况下与电流从参考层101b向存储层101a流动的情况下，对磁阻效应元件101设定不同的电阻状态。
另外，图4所示例是存储层101a位于比参考层101b更靠下层侧的下自由型磁阻效应元件，但也可使用存储层101a位于比参考层101b更靠上层侧的上自由型磁阻效应元件。此外，也可进而设置位移消除层，消除从参考层101b施加到存储层101a的磁场。
图5是示意性表示存储单元MC所含的选择器(双端子型开关元件)102的电流-电压特性的图。选择器102例如可使用含有硫族元素的材料。
选择器102具有非线性电流-电压特性。如果施加在2个端子间的电压增加，达到第1电压V1(接通电压)，那么选择器102具有以下特性：从断开状态转移到接通状态，如果成为接通状态，那么2个端子间的电压转移到低于第1电压V1的第2电压V2，电流急剧增加。此外，如果施加在2个端子间的电压减少，达到第2电压V2(断开电压)，那么选择器102具有从接通状态转移到断开状态的特性。此外，选择器102具有双方向(正方向及负方向)上互相对称的电流-电压特性。
对字线WL与位线BL间施加特定的电压，将选择器102设为接通状态，由此可对磁阻效应元件101进行写入或读出。
如果返回到图1的说明，那么字线选择电路(第1选择电路)21及字线选择电路(第2选择电路)22是选择连接在期望的存储单元(成为选择对象的存储单元)MC的期望的字线(成为选择对象的字线)WL的字线选择电路。如后述，字线选择电路21及22都包含多个开关，具有将全局字线(第1共通配线)GWL与期望的字线(期望的局部字线)WL电连接的功能。具体来说，通过将连接在期望的字线WL的开关设为接通状态，而可将全局字线GWL与期望的字线WL电连接。
位线选择电路(第3选择电路)30是选择连接在期望的存储单元MC的期望的位线(成为选择对象的位线)BL的位线选择电路。位线选择电路30包含多个开关，具有将全局位线(第2共通配线)GBL与期望的位线(期望的局部位线)BL电连接的功能。具体来说，通过将连接在期望的位线BL的开关设为接通状态，而可将全局位线GBL与期望的位线BL电连接。
对期望的字线(成为选择对象的字线)WL与期望的位线(成为选择对象的位线)BL间施加电压，流动特定的电流，由此可对期望的存储单元(成为选择对象的存储单元)MC进行写入或读出。
控制电路40是进行包含字线选择电路21、字线选择电路22及位线选择电路30的控制在内的各种控制的控制电路，且包含后述的判定电路50。
图6是示意性表示存储单元阵列区域10、字线选择电路21、字线选择电路22及位线选择电路30等的具体构成的图。
如已阐述，在存储单元阵列区域10阵列状设有多个存储单元MC，各存储单元MC连接在对应的字线WL与对应的位线BL间。
字线选择电路(第1选择电路)21介置在多条字线(第1配线)WL各自的一端部与全局字线(第1共通配线)GWL间，包含分别连接在对应的字线WL的一端部的多个开关(第1开关)SW1。
字线选择电路(第2选择电路)22介置在多条字线(第1配线)WL各自的另一端部与全局字线(第1共通配线)GWL间，包含分别连接在对应的字线WL的另一端部的多个开关(第2开关)SW2。
位线选择电路(第3选择电路)30介置在多条位线(第2配线)BL各自的一端部与全局位线(第2共通配线)GBL间，包含分别连接在对应的位线BL的一端部的多个开关(第3开关)SW3。
在全局字线GWL经由开关SW4连接有SW5。开关SW4是全局字线GWL的选择用开关，开关SW5是各种电压对字线WL的供给用开关。在全局位线GBL经由开关SW6连接有SW7。开关SW6是全局位线GBL的选择用开关，开关SW7是各种电压对位线BL的供给用开关。
开关SW1～SW7例如使用晶体管构成。可由图1所示的控制电路40控制开关SW1～SW7的状态(接通状态/断开状态)。
以下，说明存取(选择)期望的存储单元MC时的基本动作。另外，以下的说明中，开关SW4、SW5、SW6及SW7设定为接通状态(导通状态)。
存取(选择)期望的存储单元MC时，选择连接在期望的存储单元MC的期望的字线WL及期望的位线BL。也就是说，由图1所示的控制电路40，来控制连接在期望的字线WL的开关SW1及开关SW2的状态(接通状态/断开状态)，并控制连接在期望的位线BL的开关SW3的状态(接通状态/断开状态)。由此，将期望的字线WL与全局字线GWL间的路径设定为电导通状态，将期望的位线BL与全局位线GBL间的路径设定为电导通状态。
本实施方式中，存取期望的存储单元MC时，将连接在期望的位线BL的期望的开关SW3设定为接通状态，将未连接在期望的位线BL的其他开关SW3全部设定为断开状态。另一方面，存取期望的存储单元MC时，在包含期望的存储单元MC所含的选择器102从断开状态转移到接通状态的时点的第1存取期间，将连接在期望的字线WL的期望的开关SW1及期望的开关SW2的一个设定为接通状态，将另一个设定为断开状态。将未连接在期望的字线WL的其他开关SW1及开关SW2全部设定为断开状态。
如上所述，通过控制期望的开关SW1及期望的开关SW2，将经由期望的开关SW1的期望的字线WL与全局字线GWL间的路径设为第1路径，将经由期望的开关SW2的期望的字线WL与全局字线GWL间的路径设为第2路径，在所述第1存取期间，将第1路径及第2路径的一条设定为电导通状态，将第1路径及第2路径的另一条设定为电非导通状态。
更一般性来说，将经由字线选择电路21的期望的字线WL与全局字线GWL间的路径设为第1路径，将经由字线选择电路22的期望的字线WL与全局字线GWL间的路径设为第2路径，在包含期望的存储单元MC所含的选择器102从断开状态转移到接通状态的时点的第1存取期间，将第1路径及第2路径的一条设定为电导通状态，将第1路径及第2路径的另一条设定为非电导通状态。
此外，优选将期望的开关SW1及期望的开关SW2中，距离期望的存储单元MC较远的开关设定为接通状态，将距离期望的存储单元MC较近的开关设定为断开状态。更一般性来说，优选将第1路径及第2路径中，远离期望的存储单元MC的路径设定为导通状态，将靠近期望的存储单元MC的路径设定为非导通状态。
通过进行如所述的控制，如下文所述，可抑制存取存储单元MC时流动在存储单元MC的峰值电流。
如果在存取期望的存储单元MC时，将期望的开关SW1及期望的开关SW2都设定为接通状态，那么期望的存储单元MC与全局字线GWL经由期望的开关SW1及期望的开关SW2这两个开关电连接。因此，期望的存储单元MC所含的选择器102从断开状态转移到接通状态时，可能会导致经由期望的开关SW1及期望的开关SW2这两个开关，从全局字线GWL向期望的存储单元MC流动大峰值电流。尤其，有因全局字线GWL的寄生电容及选择器102的电流-电压特性，而导致非常大的峰值电流流动在存储单元MC的可能。也就是说，由于全局字线GWL具有较大线宽，所以具有较大寄生电容。此外，选择器102具有如图5所示的电流-电压特性。由于这些原因，选择器102从断开状态转移到接通状态时，将在存储单元MC中流动非常大的峰值电流。
本实施方式中，将期望的开关SW1及期望的开关SW2的一个设定为接通状态，且将另一个设定为断开状态。因此，可抑制期望的存储单元MC所含的选择器102从断开状态转移到接通状态时，从全局字线GWL流动到期望的存储单元MC的峰值电流。
尤其，如下文所述，将期望的开关SW1及期望的开关SW2中，距离期望的存储单元MC较远的开关设定为接通状态，将距离期望的存储单元MC较近的开关设定为断开状态，由此可更有效抑制流动在期望的存储单元MC的峰值电流。
一般来说，由于字线WL的线宽与全局字线GWL的线宽相比较小，所以字线WL具有大于全局字线GWL的寄生电阻。期望的开关(期望的开关SW1或期望的开关SW2)与期望的存储单元MC的距离越长，字线WL的寄生电阻越大。寄生电阻越大，流动在期望的存储单元MC的峰值电流越小。本实施方式中，将期望的开关SW1及期望的开关SW2中，距离期望的存储单元MC较远的开关设定为接通状态，将距离期望的存储单元MC较近的开关设定为断开状态，由此将寄生电阻较大的路径设定为导通状态，将寄生电阻较小的路径设定为非导通状态。因此，仅经由寄生电阻较大的路径对期望的存储单元MC供给电流，所以可更有效抑制流动在期望的存储单元MC的峰值电流。
另外，所述开关控制也可应用于读出动作时及写入动作时的任一时，尤其应用于读出动作时，由此可抑制因流动在存储单元MC的峰值电流引起的读取干扰。
此外，由于进行所述开关控制，会导致读出动作及写入动作的动作速度降低，但通过仅在读出动作时应用所述开关控制，可避免写入动作时的动作速度降低，且可抑制读出动作时的读取干扰。
接着，针对本实施方式的存储装置中的读出动作及读出数据的判定动作进行说明。
读出动作通过以下进行：基于所述方法，对连接在期望的存储单元MC的期望的字线WL与连接在期望的存储单元MC的期望的位线BL间施加特定的电压，流动特定的电流。也就是说，在所述第1存取期间，通过对期望的字线WL与期望的位线BL间施加读出电压，而将期望的存储单元MC所含的选择器102设定为接通状态，经由第1路径(经由期望的开关SW1的路径)及第2路径(经由期望的开关SW2的路径)的一条，读出设定在期望的存储单元MC所含的磁阻效应元件101的电阻状态(低电阻状态或高电阻状态)。
判定动作通过图1所示的判定电路50进行。判定电路50是判定预先设定在期望的存储单元MC所含的磁阻效应元件101的判定对象电阻状态(低电阻状态或高电阻状态)的判定电路。基于判定对象电阻状态，判定存储在磁阻效应元件101的2值数据。具体来说，判定电路50在期望的存储单元MC所含的选择器102从接通状态转移到断开状态时，基于施加在期望的字线WL与期望的位线BL间的判定对象电压，判定预先设定在磁阻效应元件101的判定对象电阻状态。以下，针对由判定电路50进行的判定动作进行说明。
图7是示意性表示选择的存储单元(期望的存储单元MC)读出时的电流-电压特性的图。图7中，横轴表示选择的存储单元MC的两端间的电压(施加在选择的字线WL与选择的位线BL间的电压)，纵轴表示流动在选择的存储单元MC的电流。特性(L)是将磁阻效应元件101设定在低电阻状态时的特性，特性(H)是将磁阻效应元件101设定在高电阻状态时的特性。另外，特性(L)及特性(H)中，虚线所示的特性部分(c)都是现实上未显现的虚拟特性部分。
包含磁阻效应元件101的存储单元MC中，一般来说，选择器102的断开电阻(断开状态时的电阻)充分大于磁阻效应元件101的电阻(低电阻状态时的电阻、高电阻状态时的电阻)。因此，在磁阻效应元件101设定为低电阻状态的情况下与磁阻效应元件101设定为高电阻状态的情况下，选择器102从断开状态转移到接通状态的存储单元MC的电流-电压特性(与特性部分(a)对应)实质上相同。也就是说，在磁阻效应元件101设定为低电阻状态的情况下与设定为高电阻状态的情况下，选择器102从断开状态转移到接通状态时，施加在存储单元MC的两端间的电压(阈值电压Vth)实质上相同。
另一方面，选择器102从断开状态转移到接通状态后，在磁阻效应元件101为低电阻状态的情况下与高电阻状态的情况下，存储单元MC的电流-电压特性产生差。因此，对存储单元MC供给读出电流Iread时，在磁阻效应元件101为低电阻状态的情况与高电阻状态的情况下，存储单元MC的两端间的电压产生差。可基于所述电压差，判定磁阻效应元件101的电阻状态(低电阻状态、高电阻状态)。
读出电流Iread大于保持电流Ihold的情况下，不会产生大的问题，但读出电流Iread小于保持电流Ihold的情况下，可能会产生大问题。因此，消除这种问题较为重要。
另外，保持电流Ihold是选择器102从接通状态转移到断开状态时流动在存储单元MC的电流。此外，将选择器102从接通状态转移到断开状态时施加在存储单元MC的电压规定为保持电压Vhold。也就是说，将对应于保持电流Ihold的电压规定为保持电压Vhold。此外，将磁阻效应元件101为低电阻状态时的保持电压规定为保持电压Vholdl，将磁阻效应元件101为高电阻状态时的保持电压规定为保持电压Vholdh。
读出电流Iread小于保持电流Ihold的情况下，选择器102从接通状态转移到断开状态时，存储单元MC的电流-电压特性从特性(b)转移到特性(a)而非特性(c)。由于对存储单元MC持续供给读出电流Iread，所以可能会产生存储单元MC的电压依照特性(a)上升到阈值电压Vth后，再次转移到保持电压Vhold的现象。其结果，可能会导致对存储单元MC交替重复施加阈值电压Vth与保持电压Vhold，产生存储单元MC的施加电压振荡的现象。如果产生这种现象，那么无法进行稳定的读出。
因此，本实施方式中，如下所述，判定预先设定在磁阻效应元件101的判定对象电阻状态(低电阻状态或高电阻状态)。
图8是表示进行判定动作的判定电路50的功能性构成的框图。图9A～图9K是表示判定动作所需要的电压取得动作的图。
图9A～图9K所示的电压取得动作中，大致分为包含第1读出动作(图9A～图9E所示的动作)、与第1读出动作后进行的第2读出动作(图9G～图9K所示的动作)。
如果用来进行对期望的存储单元MC的读出动作的存取期间开始，那么开关SW4、SW5、SW6及SW7全部设定为接通状态(导通状态)。此外，为了选择连接在期望的存储单元MC的期望的位线BL，将连接在期望的位线BL的期望的开关SW3设定为接通状态(导通状态)。此外，为了选择连接在期望的存储单元MC的期望的字线WL，将期望的开关SW1及期望的开关SW2的一个设定为接通状态。将期望的开关SW1及期望的开关SW2的另一个设定为断开状态。
以下，为简化说明，将期望的开关SW1设定为断开状态，将期望的开关SW2设定为接通状态。也就是说，期望的开关SW1与期望的存储单元MC的距离比期望的开关SW2与期望的存储单元MC的距离近。图6所示的例中，表示选择从存储器阵列区域10左起第2个且从上起第2个存储单元MC(黑圆所示的存储单元MC)作为期望的存储单元MC的情况。
以下，将所述开关SW1～SW7的状态设为初始开关状态，参考图9A～图9K，说明存取期间开始后的动作。另外，为简化说明，图9A～图9K中，仅表示期望的存储单元MC、连接在期望的存储单元MC的期望的字线WL、及连接在期望的存储单元MC的期望的位线BL。因此，以下的说明中，存储单元MC是指期望的存储单元MC，字线WL是指期望的字线WL，位线BL是指期望的位线BL。
首先，如图9A所示，对字线WL及位线BL施加相同的电压(VDD/2)。电压VDD是略高于所述阈值电压Vth(参考图7)的电压。具体来说，经由开关SW5、开关SW4、全局字线GWL、期望的开关SW2，对期望的字线WL施加电压(VDD/2)，经由开关SW7、开关SW6、全局位线GBL、期望的开关SW3，对期望的位线BL施加电压(VDD/2)。因此，施加在期望的存储单元MC的电压为零。
接着，如图9B所示，对位线BL施加电压VDD。此外，对字线WL施加与图9A的施加电压相同的电压(VDD/2)。
接着，如图9C所示，将位线BL设定为浮动状态。具体来说，通过将开关SW7设为断开状态，而将位线BL设定为浮动状态。由于是浮动状态，所以位线BL的电压维持在VDD。此外，字线WL的施加电压维持在(VDD/2)。
接着，如图9D所示，在位线BL维持在浮动状态的状态下，对字线WL施加电压VSS(例如接地电压)。由此，对字线WL与位线BL间施加高于阈值电压Vth的电压(VDD-VSS)。其结果，也对存储单元MC施加高于阈值电压Vth的电压(VDD-VSS)，存储单元MC内的选择器102从断开状态转移到接通状态。由此，经由存储单元MC在字线WL与位线BL间流动电流。如已阐述，连接在字线WL的开关SW1及开关SW2中，开关SW2设定为接通状态，开关SW1设定为断开状态。因此，如已说明，可抑制选择器102从断开状态转移到接通状态时产生的峰值电流。
如上所述，通过选择器102从断开状态转移到接通状态，经由存储单元MC在字线WL与位线BL间流动电流。此时，由于位线BL维持在浮动状态，所以位线BL的电位自动逐渐减少。
其结果，如图9E所示，位线BL的电位达到保持电压Vhold(图7所示的Vholdl或Vholdh)。也就是说，字线WL与位线BL间的电压成为保持电压Vhold，存储单元MC的两端间的电压成为保持电压Vhold。如已阐述，如果存储单元MC的两端间的电压成为保持电压Vhold，那么选择器102从接通状态转移到断开状态。因此，不在存储单元MC流动电流，存储单元MC的两端间的电压维持在保持电压Vhold。也就是说，位线BL的电位维持在保持电压Vhold。如果设定在存储单元MC内的磁阻效应元件101的判定对象电阻状态为低电阻状态，那么保持电压为Vholdl(参考图7)，如果设定在存储单元MC内的磁阻效应元件101的判定对象电阻状态为高电阻状态，那么保持电压为Vholdh(参考图7)。判定电路50检测此时的保持电压(Vholdl或Vholdh)作为判定对象电压，保持在电压保持部51(参考图8)。
如上所述，通过第1读出动作取得判定对象电压，如图9F所示，在存储单元MC内的磁阻效应元件101设定低电阻状态及高电阻状态的一个，作为参考电阻状态。也就是说，对磁阻效应元件101写入低电阻状态及高电阻状态的一个，作为参考电阻状态。具体来说，对字线WL与位线BL间施加特定的写入电压，使选择器102从断开状态转移到接通状态，在磁阻效应元件101流动特定的写入电流，由此对磁阻效应元件101设定参考电阻状态。
如此对磁阻效应元件101设定参考电阻状态后，进行图9G～图9K所示的第2读出动作。
第2读出动作的基本顺序与所述第1读出动作的顺序相同，与图9A～图9E的顺序同样地进行图9G～图9K的顺序。第2读出动作中的字线选择电路21及22的基本动作也与所述第1读出动作中的字线选择电路21及22的动作相同。
图9G的步骤与图9A的步骤相同，对字线WL及位线BL施加同一电压VDD/2。图9H的步骤与图9B的步骤相同，对位线BL施加电压VDD。图9I的步骤与图9C的步骤相同，将位线BL设定为浮动状态。图9J的步骤与图9D的步骤相同，在位线BL维持浮动状态的状态下，对字线WL施加电压VSS。由此，对存储单元MC施加电压(VDD-VSS)，存储单元MC内的选择器102从断开状态转移到接通状态。
其结果，位线BL的电位自动逐渐减少，在图9K的步骤中，与图9E的步骤相同，位线BL的电位达到保持电压Vhold(Vholdl或Vholdh)。也就是说，字线WL与位线BL间的电压成为保持电压Vhold，存储单元MC的两端间的电压成为保持电压Vhold。由此，选择器102从接通状态转移到断开状态，存储单元MC的两端间的电压维持在保持电压Vhold。此时，图9F的步骤中，如果设定在磁阻效应元件101的参考电阻状态为低电阻状态，那么保持电压成为Vholdl，图9F的步骤中，如果设定在磁阻效应元件101的参考电阻状态为高电阻状态，那么保持电压成为Vholdh。判定电路50检测此时的保持电压(Vholdl或Vholdh)作为参考电压，并保持在电压保持部51。
如上所述，通过第2读出动作取得参考电压。
判定电路50中，基于通过第1读出动作取得的判定对象电压与通过第2读出动作取得的参考电压，判定预先设定在磁阻效应元件101的判定对象电阻状态。也就是说，判定存储在磁阻效应元件101的2值数据。具体来说，如下文所述。
首先，通过判定电路50内的电压差取得部52(参考图8)，取得判定对象电压与参考电压的电压差。通过判定电路50内的比较部53，将电压差与基准电压差进行比较。判定电路50内的决定部54中，基于比较部53所得的比较结果，判定磁阻效应元件101的判定对象电阻状态。具体来说，判定对象电压与参考电压的电压差小于基准电压差的情况下，判定磁阻效应元件101的判定对象电阻状态为与参考电阻状态相同的电阻状态，判定对象电压与参考电压的电压差大于基准电压差的情况下，判定磁阻效应元件101的判定对象电阻状态为与参考电阻状态不同的电阻状态。以下，具体地加以说明。
第1读出动作及第2读出动作是对同一存储单元(期望的存储单元)MC进行，对同一存储单元(期望的存储单元)MC取得判定对象电压及参考电压的读出动作。因此，如果判定对象电阻状态为与参考电阻状态相同的电阻状态，那么认为判定对象电压成为与参考电压相同的电压。因此，判定对象电压与参考电压的电压差小于基准电压差的情况下，判定磁阻效应元件101的判定对象电阻状态为与参考电阻状态相同的电阻状态，判定对象电压与参考电压的电压差大于基准电压差的情况下，判定磁阻效应元件101的判定对象电阻状态为与参考电阻状态不同的电阻状态。例如，参考电阻状态为低电阻状态的情况下，电压差小于基准电压差时，判定出判定对象电阻状态为低电阻状态，电压差大于基准电压差时，判定出判定对象电阻状态为高电阻状态。此外，参考电阻状态为高电阻状态的情况下，电压差小于基准电压差时，判定出判定对象电阻状态为高电阻状态，电压差大于基准电压差时，判定出判定对象电阻状态为低电阻状态。另外，作为基准电压差，例如设定(Vholdh-Vholdl)/2。
如上所述，图9A～图9K所示的动作中，在第1及第2读出动作中，将连接在期望的字线WL的开关SW1及SW2中的开关SW1设定为断开状态，仅将开关SW2设定为接通状态。因此，可抑制选择器102从断开状态转移到接通状态时产生的峰值电流，可防止读取干扰。
此外，图9A～图9K所示的动作中，基于选择器102从接通状态转移到断开状态时，施加在字线WL与位线BL间的判定对象电压，判定磁阻效应元件101的判定对象电阻状态。在选择器102从接通状态转移到断开状态的时点，在存储单元MC流动图7的保持电流Ihold。因此，可防止使用小于保持电流Ihold的读出电流Iread而产生的问题(存储单元MC的施加电压振荡的问题等)，可进行稳定的读出动作。
此外，图9A～图9K所示的动作中，通过在位线BL维持浮动状态的状态下取得判定对象电压，而可取得保持电压Vhold自动作为判定对象电压。因此，可容易且确实取得判定对象电压。
此外，图9A～图9K所示的动作中，对同一存储单元MC进行第1读出动作及第2读出动作，对同一存储单元MC取得判定对象电压及参考电压。也就是说，图9A～图9K所示的动作中，通过自身参考读出进行读出动作。因此，即使在芯片内电阻变化存储元件的特性不均，也可确实进行读出。
另外，所述实施方式中，图9F的写入动作中的写入电流的方向与图9G～图9K的第2读出动作中的读出电流的方向相同，写入电压Vwrite大于电压VDD的情况下，可简化第2读出动作。具体来说，如下文所述，可省略图9G～图9J的步骤。
图9F的写入动作中，对字线WL与位线BL间施加写入电压Vwrite，选择器102成为接通状态。在所述写入电压Vwrite施加在字线WL与位线BL间的状态下，如果使位线BL转移到浮动状态，那么与已说明的动作相同，位线BL的电位自动减少。其结果，与图9K的步骤相同，字线WL与位线BL间的电压成为保持电压Vhold。通过使用此时的保持电压作为参考电压，可执行与所述实施方式相同的动作，可简化第2读出动作。
图10是表示所述第1读出动作期间(图9A～图9E所示的动作期间)及第2读出动作期间(图9G～图9K所示的动作期间)的步骤SW1、SW2及SW3(连接在期望的存储单元MC的期望的开关SW1、SW2及SW3)的状态的时序图。
如图10所示，在t1到t6期间，开关SW1维持断开状态，开关SW2及开关SW3维持接通状态。
t1到t2期间主要与图9A及图9G的动作期间对应。也就是说，在t1时点，开关SW2及SW3成为接通状态，对字线WL及位线BL施加电压(VDD/2)。
t2到t3期间主要与图9B及图9H的动作期间对应。也就是说，在t2时点，对位线BL施加电压VDD，字线WL的电压维持在(VDD/2)。所述t2到t3期间与预充电期间对应，将电荷预充电成全局字线GWL的大寄生电容。
t3到t4期间主要与图9C及图9I的动作期间对应。也就是说，在t3时点，位线BL转移到浮动状态。
t4到t5期间主要与图9D及图9E的动作期间，以及主要与图9J及图9K的动作期间对应。也就是说，在t4时点，对字线WL施加电压VSS，在t4时点到t5时点，经由存储单元MC在字线WL与位线BL间流动电流。所述t4到t5期间与放电期间对应，将保持的电荷放电成全局字线GWL的大寄生电容。
t5到t6期间是经过放电期间后，开关SW2及开关SW3转移到断开状态的期间。另外，也可在放电期间经过的时点(t5时点)，立即将开关SW2及开关SW3设定为断开状态(所述情况下，t5＝t6)。
图11、图12、图13及图14分别是表示读出动作的第1、第2、第3及第4变化例的时序图。也就是说，图11、图12、图13及图14分别是表示所述第1读出动作期间(图9A～图9E所示的动作期间)及第2读出动作(图9G～图9K所示的动作期间)中的开关SW1、SW2及SW3(连接在期望的存储单元MC的期望的开关SW1、SW2及SW3)的状态的第1、第2、第3及第4变化例的时序图。
首先，针对图11所示的第1变化例进行说明。
所述实施方式的例(图10的例)中，在t1到t6期间，将开关SW1设定为断开状态，将开关SW2及开关SW3设定为接通状态，但本变化例中，在t1时点到t7时点，将开关SW1设定为接通状态。如此，也可在放电开始的时点t4之前，将开关SW1设定为接通状态。也就是说，也可在选择器102从断开状态转移到接通状态的时点t4之前，将开关SW1设定为接通状态。只要在选择器102从断开状态转移到接通状态的时点(放电开始的时点)，将开关SW1设定为断开状态，便可抑制流动在存储单元MC的峰值电流。
接着，针对图12所示的第2变化例进行说明。
本变化例中，在t8时点到t6时点，将开关SW1设定为接通状态。如此，也可在从放电开始的时点t4经过特定时间后，将开关SW1设定为接通状态。也就是说，也可从选择器102从断开状态转移到接通状态的时点t4经过特定时间后，将开关SW1设定为接通状态。只要在选择器102从断开状态转移到接通状态的时点，将开关SW1设定为断开状态，便可抑制流动在存储单元MC的峰值电流。
更一般来说，本变化例的动作也可将经由字线选择电路21的期望的字线WL与全局字线GWL间的路径设为第1路径，将经由字线选择电路22的期望的字线WL与全局字线GWL间的路径设为第2路径，在包含期望的存储单元MC所含的选择器102从断开状态转移到接通状态的时点的第1存取期间后的第2存取期间，将第1路径及第2路径的两条设定为电导通状态。
本变化例中，在放电期间中将开关SW1设定为接通状态，由此可经由开关SW1及开关SW2的两个进行放电，所以可缩短放电期间。
接着，针对图13所示的第3变化例进行说明。
本变化例是组合有图11所示的第1变化例与图12所示的第2变化例的变化例。本变化例中，也可抑制流动在存储单元MC的峰值电流。
接着，针对图14所示的第4变化例进行说明。
所述实施方式的例(图10的例)中，在t1到t6期间，将连接在位线BL的开关SW3设定为接通状态，但本变化例中，在t9时点到t10时点，将开关SW3设定为断开状态。如此，也可在预充电结束的时点t3到放电开始的时点t4间的期间，将开关SW3从接通状态转移到断开状态。另外，由于最终必须将位线BL的电压信号传递到全局位线GBL，所以需要在t6时点之前，使开关SW3恢复到接通状态(图14所示的例中，在t10时点，使开关SW3恢复到接通状态)。
本变化例中，在选择器102从断开状态转移到接通状态而放电开始的时点t4，将开关SW3设定为断开状态，所以也可抑制因预充电成全局位线GBL的大寄生电容的电荷被放电引起的峰值电流。
另外，更一般来说，本变化例的动作也可在包含期望的存储单元MC所含的选择器102从断开状态转移到接通状态的时点的第3存取期间，将经由位线选择电路30的期望的位线BL与全局位线GBL间的第3路径设定为电非导通状态。
接着，针对本实施方式的存储装置中的写入动作进行说明。
写入动作中，也可在存取期望的存储单元MC时，将连接在期望的字线WL的期望的开关SW1及期望的开关SW2的两个设定为接通状态，对期望的存储单元MC进行写入动作，但也可进行与所述读出动作(第1读出动作、第2读出动作)相同的开关控制。
也就是说，进行写入动作的情况下，也在存取期望的存储单元MC时，在包含期望的存储单元MC所含的选择器102从断开状态转移到接通状态的时点的第1存取期间，将连接在期望的字线WL的期望的开关SW1及期望的开关SW2的一个设定为接通状态，将另一个设定为断开状态。所述情况下，优选将期望的开关SW1及SW2中，距离期望的存储单元MC较远的开关设定为接通状态，将距离期望的存储单元MC较近的开关设定为断开状态。
所述写入动作中，在第1存取期间，对期望的字线WL与期望的位线BL间施加写入电压，由此将期望的存储单元MC所含的选择器102设定为接通状态，对期望的存储单元MC所含的磁阻效应元件101，经由第1路径(经由字线选择电路21的期望的字线WL与全局字线GWL间的路径)及第2路径(经由字线选择电路22的期望的字线WL与全局字线GWL间的路径)的一条，写入期望的电阻状态(低电阻状态或所述高电阻状态)。
通过进行如所述的控制，在写入期间也可抑制存取存储单元MC时流动在存储单元MC的峰值电流。
图15是表示所述写入动作的基本动作例的时序图。图16是表示所述写入动作的变化例的时序图。也就是说，图15及图16是表示所述写入动作期间的开关SW1、SW2及SW3(连接在期望的存储单元MC的期望的开关SW1、SW2及SW3)的状态的时序图。
图15的基本动作例中，在t11到t14期间，开关SW1维持断开状态，开关SW2及开关SW3维持接通状态。在t11时点，开关SW2及SW3成为接通状态，在t12到t13期间，对字线WL与位线BL间施加特定的写入电压。在t14时点，将开关SW2及SW3设定为断开状态。另外，也可在t11到t14的整个期间，对字线WL与位线BL间施加特定的写入电压。
图16的变化例中，在t15时点到t14时点，将开关SW1设定为接通状态。如此，也可在选择器102从断开状态转移到接通状态而开始写入的时点t12经过特定时间后，将开关SW1设定为接通状态。
图15及图16的任一动作例中，在选择器102从断开状态转移到接通状态的时点，将开关SW1设定为断开状态。因此，写入动作中也可抑制流动在存储单元MC的峰值电流。
图17及图18是表示本实施方式的峰值电流的抑制效果的模拟结果的图。
图17是表示本实施方式的读出动作时的模拟结果的图。也就是说，是表示读出动作时，将开关SW1设定为断开状态，将开关SW2设定为接通状态时的模拟结果的图。
图18是表示比较例的读出动作时的模拟结果的图。也就是说，是表示读出动作时，将开关SW1及开关SW2的两个设定为接通状态时的模拟结果的图。
图17及图18中，(a)表示预充电期间，(b)表示放电期间。此外，(c)表示全局字线GWL及全局位线GBL的电位，(d)表示流动在存储单元MC的电流。
此外，图17及图18的(c)及(d)中，r1、r2及r3表示期望的存储单元MC与期望的开关SW1的距离d1，和期望的存储单元MC与期望的开关SW2的距离d2的比例。具体来说，
r1＝d1：d2＝0：1
r2＝d1：d2＝0.2：0.8
r3＝d1：d2＝0.5：0.5。
如由图17及图18可知，本实施方式的情况(图17(d))与比较例的情况(图18(d))相比，峰值电流减少。另一方面，本实施方式的情况(图17(c))与比较例的情况(图18(c))相比，放电速度更慢，但通过进行如图12或图13所示的开关控制，可加快放电速度。
接着，针对本实施方式的存储装置的读出动作的变化例进行说明。另外，由于基本事项与所述实施方式相同，所以省略所述实施方式中说明事项的说明。
本变化例中，通过利用判断电路将判定对象电压与预先规定的参考电压进行比较，而判定出判定对象电阻状态。
图19是表示本变化例的判定电路50的功能性构成的框图。
本变化例中，将预先规定的参考电压保持在电压保持部51。参考电压大于图7所示的保持电压Vholdl，小于保持电压Vholdh。也就是说，磁阻效应元件101设定为低电阻状态的情况下，选择器102从接通状态转移到断开状态时，参考电压大于施加在字线WL与位线BL间的保持电压Vholdl，磁阻效应元件101设定为高电阻状态的情况下，选择器102从接通状态转移到断开状态时，参考电压小于施加在字线WL与位线BL间的保持电压Vholdh。
对于判定对象电压的取得动作，与图9A～图9E所示的第1读出动作相同。与所述实施方式相同，通过进行图9A～图9E所示的读出动作，取得施加在字线WL与位线BL间，即存储单元MC的两端间的保持电压Vhold。取得的保持电压Vhold作为判定对象电压保持在电压保持部51。
将保持在电压保持部51的判定对象电压与比较部53中预先设定的参考电压进行比较。也就是说，由比较部53比较判定对象电压是大于参考电压或小于参考电压。决定部54中，基于比较部53所得的比较结果，判定磁阻效应元件101的判定对象电阻状态。具体来说，判定对象电压小于参考电压的情况下，判定出判定对象电阻状态为低电阻状态，判定对象电压大于参考电压的情况下，判定出判定对象电阻状态为高电阻状态。
如上所述，由于本变化例中，也进行与所述实施方式相同的读出动作，所以与所述实施方式相同，可抑制选择器102从断开状态转移到接通状态时产生的峰值电流。
此外，本变化例中，由于与所述实施方式同样地取得判定对象电压，所以与所述实施方式相同，可防止存储单元MC的施加电压振荡的问题等，可进行稳定的读出动作。
另外，所述实施方式中，使用磁阻效应元件101作为电阻变化存储元件，但如果是基于电阻状态(低电阻状态、高电阻状态)存储数据的电阻变化存储元件，那么例如也可使用相变化存储器元件(PCM元件)等其他电阻变化存储元件。
此外，所述实施方式中，使用如图5所示的具有电流-电压特性的开关元件作为选择器(开关元件)102，但也可使用具有一般的二极管特性的双端子型开关元件，进而也可使用晶体管等三端子型开关元件。
虽说明了本发明的若干实施方式，但这些实施方式是作为例子而提出的，并非意在限定发明的范围。这些新颖的实施方式可以其他各种形态实施，可在不脱离发明主旨的范围内，进行各种省略、置换、变更。这些实施方式或其变化包含在发明的范围或主旨内，且包含在权利要求书所记载的发明及其均等的范围内。
[符号的说明]
10 存储单元阵列区域
21、22 字线选择电路
30 位线选择电路
40 控制电路
50 判定电路
51 电压保持部
52 电压差取得部
53 比较部
54 决定部
101 磁阻效应元件(电阻变化存储元件)
102 选择器(开关元件)
MC 存储单元
WL 字线(第1配线及第2配线的一条)
BL 位线(第1配线及第2配线的另一条)
GWL 全局字线
GBL 全局位线
SW1～SW7 开关。

Claims (15)

1.一种存储装置，其特征在于，具备：
多条第1配线，分别在第1方向延伸；
多条第2配线，分别在与所述第1方向交叉的第2方向延伸；
多个存储单元，分别连接在对应的所述第1配线与对应的所述第2配线间，包含能够设定低电阻状态及高电阻状态的电阻变化存储元件、及串联连接于所述电阻变化存储元件的开关元件；
第1共通配线，对所述多条第1配线设置；
第2共通配线，对所述多条第2配线设置；
第1选择电路，介置在所述多条第1配线各自的一端部与所述第1共通配线间；及
第2选择电路，介置在所述多条第1配线各自的另一端部与所述第1共通配线间；
在存取连接在期望的所述第1配线与期望的所述第2配线间的期望的所述存储单元时，将经由所述第1选择电路的所述期望的第1配线与所述第1共通配线间的路径设为第1路径，将经由所述第2选择电路的所述期望的第1配线与所述第1共通配线间的路径设为第2路径，在包含所述期望的存储单元所含的所述开关元件从断开状态转移到接通状态的时点的第1存取期间，将所述第1路径及所述第2路径的一条设定为电导通状态，且将所述第1路径及所述第2路径的另一条设定为电非导通状态。
2.根据权利要求1所述的存储装置，其特征在于，
将所述第1路径及所述第2路径中，远离所述期望的存储单元的路径设定为导通状态，将靠近所述期望的存储单元的路径设定为非导通状态。
3.根据权利要求1所述的存储装置，其特征在于，
所述第1选择电路包含分别连接在对应的所述第1配线的所述一端部的多个第1开关，所述第2选择电路包含分别连接在对应的所述第1配线的所述另一端部的多个第2开关，
在所述第1存取期间，通过将连接在所述期望的第1配线的期望的所述第1开关及期望的所述第2开关的一个设定为接通状态，且将另一个设定为断开状态，而将所述第1路径及所述第2路径的一条设定为电导通状态，且将所述第1路径及所述第2路径的另一条设定为电非导通状态。
4.根据权利要求1所述的存储装置，其特征在于，
在所述第1存取期间，通过对所述期望的第1配线与所述期望的第2配线间施加读出电压，而将所述期望的存储单元所含的所述开关元件设定为接通状态，经由所述第1路径及所述第2路径的所述一条，读出设定在所述期望的存储单元所含的所述电阻变化存储元件的电阻状态。
5.根据权利要求1所述的存储装置，其特征在于，
所述开关元件具有以下特性：当施加在2个端子间的电压增加并达到第1电压时，从断开状态转移到接通状态，当施加在2个端子间的电压减少并达到低于所述第1电压的第2电压时，从接通状态转移到断开状态。
6.根据权利要求5所述的存储装置，其特征在于，
进而具备判定电路，所述判定电路判定预先设定在所述期望的存储单元所含的所述电阻变化存储元件的判定对象电阻状态，
所述判定电路在所述期望的存储单元所含的所述开关元件从接通状态转移到断开状态时，基于施加在所述期望的第1配线与所述期望的第2配线间的判定对象电压，来判定所述判定对象电阻状态。
7.根据权利要求6所述的存储装置，其特征在于，
所述判定电路取得所述判定对象电压时，所述期望的第2配线维持浮动状态，在所述判定电路取得所述判定对象电压前，所述期望的第2配线维持浮动状态的状态下，对所述期望的第1配线与所述期望的第2配线间施加高于预定的阈值电压的电压，由此，所述期望的存储单元所含的所述开关元件从断开状态转移到接通状态，
所述期望的存储单元所含的所述开关元件从断开状态转移到接通状态后，施加在所述期望的第1配线与所述期望的第2配线间的电压减少到所述判定对象电压。
8.根据权利要求6所述的存储装置，其特征在于，
取得所述判定对象电压后，在所述期望的存储单元所含的所述电阻变化存储元件设定所述低电阻状态及所述高电阻状态的一个作为参考电阻状态，
所述判定电路是：
在所述期望的存储单元所含的所述电阻变化存储元件设定有所述参考电阻状态的状态下，所述期望的存储单元所含的所述开关元件从接通状态转移到断开状态时，取得施加在所述期望的第1配线与所述期望的第2配线间的电压，作为参考电压，且
基于所述判定对象电压及所述参考电压，判定所述判定对象电阻状态。
9.根据权利要求8所述的存储装置，其特征在于，
所述判定电路将所述判定对象电压与所述参考电压的电压差与基准电压差进行比较，在所述电压差小于所述基准电压差的情况下，判定所述判定对象电阻状态为与所述参考电阻状态相同的电阻状态。
10.根据权利要求6所述的存储装置，其特征在于，
所述判定电路将所述判定对象电压与参考电压进行比较，在所述判定对象电压小于所述参考电压的情况下，判定所述判定对象电阻状态为低电阻状态，在所述判定对象电压大于所述参考电压的情况下，判定所述判定对象电阻状态为高电阻状态。
11.根据权利要求10所述的存储装置，其特征在于，
在所述期望的存储单元所含的所述电阻变化存储元件设定为所述低电阻状态的情况下，所述期望的存储单元所含的所述开关元件从接通状态转移到断开状态时，所述参考电压大于施加在所述期望的第1配线与所述期望的第2配线间的电压，在所述期望的存储单元所含的所述电阻变化存储元件设定为所述高电阻状态的情况下，所述期望的存储单元所含的所述开关元件从接通状态转移到断开状态时，所述参考电压小于施加在所述期望的第1配线与所述期望的第2配线间的电压。
12.根据权利要求1所述的存储装置，其特征在于，
在所述第1存取期间，通过对所述期望的第1配线与所述期望的第2配线间施加写入电压，而将所述期望的存储单元所含的所述开关元件设定为接通状态，经由所述第1路径及所述第2路径的所述一条，对所述期望的存储单元所含的所述电阻变化存储元件写入所述低电阻状态及所述高电阻状态的一个。
13.根据权利要求1所述的存储装置，其特征在于，
在所述第1存取期间后的第2存取期间，将所述第1路径及所述第2路径的两条设定为电导通状态。
14.根据权利要求1所述的存储装置，其特征在于，
进而具备第3选择电路，所述第3选择电路介置在所述多条第2配线各自的一端部与所述第2共通配线间，
在包含所述期望的存储单元所含的所述开关元件从断开状态转移到接通状态的时点的第3存取期间，将经由所述第3选择电路的所述期望的第2配线与所述第2共通配线间的第3路径设定为电非导通状态。
15.根据权利要求1所述的存储装置，其特征在于，
所述电阻变化存储元件为磁阻效应元件。
CN202110219387.XA 2020-03-19 2021-02-26 存储装置 Active CN113497085B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020049110A JP2021150497A (ja) 2020-03-19 2020-03-19 記憶装置
JP2020-049110 2020-03-19

Publications (2)

Publication Number Publication Date
CN113497085A CN113497085A (zh) 2021-10-12
CN113497085B true CN113497085B (zh) 2024-01-26

Family

ID=77748187

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110219387.XA Active CN113497085B (zh) 2020-03-19 2021-02-26 存储装置

Country Status (4)

Country Link
US (1) US11495278B2 (zh)
JP (1) JP2021150497A (zh)
CN (1) CN113497085B (zh)
TW (1) TWI797547B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024000873A (ja) * 2022-06-21 2024-01-09 キオクシア株式会社 磁気記憶装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259644B1 (en) * 1997-11-20 2001-07-10 Hewlett-Packard Co Equipotential sense methods for resistive cross point memory cell arrays
TW201835913A (zh) * 2017-03-24 2018-10-01 日商東芝記憶體股份有限公司 半導體記憶裝置
CN109638151A (zh) * 2018-12-04 2019-04-16 中国科学院上海微系统与信息技术研究所 存储单元、低温存储器及其读写方法
US10580491B2 (en) * 2018-03-23 2020-03-03 Silicon Storage Technology, Inc. System and method for managing peak power demand and noise in non-volatile memory array

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4837566A (en) * 1985-07-12 1989-06-06 The Cherry Corporation Drive circuit for operating electroluminescent display with enhanced contrast
US6256224B1 (en) 2000-05-03 2001-07-03 Hewlett-Packard Co Write circuit for large MRAM arrays
JP3800925B2 (ja) * 2000-05-15 2006-07-26 日本電気株式会社 磁気ランダムアクセスメモリ回路
JP4726292B2 (ja) * 2000-11-14 2011-07-20 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP5019681B2 (ja) * 2001-04-26 2012-09-05 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP2004086934A (ja) * 2002-08-22 2004-03-18 Renesas Technology Corp 不揮発性記憶装置
JP3836823B2 (ja) 2003-08-25 2006-10-25 株式会社東芝 半導体集積回路装置
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7646627B2 (en) * 2006-05-18 2010-01-12 Renesas Technology Corp. Magnetic random access memory having improved read disturb suppression and thermal disturbance resistance
JP5161911B2 (ja) * 2010-03-25 2013-03-13 株式会社東芝 抵抗変化メモリ
JP2012133836A (ja) * 2010-12-20 2012-07-12 Toshiba Corp 抵抗変化型メモリ
JP5702177B2 (ja) * 2011-02-04 2015-04-15 ルネサスエレクトロニクス株式会社 半導体装置
JP2012190515A (ja) * 2011-03-11 2012-10-04 Toshiba Corp 半導体記憶装置
JP2012203939A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体記憶装置
US9009009B2 (en) * 2011-06-27 2015-04-14 The Research Foundation For The State University Of New York Method for predicting optimized crystal structures
US9058886B2 (en) * 2013-03-22 2015-06-16 Kabushiki Kaisha Toshiba Power supply circuit and protection circuit
JP2015065235A (ja) * 2013-09-24 2015-04-09 株式会社東芝 磁気記憶装置及び半導体集積回路
US9330732B2 (en) * 2014-03-12 2016-05-03 Kabushiki Kaisha Toshiba Semiconductor memory device
US9391119B2 (en) * 2014-06-20 2016-07-12 GlobalFoundries, Inc. Non-volatile random access memory devices with shared transistor configuration and methods of forming the same
US20160011947A1 (en) 2014-07-09 2016-01-14 Kabushiki Kaisha Toshiba Resistance change memory device
US20160064073A1 (en) 2014-09-02 2016-03-03 Kabushiki Kaisha Toshiba Resistance change type memory device
US9576632B2 (en) * 2015-03-03 2017-02-21 Kabushiki Kaisha Toshiba Magnetic storage device
WO2016143169A1 (en) 2015-03-09 2016-09-15 Kabushiki Kaisha Toshiba Semiconductor storage device
KR102358564B1 (ko) * 2015-09-02 2022-02-04 삼성전자주식회사 단락된 메모리 셀의 가변 저항 소자를 갖는 반도체 메모리 장치
US9818467B2 (en) 2016-03-10 2017-11-14 Toshiba Memory Corporation Semiconductor memory device
TWI609379B (zh) 2016-04-26 2017-12-21 來揚科技股份有限公司 應用於mram的尖峰電流旁路保護控制裝置
JP2018163713A (ja) 2017-03-24 2018-10-18 東芝メモリ株式会社 メモリデバイス及びその制御方法
JP6875236B2 (ja) * 2017-09-14 2021-05-19 キオクシア株式会社 半導体記憶装置
JP2019057341A (ja) 2017-09-20 2019-04-11 東芝メモリ株式会社 半導体記憶装置
JP2019057348A (ja) 2017-09-21 2019-04-11 東芝メモリ株式会社 メモリデバイス
JP2019160368A (ja) 2018-03-13 2019-09-19 東芝メモリ株式会社 半導体記憶装置
US11133044B2 (en) * 2018-06-01 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Interleaved routing for MRAM cell selection
JP2020042879A (ja) * 2018-09-12 2020-03-19 キオクシア株式会社 磁気記憶装置
JP2020155186A (ja) 2019-03-22 2020-09-24 キオクシア株式会社 メモリデバイス

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259644B1 (en) * 1997-11-20 2001-07-10 Hewlett-Packard Co Equipotential sense methods for resistive cross point memory cell arrays
TW201835913A (zh) * 2017-03-24 2018-10-01 日商東芝記憶體股份有限公司 半導體記憶裝置
US10580491B2 (en) * 2018-03-23 2020-03-03 Silicon Storage Technology, Inc. System and method for managing peak power demand and noise in non-volatile memory array
CN109638151A (zh) * 2018-12-04 2019-04-16 中国科学院上海微系统与信息技术研究所 存储单元、低温存储器及其读写方法

Also Published As

Publication number Publication date
CN113497085A (zh) 2021-10-12
TWI797547B (zh) 2023-04-01
US11495278B2 (en) 2022-11-08
TW202137213A (zh) 2021-10-01
JP2021150497A (ja) 2021-09-27
US20210295888A1 (en) 2021-09-23

Similar Documents

Publication Publication Date Title
US8085615B2 (en) Multi-state resistance changing memory with a word line driver for applying a same program voltage to the word line
US8817515B2 (en) Nonvolatile semiconductor memory device
JP5221222B2 (ja) 半導体記憶装置
US10861525B2 (en) Nonvolatile storage device
US9437270B2 (en) Nonvolatile memory apparatus for controlling a voltage level of enabling a local switch
CN112530492B (zh) 存储装置
CN113497085B (zh) 存储装置
US20080175035A1 (en) Non-volatile resistance changing for advanced memory applications
US11908501B2 (en) Storage device that read data while a switching element of a memory cell is on
CN112530487B (zh) 存储装置
US20240145001A1 (en) Memory device
TWI826897B (zh) 儲存裝置
US20230410853A1 (en) Memory system
EP4297034A1 (en) Magnetic memory device
JP2024063383A (ja) 記憶装置
JP2021140851A (ja) 半導体記憶装置
JP2023044267A (ja) メモリシステム
CN117746937A (zh) 存储装置
KR20100050847A (ko) 저항 메모리 칩

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant