TWI826897B - 儲存裝置 - Google Patents

Abstract

一種儲存裝置包括：第一互連件；第二互連件；記憶單 元，連接於第一互連件與第二互連件之間且包括可變電阻元件及開關元件，開關元件串聯連接至可變電阻元件；以及控制電路，被配置成對讀取操作進行控制以讀取儲存於記憶單元中的資料。控制電路以如下方式進行控制：將已充電至第一電壓的第一互連件及已充電至第二電壓的第二互連件設定為浮置狀態，藉由對被設定為浮置狀態的第二互連件進行放電由此增大施加至所述記憶單元的電壓來將開關元件設定為接通狀態，且在開關元件被設定為接通狀態的狀態下讀取儲存於記憶單元中的資料。

Description

儲存裝置

[相關申請案的交叉參考]

本申請案基於且主張2021年3月9日提出申請的日本專利申請案第2021-037466號及2021年8月31日提出申請的美國專利申請案第17/462449號的優先權權益，上述專利申請案的全部內容併入本案供參考。

本文中所述的實施例大體而言是有關於一種儲存裝置。

提出一種包括多個記憶單元的非揮發性儲存裝置，所述多個記憶單元各自包括串聯連接的可變電阻記憶元件（例如，磁阻效應元件）及開關元件。

實施例提供一種能夠可靠地執行讀取操作的儲存裝置。

一般而言，根據一個實施例，一種儲存裝置包括：第一互連件，在第一方向上延伸；第二互連件，在第二方向上延伸，所述第二方向與所述第一方向交叉；記憶單元，連接於所述第一互連件與所述第二互連件之間且包括可變電阻記憶元件及開關元件，所述開關元件在所述記憶單元的第一端與第二端之間串聯連接至所述可變電阻記憶元件，所述第一端及所述第二端分別連接至所述第一互連件及所述第二互連件；以及控制電路，被配置成對讀取操作進行控制以讀取儲存於所述記憶單元中的資料。所述控制電路以如下方式進行控制：將已充電至第一電壓的所述第一互連件及已充電至第二電壓的所述第二互連件設定為浮置狀態，藉由對被設定為所述浮置狀態的所述第二互連件進行放電由此增大施加至所述記憶單元的電壓來將所述開關元件設定為接通狀態，且在所述開關元件被設定為所述接通狀態的狀態下讀取儲存於所述記憶單元中的所述資料。

將在後文中參考圖式闡述實施例。

圖1是示出根據實施例的儲存裝置（例如，非揮發性儲存裝置）的總體示意性配置的方塊圖。注意，後文中將闡述磁性儲存裝置作為儲存裝置的實例。

根據本發明實施例的磁性儲存裝置包括記憶單元陣列區段100、控制電路200及偵測電路300。

圖2A是示意性地示出記憶單元陣列區段100的配置的立體圖。

記憶單元陣列區段100包括：多條字元線（在本文中亦被稱為第一互連件）10，設置於基底區（未示出）上且在X方向上延伸，所述基底區包括半導體基板（未示出）；多條位元線（在本文中亦被稱為第二互連件）20，在Y方向上延伸；以及多個記憶單元30，連接於所述多條字元線10與所述多條位元線20之間。

注意，圖式中所示的X方向、Y方向及Z方向是彼此交叉的方向。更具體而言，X方向、Y方向及Z方向彼此正交。

當將資料寫入至記憶單元30或自記憶單元30讀取資料時，字元線10及位元線20各自向每一記憶單元30供應預定訊號。雖然在圖2A中字元線10位於下層側上且位元線20位於上層側上，但字元線10可位於上層側上且位元線20可位於下層側上。

每一記憶單元30包括：磁阻效應元件40，所述磁阻效應元件40是可變電阻記憶元件；及選擇器（即開關元件50），串聯連接至磁阻效應元件40以選擇磁阻效應元件40。

雖然在圖2A中磁阻效應元件40位於下層側上且選擇器50位於上層側上，但磁阻效應元件40可位於上層側上且選擇器50可位於下層側上，如圖2B中所示。

圖3是示意性地示出磁阻效應元件40的配置的剖視圖。

在本發明實施例中，磁性穿隧接面（magnetic tunnel junction，MTJ）元件用作磁阻效應元件40。此磁阻效應元件40包括：儲存層，即第一磁性層41；參考層，即第二磁性層42；以及穿隧阻障層，即非磁性層43。

儲存層41是具有可變磁化方向的鐵磁層。可變磁化方向意指磁化方向相對於寫入電流而變化。參考層42是具有固定磁化方向的鐵磁層。固定磁化方向意指磁化方向相對於預定寫入電流而言不變化。穿隧阻障層43是設置於儲存層41與參考層42之間的絕緣層。

當儲存層41的磁化方向平行於參考層42的磁化方向時，磁阻效應元件40處於磁阻效應元件40的電阻相對低的低電阻狀態中。當儲存層41的磁化方向反向平行於參考層42的磁化方向時，磁阻效應元件40處於磁阻效應元件40的電阻相對高的高電阻狀態中。因此，磁阻效應元件40能夠因應於電阻狀態（低電阻狀態或高電阻狀態）而儲存二進制資料。此外，可根據寫入電流的方向在磁阻效應元件40中設定低電阻狀態或高電阻狀態。

雖然圖3中所示的磁阻效應元件40具有其中儲存層41位於下層側上且參考層42位於上層側上的底部自由結構，但亦可應用具有其中儲存層41位於上層側上且參考層42位於下層側上的頂部自由結構的磁阻效應元件。

圖4是示意性地示出選擇器50的配置的剖視圖。

選擇器50包括下部電極51、上部電極52及選擇器材料層，即開關材料層53，所述開關材料層53設置於下部電極51與上部電極52之間。選擇器50是展現出非線性電流-電壓特性的雙端子開關元件。當跨越兩個端子施加的電壓低於臨限電壓時，選擇器50被設定為高電阻狀態（例如非導電狀態），且當跨越兩個端子施加的電壓等於或高於臨限電壓時，選擇器50被設定為低電阻狀態（例如導電狀態）。

圖5示意性地示出跨越記憶單元30的兩端施加的電壓與通過記憶單元30的電流之間的關係。

當施加至記憶單元30的電壓增大至等於或高於臨限電壓Vth的位準時，選擇器50轉變為低電阻狀態（接通狀態）；且當施加至記憶單元30的電壓減小至低於保持電壓Vhold的位準時，選擇器50轉變為高電阻狀態（斷開狀態）。當施加至記憶單元30的電壓等於保持電壓Vhold時，保持電流Ihold通過記憶單元30。在一條字元線10與一條位元線20之間施加等於或高於臨限電壓Vth的電壓會使得選擇器50轉變為接通狀態且使得可將資料寫入至串聯連接至選擇器50的磁阻效應元件40或自所述磁阻效應元件40讀取資料。

接下來，將參考圖6中所示的電路圖及圖7A至圖7C中所示的時序圖闡述根據本發明實施例的儲存裝置進行的讀取操作。

儲存裝置主要在圖1中所示的控制電路200的控制下操作。即，將資料寫入至磁阻效應元件40的寫入操作及讀取儲存於磁阻效應元件40中的資料的讀取操作主要在控制電路200的控制下執行。

如圖6中所示，開關電路61的一端及開關電路62的一端連接至每一字元線10，全域字元線（global word line，GWL）63連接至開關電路61的另一端，且電壓供應線64連接至開關電路62的另一端。開關電路71的一端及開關電路72的一端連接至每一位元線20，全域位元線（global bit line，GBL）73連接至開關電路71的另一端，且電壓供應線74連接至開關電路72的另一端。將固定電壓Vdd/2施加至電壓供應線64及74中的每一者。

全域字元線（GWL）控制電路210連接至全域字元線63，且全域位元線（global bit line，GBL）控制電路220連接至全域位元線73。圖1中所示的控制電路200包括全域字元線控制電路210及全域位元線控制電路220。

偵測電路300包括恆定電流源310及感測放大器（sense amplifier，S/A）320，且讀取賦能電晶體81及箝位電晶體82連接於偵測電路300與全域字元線63之間。

將在後文中參考圖7A至圖7C具體地闡述讀取操作。圖7A示出全域字元線63的電壓VGWL及全域位元線73的電壓VGBL。圖7B示出施加至電晶體81的閘極的讀取賦能訊號REN。圖7C示出通過記憶單元30的電流Icell，即通過串聯連接的磁阻效應元件40與選擇器50的電流。

在讀取操作開始之前，將全域字元線63的電壓VGWL及全域位元線73的電壓VGBL中的每一者維持於Vdd/2處。另外，讀取賦能訊號REN處於低位準且通過記憶單元30的電流Icell是零。

當讀取操作在時間t1處開始時，控制電路200以如下方式進行控制：對連接至讀取目標記憶單元（亦被稱為選定記憶單元）30的選定字元線10及連接至讀取目標記憶單元30的選定位元線20進行充電。

具體而言，全域字元線控制電路210利用第一電壓對全域字元線63進行充電且全域位元線控制電路220利用第二電壓對全域位元線73進行充電。在本發明實施例中，第一電壓及第二電壓兩者皆是Vdd，以使得第一電壓等於第二電壓。此時，連接至選定字元線10的開關電路61及連接至選定位元線20的開關電路71被設定為接通狀態。另一方面，連接至選定字元線10的開關電路62被設定為斷開狀態，且連接至選定位元線20的開關電路72被設定為斷開狀態。因此，選定字元線10及選定位元線20各自由電壓Vdd充電。即，對選定字元線10進行充電的電壓等於對選定位元線20進行充電的電壓。

此外，連接至每一非選定字元線10的開關電路61被設定為斷開狀態，且連接至每一非選定字元線10的開關電路62被設定為接通狀態。此外，連接至每一非選定位元線20的開關電路71被設定為斷開狀態，且連接至每一非選定位元線20的開關電路72被設定為接通狀態。因此，非選定字元線10及非選定位元線20中的每一者的電壓是Vdd/2。

在如上文所述地利用電壓Vdd對選定字元線10及選定位元線20進行充電之後，控制電路200以將選定字元線10及選定位元線20設定為浮置狀態的方式來進行控制。

具體而言，在時間t2處，全域字元線控制電路210將全域字元線63設定為浮置狀態且全域位元線控制電路220將全域位元線73設定為浮置狀態。因此，將選定字元線10及選定位元線20設定為浮置狀態。

在如上文所述地將選定字元線10及選定位元線20設定為浮置狀態之後，控制電路200進行控制以在時間t3處開始對選定位元線20進行放電。施加至選定記憶單元30的電壓藉此增大且選定記憶單元30的選擇器50轉變為接通狀態。

具體而言，藉由使全域位元線控制電路220對全域位元線73進行放電，選定位元線20的電壓逐漸下降至Vss（例如，零伏特）。

此外，在本發明實施例中，在時間t3處，來自控制電路200的控制訊號控制讀取賦能訊號REN被設定為高位準且控制電晶體81轉變為接通狀態。此將恆定電流源310變為能夠向選定記憶單元30供應恆定電流的狀態。注意，讀取賦能訊號REN轉變為高位準的時序並不一定與對選定位元線20的放電開始的時序匹配，且讀取賦能訊號REN可在偵測電路300實際上偵測到儲存於磁阻效應元件40中的資料之前轉變為高位準。

當在時間t4處全域字元線63的電壓與全域位元線73的電壓之間的電壓差達到臨限電壓Vth（即，選定字元線10的電壓與選定位元線20的電壓之間的電壓差達到臨限電壓Vth）時，選定記憶單元30的選擇器50自斷開狀態轉變為接通狀態。因此，將接通電流自恆定電流源310供應至選定記憶單元30的串聯連接的磁阻效應元件40與選擇器50，且選定字元線10的電壓（即，全域字元線63的電壓）逐漸下降。

當全域字元線63的電壓下降時，全域字元線63的電壓與全域位元線73的電壓之間的電壓差（此差等於選定字元線10的電壓與選定位元線20的電壓之間的電壓差）達到保持電壓Vhold，即施加至選定記憶單元30的電壓在時間t5處達到保持電壓Vhold。此時，來自控制電路200的控制訊號將讀取賦能訊號REN控制成維持於高位準，且將電晶體81控制成設定為接通狀態。因此，將接通電流自恆定電流源310持續地供應至選定記憶單元30的選擇器50。出於此原因，不將選定記憶單元30的選擇器50設定為斷開狀態且維持於接通狀態中。即，於在時間t4處將選擇器50設定為接通狀態之後，接通電流持續地通過選擇器50。

控制電路200以如下方式進行控制：在其中選定記憶單元30的選擇器50被設定為接通狀態且其中施加至選定記憶單元30的電壓（其等於施加至選定字元線10的電壓與施加至選定位元線20的電壓之間的差）維持於保持電壓Vhold處的狀態中讀取儲存於選定記憶單元30的磁阻效應元件40中的資料（與低電阻狀態對應的資料或與高電阻狀態對應的資料）。

具體而言，感測放大器320偵測通過選定記憶單元30的單元電流Icell，藉此確定儲存於磁阻效應元件40中的資料。如圖7C中所示，當磁阻效應元件40處於低電阻狀態中時通過選定記憶單元30的接通電流（被繪示為保持電流Ihold1）高於當磁阻效應元件40處於高電阻狀態中時通過選定記憶單元30的接通電流（被繪示為保持電流Ihold2）。因此，包括感測放大器320的偵測電路300基於通過選擇器50的接通電流（其等於通過選定記憶單元30的接通電流）來偵測磁阻效應元件40的電阻狀態，藉此確定儲存於磁阻效應元件40中的資料。包括感測放大器320的偵測電路300在其中通過選擇器50的接通電流維持於恆定值處且施加至選定記憶單元30的電壓維持於保持電壓Vhold處的狀態下偵測磁阻效應元件40的電阻狀態。

注意，確定儲存於磁阻效應元件40中的資料的方法並不僅限於上文所述的方法（即，在其中施加至選定記憶單元30的電壓維持於保持電壓Vhold處的狀態下偵測通過選定記憶單元30的保持電流Ihold的方法），且亦可應用其他確定方法。

如目前所述，根據本發明實施例，藉由對選定字元線10及選定位元線20進行充電且對設定為浮置狀態的選定位元線20進行放電並且增大施加至選定記憶單元30的電壓來將選擇器50設定為接通狀態。因此，可可靠地將選擇器50設定為接通狀態且在其中選擇器50被設定為接通狀態的狀態下可靠地讀取儲存於磁阻效應元件40中的資料。

此外，在施加至選定記憶單元30的電壓（即，施加於選定字元線10與選定位元線20之間的電壓）達到保持電壓Vhold之前，恆定電流源310向選定記憶單元30供應恆定接通電流。因此，可在其中將選擇器50設定為接通狀態而不使選擇器50轉變為斷開狀態的狀態下可靠地讀取儲存於磁阻效應元件40中的資料。

圖8A至圖8C是說明由根據本發明實施例的儲存裝置施行的讀取操作的另一實例的時序圖。

圖8A至圖8C中所示的讀取操作基本上類似於上文所述的圖7A至圖7C中所示的讀取操作。然而，圖8A至圖8C中所示的讀取操作在以下方面不同於圖7A至圖7C中所示的讀取操作。在圖7A至圖7C中所示的讀取操作中，在其中利用電壓Vdd對全域字元線63及全域位元線73中的每一者進行充電的狀態下使全域字元線63及全域位元線73轉變為浮置狀態。相比之下，在圖8A至圖8C中所示的讀取操作中，在利用電壓Vdd對全域字元線63進行充電且利用電壓Vdd/2對全域位元線73進行充電的狀態下使全域字元線63及全域位元線73轉變為浮置狀態。即，在圖8A至圖8C中所示的讀取操作中，第一電壓不同於第二電壓。注意，第一電壓及第二電壓並不僅限於圖7A至圖7C中所示的讀取操作的實例中的值或圖8A至圖8C中所示的讀取操作的實例中的值，只要第一電壓與第二電壓之間的差可小於臨限電壓Vth即可。

在圖8A至圖8C中所示的讀取操作的實例中，與圖7A至圖7C中所示的讀取操作類似，可產生與上文所述的實施例的效果類似的效果，且類似地可在選擇器50被設定為接通狀態的狀態下可靠地讀取儲存於磁阻效應元件40中的資料。

雖然在上文所述的實施例中磁阻效應元件用作可變電阻記憶元件，但可使用其他可變電阻記憶元件。

雖然已闡述了某些實施例，但該些實施例僅藉由實例方式來呈現，並不旨在限制本揭露的範疇。實際上，本文中所述的新穎實施例可體現為各種其他形式；此外，可對本文中所述的實施例的形式做出各種省略、替代及改變，而此並不背離本揭露的精神。隨附申請專利範圍及其等效形式旨在涵蓋處於本揭露的範疇及精神內的該些形式或修改。

10:字元線/第一互連件 20:位元線/第二互連件 30:記憶單元/目標記憶單元 40:磁阻效應元件 41:第一磁性層/儲存層 42:第二磁性層/參考層 43:非磁性層/穿隧阻障層 50:開關元件/選擇器 51:下部電極 52:上部電極 53:開關材料層 61、62、71、72:開關電路 63:全域字元線 64、74:電壓供應線 73:全域位元線 81:讀取賦能電晶體/電晶體 82:箝位電晶體 100:記憶單元陣列區段 200:控制電路 210:全域字元線（GWL）控制電路 220:全域位元線（GBL）控制電路 300:偵測電路 310:恆定電流源 320:感測放大器 Icell:電流/單元電流 Ihold、Ihold1、Ihold2:保持電流 REN:讀取賦能訊號 t1、t2、t3、t4、t5:時間 Vdd、VGBL、VGWL:電壓 Vdd/2:固定電壓/電壓 Vhold:保持電壓 Vth:臨限電壓 X、Y、Z:方向

圖1是示出根據實施例的儲存裝置的總體示意性配置的方塊圖。 圖2A是示意性地示出根據實施例的儲存裝置中的記憶單元陣列區段的配置的立體圖。 圖2B是示意性地示出根據實施例的儲存裝置的記憶單元陣列區段的修改方案的配置的立體圖。 圖3是示意性地示出根據實施例的儲存裝置的磁阻效應元件的配置的剖視圖。 圖4是示意性地示出根據實施例的儲存裝置中的選擇器的配置的剖視圖。 圖5示意性地示出施加於記憶單元的兩端的電壓與通過所述記憶單元的電流之間的關係。 圖6是說明由根據實施例的儲存裝置施行的讀取操作的電路圖。 圖7A至圖7C是說明由根據實施例的儲存裝置施行的讀取操作的實例的時序圖。 圖8A至圖8C是說明由根據實施例的儲存裝置施行的讀取操作的另一實例的時序圖。

10:字元線/第一互連件

20:位元線/第二互連件

30:記憶單元/目標記憶單元

61、62、71、72:開關電路

63:全域字元線

64、74:電壓供應線

73:全域位元線

81:讀取賦能電晶體/電晶體

82:箝位電晶體

210:全域字元線(GWL)控制電路

220:全域位元線(GBL)控制電路

300:偵測電路

310:恆定電流源

320:感測放大器

REN:讀取賦能訊號

Claims (17)

1. 一種儲存裝置，包括：第一互連件，在第一方向上延伸；第二互連件，在第二方向上延伸，所述第二方向與所述第一方向交叉；記憶單元，連接於所述第一互連件與所述第二互連件之間且包括可變電阻記憶元件及開關元件，所述開關元件在所述記憶單元的第一端與第二端之間串聯連接至所述可變電阻記憶元件，所述第一端及所述第二端分別連接至所述第一互連件及所述第二互連件；控制電路，被配置成對讀取操作進行控制以讀取儲存於所述記憶單元中的資料，其中所述控制電路以如下方式進行控制：將已充電至第一電壓的所述第一互連件及已充電至第二電壓的所述第二互連件設定為浮置狀態，藉由對被設定為所述浮置狀態的所述第二互連件進行放電由此增大施加至所述記憶單元的電壓來將所述開關元件設定為接通狀態，且在所述開關元件被設定為所述接通狀態的狀態下讀取儲存於所述記憶單元中的所述資料；以及恆定電流源，在將所述開關元件被設定為所述接通狀態之後，向所述開關元件供應接通電流，使所述接通電流持續地通過所述開關元件。
2. 如請求項1所述的儲存裝置，其中 所述開關元件當施加於所述記憶單元的兩端的電壓等於或高於臨限電壓時轉變為所述接通狀態，且當施加於所述記憶單元的兩端的電壓低於保持電壓時轉變為斷開狀態，所述保持電壓小於所述臨限電壓且高於零電壓。
3. 如請求項2所述的儲存裝置，其中所述第一電壓與所述第二電壓之間的差小於所述臨限電壓。
4. 如請求項2所述的儲存裝置，其中在讀取儲存於所述記憶單元中的所述資料時，施加至所述第一互連件的電壓與施加至所述第二互連件的電壓之間的差等於所述保持電壓。
5. 如請求項1所述的儲存裝置，其中所述第一電壓等於所述第二電壓。
6. 如請求項1所述的儲存裝置，其中所述第一電壓不同於所述第二電壓。
7. 如請求項1所述的儲存裝置，更包括：偵測電路，基於通過所述開關元件的所述接通電流來偵測所述可變電阻記憶元件的電阻狀態。
8. 如請求項7所述的儲存裝置，其中所述偵測電路在所述接通電流維持為恆定值的狀態下偵測所述可變電阻記憶元件的所述電阻狀態。
9. 如請求項1所述的儲存裝置，其中所述可變電阻記憶元件是磁阻效應元件。
10. 一種儲存裝置，包括：多條位元線，包括第一位元線及第二位元線；多條字元線，包括第一字元線及第二字元線；多個記憶單元，位於所述位元線與所述字元線之間，所述多個記憶單元中的每一個包括可變電阻元件及開關元件，所述可變電阻元件及所述開關元件串聯連接於連接至所述多條位元線中的一條的第一端與連接至所述多條字元線中的一條的第二端之間；控制電路；偵測電路，其中在讀取操作期間，讀取儲存於目標記憶單元中的資料，所述目標記憶單元是所述多個記憶單元中的一個，且位於所述第一位元線與所述第一字元線之間，當所述第一位元線處於第一電壓且所述第一字元線處於第二電壓時，所述控制電路將所述第一位元線及所述第一字元線設定為浮置狀態，在將所述第一位元線及所述第一字元線設定為浮置狀態之後，所述控制電路對所述第一位元線進行放電且向所述目標記憶單元的所述開關元件供應恆定電流以接通所述目標記憶單元的所述開關元件，且當所述第一字元線與所述第一位元線之間的電壓差處於小於臨限電壓且大於零電壓的保持電壓且繼續向所述目標記憶單元的所述開關元件供應所述恆定電流時，所述偵測電路偵測通過所述 目標記憶單元的電流並基於所偵測到的電流確定儲存於所述目標記憶單元中的資料；以及恆定電流源，在將所述開關元件被設定為接通狀態之後，向所述開關元件供應接通電流，使所述接通電流持續地通過所述開關元件。
11. 如請求項10所述的儲存裝置，其中所述開關元件當施加於所述記憶單元的兩端的電壓等於或高於所述臨限電壓時轉變為所述接通狀態，且當施加於所述記憶單元的兩端的電壓低於所述保持電壓時轉變為斷開狀態。
12. 如請求項11所述的儲存裝置，其中所述第一電壓與所述第二電壓之間的差小於所述臨限電壓。
13. 如請求項10所述的儲存裝置，其中所述第一電壓等於所述第二電壓。
14. 如請求項10所述的儲存裝置，其中所述第一電壓不同於所述第二電壓。
15. 如請求項10所述的儲存裝置，其中所述偵測電路確定當所偵測的所述電流高於參考位準時具有第一值的資料儲存於所述目標記憶單元中，且當所偵測的所述電流低於所述參考位準時具有第二值的資料儲存於所述目標記憶單元中。
16. 如請求項10所述的儲存裝置，其中在對所述目標記憶單元進行所述讀取操作期間，將固定電壓 施加至所述第二位元線及所述第二字元線。
17. 如請求項16所述的儲存裝置，其中所述固定電壓等於所述第一電壓的二分之一。