DE1959956B2

DE1959956B2 - Elektrische Speicherschaltung

Info

Publication number: DE1959956B2
Application number: DE1959956A
Authority: DE
Inventors: Robert William Huntington Beach Calif. Polkinghorn (V.St.A.)
Original assignee: North American Rockwell Corp
Current assignee: Boeing North American Inc
Priority date: 1969-01-07
Filing date: 1969-11-28
Publication date: 1973-12-20
Also published as: US3581292A; NL6915344A; DE1959956C3; JPS4912777B1; FR2027841A1; GB1243588A; DE1959956A1

Description

55

Die vorliegende Erfindung bezieht sich auf eine kapazitive Speicherschaltung zur Speicherung binärer Informationen mit mindestens einer Speicherzelle mit einem mit zwei Transistoren verbundenen Kondensator, von welchen der eine Transistor den Kondensator entsprechend dem zu speichernden logischen Zustand auf einen vorgegebenen Spannungswert auflädt, während der zweite Transistor über seine Steuerelektrode den Speicherzustand des Kondensators anzeigt.

Digitale Informationen werden weitgehendst in Magnetkernspeichern und Flip-Flop-Scha'.Uingen gespeichert. Es zeigt sich jedoch, daß derartige Speicher einen relativ großen Verdrahtungsaufwand erfordern und nicht" beliebig miniaturisiert werden können, so daß deren Kosten relativ hoch sind. Ferner zeigt es sich, daß derartige Speicher gegenüber Spannungsschwankungen relativ empfindlich sind, so daß auf Stromversorgungsseite ein ziemlicher Aufwand getrieben werden muß.

Es sind bereits kapazitive Speicherschaltungen bekannt, bei welchen die verschiedenen Speicherinformationen in Form von Spannungswerten in Kondensatoren eingespeichert werden, wobei das Ein- und Auslesen dieser Speicherwerte mit Hilfe von Halbleiterelementen, beispielsweise Feldeffekttransistoren, vorgenommen wird (s. USA.-Patentschrift 3 387 2R6). Derartige kapazitive Speicherschaltungen sind gegenüber Spannungsschwankungen relativ unempfindlich und können in sehr starkem Maße miniaturisiert werden. Da bei Verwendung von integrierten Schaltungen Kondensatoren schlecht verwendet werden können, ist man im allgemeinen bestrebt, ;m Stelle von einzelnen Kondensatoren die Eigenkapazität der Halbleiterelemente auszunutzen, in welchem Fall insbesondere Feldeffekttransistoren wegen ihrer geringen Verluste geeignet erscheinen. Es erscheint jedoch einleuchtend, daß die Eigenkapazität der Feldeffekttransistoren relativ gering ist, so daß die in den Feldeffekttransistoren gespeicherten Ladungsträger ziemlich schnell abgebaut werden. Da somit kontinuierlich eine gewisse Entladung der durch die Eigenkapazität der Feldeffekttransistoren gebildeten Speicherkondensatoren stattfindet, müssen zusätzlich zeitgesteuerte Ladekreise vorgesehen sein. welche eine periodische Regeneration des Speichers gewährleisten.

Demzufolge ist es Ziel der vorliegenden Erfindung, eine kapazitive Speicherschaltung der eingangs genannten Art derart weiterzubilden, daß bei einem relativ geringen schaltungsmäßigen Aufwand eine kontinuierliche Wiederaufladung der Speicherkondensatoren stattfindet.

Die Aufgabe wird dadurch gelöst, daß ein Hilfskondensator vorgesehen ist, dessen eine Elektrode mit einer Referenzspannungsquelle (Erde) verbunden ist, während die andere Elektrode mit der gemeinsamen Eingangs-/Ausgangsleitung des Speicherkreises verbunden ist, ferner daß die eine Elektrode des Hauptkondensators mit der Ausgangselektrode des zweiten Transistors verbunden ist, während die andere Elektrode mit der Steuerelektrode dieses Transistors verbunden ist, und daß die Ausgangselektrode des zweiten Transistors über nacheinander durchschaltende Schaltelemente mit der anderen Elektrode des Hauptkondensators verbindbar ist, demzufolge die verlorengegangenen Ladungsträger des Hauptkondensators ersetzbar sind.

Vorteilhafte Weiterbildungen der Erfindung ergeben sich an Hand der Unteransprüche 2 bis 4.

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigt

F i g. 1 eine erste Ausführungsform der Erfindung,

Fig. 2 Steuersignale, wie sie bei den Ausführungsformen von F i g. 1 und 3 auftreten, und

F i g. 3 eine zweite Ausführungsform der Erfindung.

F i g. 1 zeigt eine Ausführungsform eines MOS-

Speicherkreises 1, welcher einen Teil einer teilweise gezeigten Speicherschaltung 2 bildet. Der Speicherkreis 1 wird über eine kombinierte Eingangs- und Ausgangsleitung 8 von einer Adressiermatrix 20 adressiert. Diese Adressiermatrix 20 weist ein mit der Leitung 8 verbundenes MOS-Element 3 auf, mit dessen Hilfe die Adressierung erfolgt. Parallel zu dem MOS-Element 3 ist ein weiteres MOS-Element 4 vorgesehen, welches ausgangsseitig mit einem weiteren Speicherkreis S verbunden ist. Die beiden MOS-Elemente 3, 4 sind mit einer gemeinsamen Eingangs-Ausgangsleitung 26 verbunden, an welcher ein gestrichelt dargestellter Kondensator 10 angeschlossen ist, welcher der beispielsweise durch die Elektrodenkapazität der MOS-Elemente 3. 4 bedingten Eigenkapazität entspricht.

Innerhalb des Speicherkreises 1 ist ein der Signalspeicherung dienender Hauptkondensator 6 vorgesehen, dessen eine Elektrode einerseits mit der Steuerelektrode 16 eines weiteren MOS-Elements 13, andererseits über ein MOS-Elem^nt 9 mit der Leitung 8 verbunden ist. Die andere Elektrode des Hauptkondensators 6 ist hingegen einerseits mit der Ausgangselektrode 15 des MOS-Elements 13 und andererseits über ein weiteres MOS-Element 12 mit der Leitung 8 verbunden. Schließlich ist ein der Nachladung des Hauptkondensators 6 dienender weiterer Hilfskondensator 7 vorgesehen, welcher unmittelbar zwischen Erde und der Leitung 8 liegt.

Das Nachladen des Hauptkondensators 6 erfolgt mit Hilfe eines Nachladegenerators 17, welcher an der Hauptelektrode 14 des MOS-Elements 13 angeschlossen ist. Ferner sind zwei Taktgeneratoren 18, 19 vorgesehen, welche mit den Steuerelektroden der MOS-Elemente 12 und 9 verbunden sind. F i g. 1 zeigt ferner einen gestrichelt dargestellten Kondensator 11, welcher der Streukapazität des Speicherkreises 1 gegenüber Erde entspricht.

Die Funktionsweise der in Fig. 1 dargestellten Schaltanordnung soll nun unter Bezugnahme auf Fig. 2 näher erläutert werden. Bezüglich der Fig. 2 soll dabei erwähnt werden, daß die Einheiten 18, 17 und 19 negative Impulse abgeben und daß die MOS-Elemente 3, 9, 12 und 13 während des Auftretens dieser negativen Impulse durchgeschaltet sind.

Sobald ein Adressiersigna] dem MOS-Element 3 zugeführt wird, kann über die Leitungen 26 und 8 ein der Einspeicherung dienendes Signal dem Speicherkreis 1 zugeführt werden, welches kurzzeitig innerhalb des Hilfskondensators 7 gespeichert wird. So wie sich dies an Hand von F i g. 2 ergibt, gibt der Taktgenerator 19 während des Intervalls Φ₃ ein negatives Signal an das MOS-Element 9, welches somit während des Zeitintervalls Φ_Ά leitend wird. Das der Einspeicherung dienende Signal, welches zum Teil innerhalb des Hilfskondensators 7 eingespeichert ist, kann somit während des Zeitintervalls i>₃ über das MOS-Element 9 dem Hauptkondensator 6 zugeleitet werden.

Im Rahmen der vorliegenden Erfindung wird während der folgenden Zyklen eine Nachladung des Hauptkondensators 6 vorgenommen, welche folgenderweise durchgeführt wird: Es sei angenommen, daß während der folgenden Zyklen dem MOS-Element 3 kein Adressiersignal zugeführt wird, so daß die Adressiermatrix 20 von dem Speicherkreis 1 abgetrennt ist. So wie sich dies an Hand von F i g. 2 ergibt, erzeugt der Nachladegenerator 17 während der Zeitintervalle <J>.₂ negative Impulse. Falls innerhalb des Hauptkondensators 6 ein Signalwert »Null« eingespeichert ist, ist das MOS-Element 13 wegen fehlender Steuersignale an der Steuerelektrode 16 gesperrt. Falls jedoch innerhalb des Hauptkondensators 6 ein negativer Spannungswert gespeichert ist, erfolgt über die Steuerelektrode 16 eine permanente Durchschaltung des MOS-Elements 13. Das während des Zeitintervalls Φ, von dem Nachladegenerator 17 erzeugte negative Signal wird somit über das während

der Zeitintervalle </>,, Φ₂ und Φ, durchgeschaltete MOS-Element 12 dem Hilfskondensator 7 zugeführt, in welchem eine kurzzeitige Signalspeicherung erfolgt. Während des nächsten Zeitintervalls <I>_ä wird das MOS-Element 12 gespe-'t, während das MOS-Element 9 durchgeschaltet wird. Die in dem Hilfskondensator 7 befindliche Ladung kann somit dem Hauptkondensator 6 zugeführt werden, so daß die verlorengegangene Ladungsmenge ersetzt wird.
Das Auslesen des innerhalb des Hauptkondeimtors 6 gespeicherten Speicherwertes erfolgt während des Zeitintervalls Φ.,, während welchem das Ausgangssignal des Nachladegenerators 17 dem MOS-Element 13 zugeführt ist. Entsprechend dem Ladezustand des Hauptkondensators 6 ist dieses MOS-F.'.ement 13 wahlweise durchgeschaltet oder nicht durchgeschaltet, so daß demzufolge über das MOS-Element 12 der Leitung 8 und von dort über das MOS-Element 3 der Leitung 26 ein Ausgangssignal zugeleitet wird, welches dem Ladezustand des Haiipt-Kondensators 6 entspricht.

Der Hauptkondensator 6 ist mit dem MOS-Element 13 derart verbunden, daß das Ausgangssignal an der Ausgangselektrode 15 über den Hauptkondensator 6 zurück zu der Steuerelektrode 16 des MOS-Elementes 13 geleitet wird, wodurch die Steuerspannung erhöht wird. Die Ausgangsspannung der Ausgangselektrode 15 erreicht somit den vollen Wert des Ausgangssignals des Nachladegenerators 17, und zwar ohne die üblicherweise auftretenden Spannungs-Verluste.

Fig. 3 zeigt eine abgewandelte Ausführungsform der Schaltanordnung von Fig. 1. Bei dieser abgewandelten Ausführungsform ist zusätzlich parallel zu eiern MOS-Element 13' ein von dem Taktgenerator 19' gesteuertes MOS-Element 30 vorgesehen, welches während des Zeitintervalls Φ._Λ — d. h. dem Zeitpunkt der Ladung bzw. Nachladung des Hauptkondensators 6' — eine Erdverbindung der anderen Kondensatorelektrode herstellt, so daß der Hauptkondensator 6' bei Einspeicherung eines Null-Wcrt-Signals vollkommen auf Erdpotential entladen werden kann. F i g. 3 zeigt ferner ein von einem Taktgenerator 33 gesteuertes MOS-Element 31, welches zwischen der Leitung 26' und Erde angeordnet ist.

Dieses MOS-Element 31 dient dazu, den der Eigenkapazität dei Leitung 26' entsprechenden Kondensator 10' während des Zeitintervalls Φ₄ zu entladen. Der Taktgenerator 32 entspricht dem Taktgenerator 18 in Fig. 1.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Kapazitive Speicherschaltung zur Speicherung binärer Informationen mit mindestens einer Speicherzelle mit einem mit zwei Transistoren verbundenen Kondensator, von welchen der eine Transistor den Kondensator entsprechend dem zu speichernden logischen Zustand auf einen vorgegebenen Spannungswert auflädt, während der zweite Transistor über seine Steuerelektrode den Speicherzustand des Kondensators anzeigt, dadurch gekennzeichnet, daß ein Hilfskondensator (7) vorgeseher, ist, dessen eine Elektrode mit einer Referenzspannungsquelle (Erde) verbunden ist, während die andere Elektrode mit der gemeinsamen Eingangs-/Ausgangsle;tung (8) des Speicherkreises (1) verbunden ist, ferner daß die eine Elektrode des Hauptkondensators (6) mit der Ausgangselektrode (15) des zweiten Transistors (13) verbunden ist, während die andere Elektrode mit der Steuerelektrode (16) dieses Transistors (13) verbunden ist, und daß die Ausgangselektrode (IS) des zweiten Transistors (13) über nacheinander durchschaltende Schaltetemente (12, 9) mit der anderen Elektrode des Hauptkondensators (6) verbindbar ist. demzufolge die verlorengegangenen Ladungsträger des Hauptko/>densators (6) ersetzbar sind.

2. Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet, da" die Ausgangselektrode (15) des zweiten Transistors (13) mit der gemeinsamen Eingangs-/Aus-angsleitu,ig (8) über einen dritten Transistor (12) verbunden ist, welcher zur Ladung des Hilfskondensators (7) während eines Zeitintervalls (Φ.,) leitend ist.

3. Speicherschaltung nach Anspruch 2, dadurch gekennzeichnet, daß der dritte Transistor (12) ebenfalls während eines Zeitinvalls (Φ,) zur Entladung des Hilfskondensators (7) und der Leitungskapazität gegenüber Erde leitend ist.

4. Speicherschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß zusätzlich ein vierter Transistor (30) vorgesehen ist, welcher während des Zeitintervalls (Φ,) die eine Elektrode des Hauptkondensators (6^;) mit einer Vergleichsspannungsquelle (Erde) verbindet, demzufolge bei Vorhandensein eines logischen Zustandes »Null« eine vollkommene Entladung des Hauptkondensators (6') erzielbar ist (Fig. 3).