DE19518348C1 - Speicher mit dynamischen Speicherzellen - Google Patents
Speicher mit dynamischen SpeicherzellenInfo
- Publication number
- DE19518348C1 DE19518348C1 DE19518348A DE19518348A DE19518348C1 DE 19518348 C1 DE19518348 C1 DE 19518348C1 DE 19518348 A DE19518348 A DE 19518348A DE 19518348 A DE19518348 A DE 19518348A DE 19518348 C1 DE19518348 C1 DE 19518348C1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- capacitor
- memory cells
- read
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims abstract description 68
- 239000003990 capacitor Substances 0.000 claims description 41
- 230000001419 dependent effect Effects 0.000 claims 1
- 210000000352 storage cell Anatomy 0.000 abstract description 2
- 210000004027 cell Anatomy 0.000 description 36
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/04—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using capacitive elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Read Only Memory (AREA)
Description
Integrierte elektronische Informationsspeicher werden entwe
der als flüchtige, d. h. dynamisch reprogrammierbare Speicher,
oder nicht flüchtige Festwertspeicher angeboten. Dynamische
Zufallszugriffsspeicher (DRAM) müssen periodisch aufgefrischt
werden, oder sie verlieren die gespeicherte Information. Die
Festwertspeicher dagegen können nach ihrer Herstellung nicht
mehr geändert werden. Beim Festwertspeicher ist die Informa
tion also ständig verfügbar.
Eine Kombination von flüchtigem und Festwertspeicher wäre
vorteilhaft, wenn beide Speicherarten in ein Gerät erforder
lich sind. Es ist bekannt, beide Speicherarten zu kombinie
ren, dabei werden aber die Speicherzellen bei beiden Spei
cherarten unterschiedlich ausgeführt. Aus US-PS 4 095 281 ist
weiterhin bekannt, eine 4-Transistorzelle mit Hilfe von MNOS-Tran
sistoren aufzubauen, die sowohl als RAM oder als ROM-Spei
cherzelle verwendbar ist. Als ROM-Speicherzelle werden
die Schwellwerte der MNOS-Transistoren entsprechend der zu
speichernden Information eingestellt.
Das der Erfindung zugrundeliegende Problem besteht ebenfalls
darin, flüchtige und nicht flüchtige, also Festwertspeicher,
zu kombinieren. Dabei sollen dynamische Speicherzellen
verwendet werden, die sowohl als Speicherzellen für den
flüchtigen Speicher als auch für nichtflüchtige
Festwertspeicher verwendbar sind.
Das Problem wird gemäß den Merkmalen des Patentanspruchs 1
gelöst.
Weiterbildungen der Erfindung ergeben sich aus den Unteran
sprüchen.
Wesentlich ist, daß die Größe des kapazitiven Ladungsspei
chers der dynamischen Speicherzelle entsprechend der als
Festwert zu speichernden Information bemessen wird.
Arbeitet der Speicher als flüchtiger Speicher, dann liegt an
den Speicherzellen ein Refresh-Signal mit hoher Taktrakte an
und der Kondensator jeder Speicherzelle wird unabhängig von
seiner Größe vollstandig aufgeladen. Ein Unterschied zu
gebräuchlichen dynamischen Speichern besteht in dieser Be
triebsart deswegen nicht.
Soll der Speicher auch als Festwertspeicher benutzt werden,
dann ist es zweckmäßig, Speicherzellen mit unterschiedlichen
Kondensatoren zu verwenden. Zum Beispiel können zwei Arten
von Speicherzellen verwendet werden, erste Speicherzellen mit
einem ersten Kondensatorwert und zweite Speicherzellen mit
einem zweiten Kondensatorwert. Zum Einprägen der Information
"1" oder "0" in den Festwertspeicher werden zunächst alle
Kondensatoren der Speicherzellen aufgeladen, anschließend
wird eine Refresh-Signal mit einer derartigen Taktrate ange
legt, daß sich die Kondensatoren der Speicherzellen mit
kleinem Kondensatorwert entladen, jedoch die Speicherzellen
mit großen Kondensatorwellen nicht entladen. Die Speicherzel
len mit großen Kondensatorwerten speichern dann die Informa
tion der einen Art, z. B. "1", die Speicherzellen mit kleinen
Kondensatorwert die Information der anderen Art, z. B. "0".
Selbstverständlich ist es möglich, weitere Arten von Spei
cherzellen mit anderen Kondensatorwerten zu verwenden, so daß
mehrere Informationswerte eingeprägt werden können.
Anhand eines Ausführungsbeispieles wird die Erfindung weiter
erläutert. Es zeigen
Fig. 1 ein Prinzipbild einer Speicherzelle,
Fig. 2 die Entladekennlinie eines Kondensators,
Fig. 3 verschiedene Entladekennlinien unterschiedlicher
Kondensatoren jeweils aufgetragen über der Zeit t.
Das Prinzipbild einer Speicherzelle SP nach Fig. 1 zeigt
einen Kondensator C, einen Widerstand R, einen Schalter S und
eine Stromquelle Q. Über den Schalter S kann der Kondensator C
aufgeladen werden. Ist der Schalter S geöffnet, dann ent
lädt sich der Kondensator C über den Widerstand R entspre
chend der Kennlinie, die in Fig. 2 dargestellt ist. Hier ist
die Spannung U über der Zeit t aufgetragen. Weiterhin ist das
Refresh-Signal stark ausgezogen dargestellt. Es ist zu sehen,
daß nach dem Refresh-Signal, durch das der Kondensator C
aufgeladen worden ist, die Entladung des Kondensators auf
bekannte Weise abläuft. Wenn die Spannung des Kondensators
eine vorgegebene Schwellwertspannung Uth unterschreitet,
ändert sich die im Kondensator c gespeicherte Information.
Zum Beispiel kann das Vorhandensein einer über der Schwell
wertspannung liegenden Spannung als eine logische "1" angese
hen werden, daß Fehlen einer Spannung am Kondensator als eine
logische "0". Für die Fälle, bei denen keine eindeutige
Spannung der "1" oder der "0" zugeordnet werden kann, kann
ein logischer Wert "X" zugeordnet werden.
Wenn der Speicher aus Speicherzellen besteht, bei denen
jeweils nur zwei unterschiedliche Kondensatortypen vorliegen,
also Speicherzellen mit einem Kondensator C1 und Speicherzel
len mit einem Kondensator C2, dann kann die Größe oder der
Wert des Kondensators C1 so gewählt werden, daß er seine
Information verliert, wenn die Taktrate f1 eines Refresh-Signa
les zu klein ist. Der Kondensator C2, dessen Wert größer
gewählt werden kann als der Wert des Kondensators C1, wird
mit einer Taktrate f2 betrieben. Der Kondensator C2 verliert
seine Information, wenn die Taktrate f2 zu langsam ist. Wenn
nun f2 genügend größer ist als f1, dann wird eine "1" in C1
geschrieben, und wenn die Speicherzelle mit C1 mit der Takt
rate f2 aufgefrischt wird, dann wird später hier eine "0"
gelesen. Wenn zur selben Zeit eine "1" in eine Speicherzelle
mit C2 geschrieben worden ist und es wird mit der Taktrate f2
aufgefrischt, dann wird aus Speicherzellen mit C2 immer noch
eine "1" gelesen. Selbstverständlich werden bei beiden Spei
cherzellen gespeicherte "0" immer als "0" gelesen.
Bei der Betriebsart als flüchtiger Speicher (RAM) werden alle
Zellen mit der Taktrate f1 aufgefrischt. Das heißt in der
Betriebsart RAM verhält sich der Speicher wie ein typischer
DRAM.
In der Betriebsart als Festwertspeicher ist die in den Spei
cherzellen gespeicherte Information durch die Herstellung
festgelegt. In dieser Betriebsart werden zunächst alle Spei
cherzellen mit einer "1" geschrieben, also alle Speicherzel
len aufgeladen. Anschließend erfolgt das Auffrischen mit der
Taktrate f2. Dies führt dazu, daß die Speicherzellen mit C1
sich entladen und somit dort eine "0" eingespeichert wird,
während die Speicherzellen mit C2 aufgeladen bleiben, somit
dort eine "1" gespeichert ist. Im folgenden muß der Festwert
speicher nur noch mit der Taktrate f2 aufgefrischt werden.
Die zwei Taktraten f1 und f2 können zwei verschiedene Taktim
pulse darstellen oder aus einem einzelnen Taktimpuls gewonnen
werden.
Ein Speicher kann auch so ausgeführt sein, daß er Speicher
zellen mit mehr als zwei verschiedenen Kondensatorwerten
aufweist, im allgemeinen Fall mit n verschiedenen Kondensa
torwerten. Damit sind in dem Speicher Speicherzellen enthal
ten, die mit unterschiedlichen Taktraten fn aufgefrischt
werden müssen, wobei n eine ganze Zahl ist. Ein solcher Spei
cher kann in der Betriebsart als RAM mit der Taktrate f1
aufgefrischt werden. In der Betriebsart als ROM werden wie
derum die Speicherzellen zunächst alle geladen und dann mit
einer Taktrate aufgefrischt, die so gewählt ist, daß sich der
gewünschte Teil der Speicherzellen entladen kann und die
restlichen dagegen nicht. Es ist auch möglich, den Speicher
zellen mit unterschiedlichen Kondensatorwerten unterschiedli
che Informationen zuzuordnen, die dadurch erreicht werden,
daß beim Anliegen von Refresh-Signalen einer Taktrate die
einzelnen Kondensatoren eine unterschiedliche Ladung haben,
die bewertet werden. Diese Verhältnisse können z. B. der
Fig. 3 entnommen werden:. Hier sind drei Kondensatoren C1 bis
C3 unterschiedlichen Wertes mit ihren Entladekennlinien dar
gestellt. Dabei hat der Kondensator C1 den kleinsten Kapazi
tätwert, der Kondensator C3 den größten Wert. Es werden zwei
Schwellen VH und VL gezeigt. Wenn ein Kondensator einen Wert
hat, der über VH liegt, dann kann dies einer "1" zugeordnet
werdend wenn sie einen Wert hat, der unter VL liegt, einer
"0" und wenn er einen Wert hat, der zwischen VL und VH liegt,
einer "X". Werden weitere Kondensatoren mit anderen Kapazi
tätswerten verwendet, können noch mehrere Arten von Informa
tionen gespeichert werden.
Claims (3)
- l. Speicher mit dynamischen Speicherzellen, der sowohl in einer Betriebsart als Festwertspeicher als auch in einer anderen Betriebsart als flüchtiger Speicher nutzbar ist, dadurch gekennzeichnet, daß
- - jede Speicherzelle (SP) jeweils einen eine Information speichernden Kondensator aufweist, dessen Kapazitätswert entsprechend der als Festwert zu speichernden Information bemessen ist,
- - den Speicherzellen ein Refresh-Signal in einer von der Betriebsart abhängigen Taktrate zugeführt wird.
- 2. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß Gruppen von Speicherzellen mit jeweils unterschiedlichen Kondensatorwerten vorgesehen sind.
- 3. Speicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß erste Speicherzellen mit einem ersten Kondensator mit einem ersten Kapazitätswert und zweite Speicherzellen mit zweiten Kondensatoren mit im Vergleich zu dem ersten Kapazitätswert größeren Kapazitätswert vorgesehen sind.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19518348A DE19518348C1 (de) | 1995-05-18 | 1995-05-18 | Speicher mit dynamischen Speicherzellen |
JP14519596A JP3638718B2 (ja) | 1995-05-18 | 1996-05-15 | ダイナミックメモリセルを有するメモリ及びその作動方法 |
US08/652,915 US5706225A (en) | 1995-05-18 | 1996-05-20 | Memory apparatus with dynamic memory cells having different capacitor values |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19518348A DE19518348C1 (de) | 1995-05-18 | 1995-05-18 | Speicher mit dynamischen Speicherzellen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19518348C1 true DE19518348C1 (de) | 1996-08-22 |
Family
ID=7762302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19518348A Expired - Fee Related DE19518348C1 (de) | 1995-05-18 | 1995-05-18 | Speicher mit dynamischen Speicherzellen |
Country Status (3)
Country | Link |
---|---|
US (1) | US5706225A (de) |
JP (1) | JP3638718B2 (de) |
DE (1) | DE19518348C1 (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5995409A (en) * | 1998-03-20 | 1999-11-30 | Silicon Aquarius, Inc. | Electrically-programmable read-only memory fabricated using a dynamic random access memory fabrication process and methods for programming same |
DE19960247B4 (de) * | 1999-12-14 | 2005-09-08 | Infineon Technologies Ag | Datenspeicher und Verfahren |
US7337282B2 (en) * | 2003-11-28 | 2008-02-26 | Infineon Technologies Ag | Memory system and process for controlling a memory component to achieve different kinds of memory characteristics on one and the same memory component |
US7099221B2 (en) | 2004-05-06 | 2006-08-29 | Micron Technology, Inc. | Memory controller method and system compensating for memory cell data losses |
US20060010339A1 (en) * | 2004-06-24 | 2006-01-12 | Klein Dean A | Memory system and method having selective ECC during low power refresh |
US7340668B2 (en) * | 2004-06-25 | 2008-03-04 | Micron Technology, Inc. | Low power cost-effective ECC memory system and method |
US7116602B2 (en) * | 2004-07-15 | 2006-10-03 | Micron Technology, Inc. | Method and system for controlling refresh to avoid memory cell data losses |
US6965537B1 (en) * | 2004-08-31 | 2005-11-15 | Micron Technology, Inc. | Memory system and method using ECC to achieve low power refresh |
FR2890483A1 (fr) * | 2005-09-08 | 2007-03-09 | St Microelectronics Sa | Cellule memoire volatile remanente |
US7894289B2 (en) * | 2006-10-11 | 2011-02-22 | Micron Technology, Inc. | Memory system and method using partial ECC to achieve low power refresh and fast access to data |
US7900120B2 (en) | 2006-10-18 | 2011-03-01 | Micron Technology, Inc. | Memory system and method using ECC with flag bit to identify modified data |
US10796729B2 (en) * | 2019-02-05 | 2020-10-06 | Micron Technology, Inc. | Dynamic allocation of a capacitive component in a memory device |
US11194726B2 (en) | 2019-02-25 | 2021-12-07 | Micron Technology, Inc. | Stacked memory dice for combined access operations |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4095281A (en) * | 1976-03-04 | 1978-06-13 | Rca Corporation | Random access-erasable read only memory cell |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3654499A (en) * | 1970-06-24 | 1972-04-04 | Bell Telephone Labor Inc | Charge coupled memory with storage sites |
US5020025A (en) * | 1990-01-09 | 1991-05-28 | Advanced Micro Devices, Inc. | Capacitively coupled read-only memory |
JP2660111B2 (ja) * | 1991-02-13 | 1997-10-08 | 株式会社東芝 | 半導体メモリセル |
JP3187153B2 (ja) * | 1992-08-11 | 2001-07-11 | 株式会社東芝 | マスクromのメモリセル及びマスクrom |
JP3311059B2 (ja) * | 1993-01-28 | 2002-08-05 | 沖電気工業株式会社 | 半導体メモリ回路 |
JP3365650B2 (ja) * | 1993-05-31 | 2003-01-14 | 沖電気工業株式会社 | 半導体メモリ装置 |
US5406507A (en) * | 1993-05-24 | 1995-04-11 | Tektronix, Inc. | Reduced input capacitance analog storage array |
-
1995
- 1995-05-18 DE DE19518348A patent/DE19518348C1/de not_active Expired - Fee Related
-
1996
- 1996-05-15 JP JP14519596A patent/JP3638718B2/ja not_active Expired - Fee Related
- 1996-05-20 US US08/652,915 patent/US5706225A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4095281A (en) * | 1976-03-04 | 1978-06-13 | Rca Corporation | Random access-erasable read only memory cell |
Also Published As
Publication number | Publication date |
---|---|
JPH09153291A (ja) | 1997-06-10 |
US5706225A (en) | 1998-01-06 |
JP3638718B2 (ja) | 2005-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3207485C2 (de) | Nichtflüchtige Halbleiter-Speichervorrichtung | |
DE2324965C3 (de) | Schaltungsanordnung zum Auslesen eines kapazitiven Datenspeichers | |
DE19518348C1 (de) | Speicher mit dynamischen Speicherzellen | |
DE3751171T2 (de) | Ferro-elektrischer Speicher mit automatischer Wiederherstellung. | |
DE2659248B2 (de) | ||
DE19518497A1 (de) | Dynamischer RAM mit Selbstauffrischung und Verfahren zum Generieren von Selbstauffrisch-Zeitsteuersignalen | |
DE4439817A1 (de) | Verborgenes Selbstauffrischungsverfahren und Vorrichtung für einen synchronen dynamischen Direktzugriffspeicher | |
DE2712743A1 (de) | Speicherschaltung | |
EP0825613A2 (de) | Matrix-Speicher in Virtual-ground-Architektur | |
DE1959870C3 (de) | Kapazitive Speicherschaltung | |
DE2707456B2 (de) | Dynamischer RAM-Speicher | |
DE2833850A1 (de) | Verzoegerungsschaltung | |
DE2648225C2 (de) | Datenspeicherwerk | |
DE3329096C2 (de) | ||
DE3844154A1 (de) | Verteilte lesesteuerschaltung fuer einen leseverstaerker einer speichereinrichtung | |
DE2351554C2 (de) | Speicher für direkten Zugriff mit dynamischen Speicherzellen | |
DE1960598A1 (de) | MOS-Schnellesespeicher | |
DE2022256C2 (de) | Festwertspeicher- und Decoderanordnung | |
DE1959956C3 (de) | Elektrische Speicherschaltung | |
DE2128792A1 (de) | Schaltungsanordnung mit mindestens einem Feldeffekttransistor | |
DE3620225C2 (de) | ||
DE19501227B4 (de) | DRAM-Auffrisch-Steuerungsschaltung | |
EP1122742A2 (de) | Verfahren zum Testen der Refresheinrichtung eines Informationsspeichers | |
EP0549611B1 (de) | Dynamischer halbleiterspeicher mit leseverstärker-ansteuerschaltung zur erzielung kurzer zugriffszeiten bei niedrigem gesamtspitzenstrom | |
DE2131939A1 (de) | Logisch gesteuerte Inverterstufe |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of patent without earlier publication of application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
8339 | Ceased/non-payment of the annual fee |