DE3620225C2 - - Google Patents

Description

Die Erfindung betrifft einen Blindwortleitungstreiberschaltkreis für einen dynamischen MOS-RAM nach dem Oberbegriff des Anspru­ ches 1.

In einem dynamischen MOS-RAM vom Eintransistortyp entspricht das Gespeichertsein oder Nichtgespeichertsein einer Ladung in dem MOS-Kondensator der Information "1" oder "0".

Die Struktur einer herkömmlichen Speichermatrix eines dynamischen MOS-RAM ist in Fig. 3 gezeigt. In der Figur bezeichnet 1 eine Speicherzelle, die aus einem die Kapazität C _s aufweisenden Spei­ cherkondensator und aus einem MOS-Transistor aufgebaut ist. Ein Spannungssignal, das von der Speicherzelle an einen Lesesignal­ verstärker 2 übertragen wird - es erscheint nämlich eine Signal­ spannung auf einer Bitleitung BL oder auf einer Bitleitung - wird bestimmt durch das Verhältnis des Betrages einer in dem Speicherkondensator gespeicherten Signalladung Q _s zu der Streu­ kapazität C _b der Bitleitung. Angenommen, daß die in den Speicher­ kondensator eingeschriebene Spannung auf Quellenspannungspegel V _cc (V) ist, wenn die Information "1" ist, und daß die Spannung auf Massepegel 0(V) ist, wenn die Information "0" ist, so wird die Differenz Δ V zwischen der Signalspannung von "1" und "0" wie folgt dargestellt: Δ V = C _s V _cc /(C _s + C _b ). Die Information "1" oder "0" wird bestimmt durch einen Vergleich zwischen der Signalspannung V _cc (V) oder 0(V) und der aus der Blindzelle 4 ausge­ lesenen Bezugsspannung im Lesesignalverstärker 2. Daher ist die Blindzelle 4 so aufgebaut, daß sie die Hälfte des Kapazitätswertes C _s /2 des Speicherkondensators als Blindkapazität aufweist, so daß immer 0(V) eingeschrieben wird.

Der Betrieb einer herkömmlichen Speicherzelle wird unter Bezugnahme auf die Struktur der Fig. 3 und auf ein Diagramm der Wellenformen in Fig. 4 beschrieben. Zunächst wird entsprechend einer Adressen­ eingabe und einer Vielzahl von X-Dekodern 5 ein X-Dekoder ausge­ wählt, und entsprechend einem Signal Φ X ₀, welches ein Hilfsde­ kodiersignal eines Wortleitungstreibersignales Φ X ist, wird wahl­ weise eine Wortleitung WL ₀ mittels eines Wortleitungstreibers 7 angetrie­ ben (hier wird ein Beispiel beschrieben, in dem eine Wortleitung WL ₀ ausgewählt wird).

In diesem Fall wird gleichzeitig eine Blindwortleitung DWL ₀ durch einen Blindwortleitungstreiber 9-2 angetrieben. Folglich wird die in dem Speicherkondensator gespeicherte Information an die Bitleitung BL übertragen, während die in dem Blindkondensator gespeicherte Information an die Bitleitung übertragen wird. Ein feiner Po­ tentialunterschied zwischen den beiden Informationen wird differentiell verstärkt durch den Lesesignalverstärker 2. Ein aktiver Erneuerungsschaltkreis 10, der mit dem Lesesignalverstärker 2 verbunden ist, erneuert die abgefallene Spannung der Bitleitung auf der Seite des hohen Pegels, die erzeugt wird, während der differentiellen Verstärkung, auf den Pegel der Quellenspannung V _cc . Währenddessen schreibt ein Signal Φ _DR , das ein Blindrücksetz­ signal ist, 0(V) in den Blindkondensator, ein Signal Φ _WR , das ein Wortrücksetzsignal ist, entlädt die Spannung der wahlweise ange­ triebenen Wortleitung am Ende des Speicherzyklus.

In einer herkömmlichen Struktur, wie oben beschrieben, wird von der Kapazität des Blindkondensators der Blindzelle 4 gefordert, daß sie halb so groß ist wie die Kapazität des Speicherkondensa­ tors. Wenn daher ein eine große Speicherkapazität aufweisender Speicher durch Abnahme der Größe der einzelnen Zellen auf dem Chip und daher durch eine steigende Anzahl der Zellen auf dem Chip verwirklicht werden soll, so ist es schwierig, die Blindkon­ densatoren zu konstruieren. Darüber hinaus legt die Größe der Blindzellen 4 den Grad der Integration des Speichers fest, was zu einem Mißstand führt, der die Verwirklichung eines Speichers von hoher Dichte hemmt.

Aus der DE-OS 34 38 069 ist ein Blindwortleitungstreiberschalt­ kreis der eingangs beschriebenen Art bekannt, bei dem die Konden­ satoren in den Blindzellen genauso groß sind wie die Kondensato­ ren in den Speicherzellen. Die Ansteuerung der Blindwortleitungen geschieht durch eine festgelegte Sequenz von Taktsignalen, hierbei wird zeitlich verzögert die nichtausgewählte Blindwortleitung nach der ausgewählten Blindwortleitung aktiviert.

Es ist daher Aufgabe der Erfindung, einen Blindwortleitungstrei­ berschaltkreis nach dem Oberbegriff des Anspruchs 1 zu schaffen, bei dem die Ansteuerung der einzelnen Wort­ leitungen flexibler geschieht und mit dem die Bit-Lei­ tungsinformation in die nicht gewählte Blindzelle geschrieben werden kann.

Die Aufgabe wird gelöst durch einen Blindwortleitungstreiberschalt­ kreis der oben beschriebenen Art mit den Merkmalen des Kennzeichens des Anspruchs 1.

Gemäß der Erfindung müssen daher die Kapazitätswerte der Blindkon­ densatoren in den Blindzellen nicht halb so groß sein wie die Kapazitätswerte der Speicherkondensatoren in der Speicherzelle, wodurch das Problem vermieden wird, daß der Integrationsgrad des Speichers durch die Größe der Blindzelle festgelegt wird. Gemäß der Erfindung kann der Integrationsgrad des Speichers festgelegt werden durch die Größe der Speicherzelle selbst. Da nämlich die Speicherzelle mit einem minimalen Muster gebildet werden kann, kann der Integrationsgrad des Speichers gesteigert werden.

Der Blindwortleitungstreiber gebraucht den gleichen Schalt­ kreis wie der Wortleitungstreiber und ist auf die gleiche Weise konstruiert wie der Wortleitungstreiber, so daß die Signalübertragungseigenschaft der Wortleitung und der Blindwortleitung einheitlich gemacht werden kann, woraus ein stabiler Betrieb des Speichers hervorgeht.

Die Erfindung schafft weiterhin den Vorteil, daß sogar dann, wenn die endgültige Größe des Kondensators während des Fertigungs­ prozesses ungenau wird, genau die halbe Bezugsspannung erzeugt werden kann durch Abgleichung des Blindkondensators. Weiterhin wird die Blindwortleitungssteuerung zum Anheben der nicht gewähl­ ten Blindwortleitung angetrieben und mit dem wirksam getrennten Blind­ wortleitungstreiber, so daß der Betrieb des Speichers nicht ungünstig beeinflußt wird.

Im weiteren folgt die Beschreibung eines Ausführungsbeispieles anhand der Fi­ guren. Von den Figuren zeigt

Fig. 1 ein schematisches Schaltbild eines dynamischen MOS-RAM, welches einen Blindwortleitungstreiberschaltkreis aufweist;

Fig. 2 einen Ablaufplan der Wellenformen zur Beschreibung des Betriebes des Blindwortleitungstreiberschaltkreises gemäß der in Fig. 1 gezeigten Ausführungsform;

Fig. 3 ein schematisches Schaltbild eines dynamischen MOS-RAM, der einen herkömmlichen Blindwortleitungs­ treiberschaltkreis aufweist; und

Fig. 4 einen Ablaufplan der Wellenformen zur Beschreibung des Betriebes eines herkömmlichen dynamischen MOS-RAM.

Eine Ausführungsform des Blindwortleitungstreiberschaltkreises wird im folgenden unter Bezug­ nahme auf die Figuren beschrieben.

Fig. 1 ist ein schematisches Schaltbild einer Speicherzelle gemäß einer Ausführungsform; Fig. 2 ist ein den Betrieb der Speicherzelle von Fig. 1 beschreibender Ablaufplan der Wellen­ formen. Die Wellenformen der Fig. 2 stellen den Fall dar, in dem beispielsweise die Wortleitung WL ₀ ausgewählt ist. In dieser Aus­ führungsform ist der Betrieb der Speicherzelle ähnlich dem der oben beschriebenen herkömmlichen Speicherzelle, dessen Beschreibung wird daher weggelassen.

In dem Schaltkreis sind Blindwortleitungs­ steuerungen 11 mit den Enden der Blindwortleitungen DWL ₀ bzw. DWL ₁ verbunden. Ein Hilfsdekodiersignal Φ X ₀ oder Φ X ₁, welches dem an den Blindwortleitungsschreiber 9-3 und 9-4 eingegebenen entgegen­ gesetzt ist, und ein Blindsetzsignal Φ DS zum Schreiben der Bit­ leitungsinformation in die nicht ausgewählten Blindzellen werden an jeder der Blindwortleitungssteuerungen 11 eingegeben. Das Blindsetzsignal Φ DS erreicht einen hohen Pegel, nachdem der Lese­ signalverstärker 10 aktiviert worden ist, und es fällt fast gleichzeitig mit dem Wortleitungstreibersignal Φ X auf niedrigen Pegel ab. Die der ausgewählten Blindzelle 4 entsprechende Bit­ leitungsinformation wird durch dieses Blindsetzsignal Φ DS in die nicht ausgewählte Blindzelle 4 geschrieben.

Der in der Blindzelle 4 enthaltene Blindkondensator ist so ange­ paßt, daß er den gleichen Kapazitätswert C _s hat wie der Speicher­ kondensator. Die den logischen Signalen "1" und "0" entsprechenden elektrischen Ladungen, die in die zwei Blindkondensatoren einge­ schrieben werden, werden durch das Blindabgleichungssignal Φ DE auf die Hälfte der Bezugsladung der Signalladung der Speicherzelle abgeglichen, bevor die Wortleitung (Blindwortleitung) angetrieben wird. Das Blindabgleichungssignal Φ DE nimmt nämlich seinen hohen Pegel an, um die Blindkondensatoren abzugleichen, wenn die Signale aller Leitungen auf niedrigem Pegel sind.

In dieser Ausführungsform wird ein Blindsetzsignal an die Blindwortleitungstreiber 9-3 bzw. 9-4 eingegeben, welches auf hohem Pegel ist zum Zeitpunkt des Ansteigens der Wortleitung WL (und der Blind­ wortleitung DWL), welches auf niedrigen Pegel fällt, bevor das Blindsetzsignal Φ DS ansteigt, und welches auf niedrigem Pegel bleibt, während das Blindsetzsignal Φ DS auf hohem Pegel bleibt. Demgemäß wird die nicht ausgewählte Blindzelle 4 von der Leitung des Signals Φ X ₁ bei dem Blindwortleitungstreiber 9-3 durch das Blindsetz­ signal getrennt, so daß das Signal mit hohem Pegel auf der Blindwortleitung DWL ₁ davon abgehalten wird, die Leitung des Signals Φ X ₁ zu beeinflussen.

Claims (2)

1. Blindwortleitungstreiberschaltkreis für einen dynamischen MOS-RAM, bei dem die Speicherzelleninformation "1" oder "0" bestimmt wird durch den Vergleich eins Ausgangssignales von einer einen Speicherkondensator aufweisenden Speicherzelle (1) auf einer Bit-Leitung eines Paares von Bit-Leitungen (BL, mit einer Bezugsspannung von einer Blindzelle auf der anderen Bit-Leitung, mit
einem Paar Blindzellen (4), von denen je eine mit einer der Bit-Leitungen (BL, verbunden ist und jede jeweils einen Blindkondensator von der Kapazität des Speicherkondensators aufweist,
einem Paar von jeweils mit einer der Blindzellen (4) verbundenen Blindwortleitungen (DWL ₀, DWL ₁) zur Auswahl von Blindzellen (4),
einem jeweils mit einem Ende einer jeden Blindwortleitung (DWL ₀, DWL ₁) verbundenen Blindwortleitungstreiber (9-3, 9-4) zum wahlweisen Antreiben der Blindwortleitungen (DWL ₀, DWL ₁) und einer mit einer jeden des Paares der Blindzellen (4) verbundenen Abgleichseinrichtung zum Abgleichen der Spannungen einer mit einer Speicherzelle gewählten Blindzelle und einer nicht gewählten Blindzelle vor dem Antreiben der Blindwort­ leitungen (DWL ₀, DWL ₁) zum Erzeugen einer Bezugsspannung, die gleich der Hälfte einer Aktiv-Signal-Spannung ist, dadurch gekennzeichnet, daß eine mit den Blindwortleitungen (DWL ₀, DWL ₁) verbundene Blindwortleitungssteuerung (11) vorgesehen ist, die mit Hilfsdecodiersignalen (Φ _{X 1}, Φ _{X 0}), welche zu den dem Blindwortleitungstreiber (9-3, 9-4) zugeführten Signalen (Φ _{X 0}, Φ _{X 1}) komplementär sind, und einem Blindsetzsignal (Φ _DS ) zum Schreiben der Bit-Leitungsinformation in die nicht gewählte Blindzelle beaufschlagt wird, und der Blindwortleitungstreiber (9-3, 9-4) mit einem besonderen Blindsetzsignal beaufschlagt wird, welches auf aktivem Pegel liegt, solange Blindwortleitungen (DWL ₀, DWL ₁) durch den Blindwortleitungstreiber (9-3, 9-4) zu treiben sind, und welches auf passiven Pegel abfällt, bevor das Blindsetzsignal (Φ _DS ) aktiv wird, um eine gleichzeitige Ansteuerung von Blindwortleitungen (DWL ₀, DWL ₁) durch den Blindwortleitungs­ treiber (9-3, 9-4) und die Blindwortleitungssteuerung (11) zu verhindern.

2. Blindwortleitungstreiberschaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß die Blindwortleitungssteuerung (11) mit dem anderen Ende einer jeden Blindwortleitung (DWL ₀, DWL ₁) verbunden ist.