-
Die Erfindung betrifft ein Verfahren gemäß Oberbegriff des Patentanspruchs.
-
In einer dynamischen Halbleiterspeicherschaltung weist jede Speicherzelle einen Speicherkondensator auf, der auf einen von zwei Spannungszuständen aufgeladen wird, welche der binären Information entspricht. Die Ladung in dem Speicherkondensator bleibt aufgrund von Leckströmen innerhalb der Zelle nur kurze Zeit erhalten. Die Ladung muß periodisch aufgefrischt werden, um das in dem Speicher abgelegte Datenmuster aufrechtzuerhalten. Beim Lesen der Speicherzelle wird der Speicherkondensator an eine Halbbitleitung angeschlossen, so daß die im Kondensator gespeicherte Ladung über diese Leitung übertragen wird. Durch die Ladungsübertragung wird die Spannung auf der Halbbitleitung um wenige Zehntel Volt verändert und diese Spannungsveränderung wird von einem Leseverstärker festgestellt, der einen Vergleich mit der Spannung auf einer komplementären Hälfte der Halbbitleitung durchführt. Die Fähigkeit des richtigen Auslesens der in dem Speicherkondensator gespeicherten Ladung hängt von der Spannung an dem Kondensator zum Zeitpunkt seines Auslesens ab. Um die größte Genauigkeit bei der Speicherung von Daten zu gewährleisten, ist es wichtig, den Speicherkondensator anfänglich auf die höchstmögliche Spannung aufzuladen. In einer MOSFET-Speicherschaltung ( Metalloxid-Halbleiter-Feldeffekttransitor) ist es am günstigsten, lediglich eine einzige + 5 Volt Spannungsquelle zu verwenden. Wird nur eine Spannungsquelle verwendet, ist es bei der Speicherung von Information, die dem hohen Spannungszustand entspricht, von Bedeutung, daß die gesamten 5,0 Volt an die Speicherzelle gelegt werden.
-
Bislang verwendeten dynamische, wahlfreie Zugriffsspeicher (RAM) Bitleitungen, die etwa auf die Versorgungsspannung aufgeladen wurden, um einen hohen Spannungswert in eine Speicherzelle einzugeben. Aufgrund des Widerstandes und der Kapazität der Bitleitung und der entsprechenden Eingabe-/Ausgabeleitung wird eine wesentliche Zeit benötigt, um die Bitleitung auf etwa die Versorgungsspannung aufzuladen. Es existiert jedoch ein immer größer werdendes Bedürfnis nach Speicherschaltungen, die schnellere Arbeitszyklen haben, während das obige Verfahren der Aufladung von Bitleitungen notgedrungenerweise langsam ist und daher die Anforderungen an eine größere Aufladegeschwindigkeit nicht erfüllen kann.
-
Es ist Aufgabe der Erfindung, ein Verfahren zum Betreiben einer dynamischen, integrierten Halbleiterspeicherschaltung zu schaffen, bei dem die volle Versorgungsspannung an die Speicherzellen ohne zusätzliche Schaltungsmaßnahmen gelegt werden kann, ohne daß eine erhöhte Spannung auf den Eingabeleitungen benötigt wird.
-
Zur Lösung dieser Aufgabe dienen die kennzeichnenden Merkmale des Patentanspruchs.
-
Für ein besseres Verständnis der Erfindung und der damit erreichbaren Vorteile wird im folgenden auf die Zeichnung Bezug genommen, in der
-
Fig. 1 eine Schemazeichnung der verschiedenen Schaltkreise in einem dynamischen Halbleiterspeicher darstellt, die für das erfindungsgemäße Verfahren relevant sind; und
-
Fig. 2 die einzelnen Takt- und Steuersignale darstellt, die bei der Schaltung gemäß Fig. 1 verwendet werden.
-
Die Erfindung betrifft das Betreiben einer dynamischen, integrierten Halbleiterspeicherschaltung, die in MOSFET- Technologie hergestellt ist. In Fig. 1 sind repräsentative Schaltkreise dargestellt, die in einem Halbleiterspeicher verwendet werden und die entsprechend dem erfindungsgemäßen Verfahren betrieben werden. Die Speicherschaltung 10 weist eine Anzahl von Speicherzellen für das Speichern von Daten auf. Die Speicherzellen 12 und 14 repräsentieren die Vielzahl von Speicherzellen, die zu der gesamten Schaltung gehören. Die Speicherzelle 12 weist einen Zugriffstransistor 12 a und einen Speicherkondensator 12 b auf. Die Steuerklemme des Transistors 12 a ist an eine Wortleitung 16 und die Senkenklemme des Transistors 12 a an eine Halbbitleitung 18 angeschlossen. Die Quellenklemme des Transistors 12 a ist mit einer ersten Klemme des Kondensators 12 b und die zweite Klemme des Kondensators 12 b ist mit Erde verbunden. Die Speicherzelle 14 weist in ähnlicher Weise einen Zugriffstransistor 14 a und einen Speicherkondensator 14 b auf. Die Steuerklemme des Transistors 14 a ist an eine Wortleitung 20 und die Senkenquelle des Transistors 14 a an eine Halbbitleitung 22 angeschlossen. Eine volle Bitleitung innerhalb der Schaltung 10 weist ein komplementäres Paar von Halbbitleitungen, beispielsweise die Leitungen 18 und 22, auf.
-
Jede Bitleitung in der Schaltung 10 ist in Halbbitleitungen aufgeteilt, wobei jede Halbbitleitung an einen Eingang eines Meßverstärkers, beispielsweise den Verstärker 24, angeschlossen ist. Die Halbbitleitung 18 ist über einen Transistor 26 an den Verstärker 24 angeschlossen, während die Halbbitleitung 22 über einen Transistor 28 mit dem Verstärker 24 verbunden ist. Die Senken- und Quellenklemmen der Transistoren 26 und 28 verbinden die Halbbitleitungen 18 und 22 mit dem Leseverstärker 24. Die Steuerklemme der Transistoren 26 und 28 sind an die 5,0 Volt Versorgungsspannung angeschlossen.
-
Der Leseverstärker 24 weist ein Paar von Transistoren 30 und 32 auf, deren Quellenklemmen miteinander verbunden sind und in einem Verriegelungsknoten 34 zusammenlaufen. Die Senkenklemme des Transistors 30 ist an einen Knoten 36 angeschlossen, der ebenfalls an den Transistor 26 und an die Steuerelektrode des Transistors 32 angeschlossen ist. Die Senkenklemme des Transistors 32 ist mit einem Knoten 38 verbunden, der mit dem Transistor 28 und der Steuerelektrode des Transistors 30 verbunden ist.
-
Jede der Halbbitleitungen ist an einen Spaltenauswahltransistor angeschlossen, welcher zum wahlweisen Anschließen der Halbbitleitung an ihre zugehörige Eingabe-/ Ausgabeleitung dient. In der Schaltung 10 kann die Halbbitleitung 18 über den Spaltenauswahltransistor 40 an eine Eingabe-/Ausgabeleitung 42 angeschlossen werden. Die Halbbitleitung 22 läßt sich über einen Spaltenauswahltransistor 44 an eine Eingabe-/Ausgabeleitung 46 anschließen. Die Spaltenauswahltransistoren werden von einem Spaltenauswahlbefehl aktiviert, der von nicht dargestellten Dekodierschaltungen in Abhängigkeit von einem Adressenbefehl erzeugt werden.
-
Jede der Halbbitleitungen in der Schaltung 10 ist mit einer Hochziehschaltung versehen, die der Hochziehschaltung 48 entspricht. Die Hochziehschaltung 48 weist einen Transistor 50 auf, dessen Quellenelektrode an die Halbbitleitung 18 und dessen Senkenelektrode an einen Knoten 52 angeschlossen ist. Die Steuerelektrode des Transistors 50 ist zur Aufnahme eines P&sub0;-Befehls angeschlossen, welcher in Fig. 2 dargestellt ist. Ein Transistor 54 ist mit seiner Quellenelektrode an den Knoten 52 und mit seiner Senkenelektrode an die +5 Volt-Versorgungsspannung angeschlossen. Die Steuerel ktrode des Transistors 54 ist zur Aufnahme des P-Befehls angeschlossen, der in Fig. 2 dargestellt ist. Ein Transistor 56 ist mit seiner Steuerelektrode an den Knoten 52 und mit seiner Senkenelektrode zur Aufnahme des Befehls P&sub1; angeschlossen, welcher in Fig. 2 erkennbar ist. Die Quellenelektrode des Transistors 56 ist an die Steuerelektrode eines Transistors 58 angeschlossen, dessen Senkenelektrode an die + 5 Volt-Versorgungsspannung angeschlossen ist. Die Quellenelektrode des Transistors 58 ist mit der Halbbitleitung 18 verbunden. Jede der Hochziehschaltungen dient zum Erhöhen der Spannung auf der entsprechenden Halbbitleitung, wenn sie über einem vorgebenen Schwellenwert liegt.
-
Die Schaltung 10 weist eine Anordnung von Bitleitungen und Wortleitungen auf und eine zweite Gruppe von Halbbitleitungen ist dargestellt. Halbbitleitungen 60 und 62 sind an die Eingänge eines Leseverstärkers 164 angeschlossen, der im Aufbau dem zuvor beschriebenen Verstärker 24 entspricht. Der Verstärker 164 weist eine Verriegelungsklemme auf, die an den Knoten 34 angeschlossen ist. Die Halbbitleitung 60 ist über einen Spaltenwahltransistor 64 an die Eingabe-/Ausgabeleitung 42 angeschlossen, während die Halbbitleitung 62 über einen Spaltenwahltransistor 66 mit der Eingabe-/Ausgabeleitung 46 verbunden ist. Wie zuvor erwähnt, weisen jede der Halbbitleitungen einschließlich der Leitungen 60 und 62, eine angeschlossene Hochziehschaltung auf, die der zuvor beschriebenen Schaltung 48 entspricht.
-
In den Fig. 2A, 2B und 2C sind die verschiedenen Steuer- und Taktbefehle dargestellt, die in der Schaltung gemäß Fig. 1 verwendet werden. Die in den Fig. 2A, 2B und 2C gezeigten Befehle werden von einer Schaltung erzeugt, die zwar nicht näher dargestellt, jedoch dem Fachmann bekannt ist. In Fig. 2A ist ein Zeilenadressentaktbefehl 70, ein Wortleitungsbefehl 72, ein Verriegelungsbefehl 74 und ein externer Schreibbefehl 76 gezeigt.
-
Fig. 2B zeigt eine Gruppe von Taktsignalen für die Hochziehschaltung 48, die bislang in Halbleiterspeicherschaltungen verwendet wurden. Dies sind die Signale P (78), P&sub0; (80) und P 1 (82).
-
Fig. 2C zeigt eine Gruppe von Taktsignalen für die Hochziehschaltung 48, die bei dem erfindungsgemäßen Verfahren verwendet werden. Hierzu gehören der Befehl P (84), der Befehl P 0 (86) und der Befehl P 1 (88).
-
Die Funktion der Halbleiterspeicherschaltung wird im folgenden anhand der Fig. 1, 2A, 2B und 2C näher erläutert. Ein typischer Auslesevorgang der Schaltung 10 verläuft folgendermaßen: Der Zeilenadreß-Befehl 70 wird extern an die Schaltung 10 zusammen mit einer Zeilenadresse angelegt. Der Befehl 70 veranlaßt die Dekodierung der Zeilenadresse und erzeugt den Wortleitungsbefehl 72, der an eine der Wortleitungen 16, 20 der Speicherschaltung 10 gelegt wird. Der Wortleitungsbefehl 72 läßt sich beispielsweise an die Wortleitung 16 anlegen. Wenn die Wortleitungsbefehlübergänge von 0 auf 5,0 Volt übergehen, wird der Zugriffstransistor 12 a aufgesteuert, wodurch der Speicherkondensator 12 b an die Halbbitleitung 18 angekoppelt wird. In einer vorhergehenden Arbeitsfolge wurden die Halbbitleitungen 18 und 22 gegeneinander derart abgeglichen, daß innerhalb sehr enger Grenzen die gleiche Spannung auf diesen beiden Leitungen lag. Diese Spannung beträgt etwa 2,0 Volt. Wenn der Speicherkondensator 12 b anfänglich auf 5,0 Volt aufgeladen ist, läßt seine Verbindung zur Leitung 18 die Halbbitleitung 18 auf eine um wenige Zehntel Volt höhere Spannung hochgehen, da die Kapazität der Leitung 18 zehn- bis zwanzigmal größer als die des Kondensators 12 b ist. Die Leitung 18 wird somit etwa auf 2,2 V für die anfängliche 5,0 Volt-Ladung an Kondensator 12 b erhöht. Wenn der Kondensator 12 b eine Anfangsspannung von 0,0 Volt hat, wird die Leitung 18 auf eine Spannung heruntergezogen, die etwa 1,8 Volt entspricht.
-
Die Schaltung 10 kann nur derart arbeiten, daß lediglich eine Speicherzelle zu einer gegebenen Zeit über eine Bitleitung auslesbar ist. Wenn somit eine Speicherzelle über die Halbbitleitung 18 bzw. 60 ausgelesen wird, so wird keine Speicherzelle über die Halbbitleitung 22 bzw. 62 gelesen. Nachdem eine Speicherzelle an eine Halbbitleitung angeschlossen worden ist, wird der Verriegelungsbefehl 74 an den Verriegelungsknoten 34 gelegt, um die Leseverstärker für jede Bitleitung 18 bzw. 22 zu betreiben. Unter Bezugnahme auf den Leseverstärker 24 wird erwähnt, daß nun die Spannung an den Quellenelektroden der Transistoren 30 und 32 beim negativen Übergang des Verriegelungsbefehls 74 heruntergezogen wird. Da eine der Halbbitleitungen eine höhere Spannung als die andere aufweist, wenn der Verriegelbefehl 74 seinen negativen Spannungssprung langsam genug durchführt, wird lediglich einer der Transistoren 30 bzw. 32 bei der Entladung der zugehörigen Halbbitleitung aufgesteuert. Die Steuerelektroden-Quellenspannung am verbleibenden Transistor bleibt tief, wodurch der Transistor am Durchsteuern gehindert wird. Dadurch wird die Halbbitleitung mit der tiefen Anfangsspannung über einen der Transistoren 30 oder 32 zum Verriegelungsknoten 34 entladen, bis die Halbbitleitung auf Erdpotential ist. Dieser Vorgang erfolgt mit jedem der Leseverstärker 24, 164 etc. in jeder der Bitleitungen der Schaltung 10.
-
Nachdem der Verriegelungsbefehl 74 seinen Spannungssprung nach unten durchgeführt hat, befindet sich eine der Halbbitleitungen etwa auf 2 Volt und die andere auf Erdpotential. In den bislang verwendeten Speicherschaltungen ist der unmittelbar folgende Schritt die Betätigung der Hochziehschaltung 48 unter der Steuerung der in Fig. 2B dargestellten Befehle. Die Schaltung 48 arbeitet gemäß den Signalen in Fig. 2B. Nach Aufnahme des P-Befehls 78 wird der Transistor 54 aufgesteuert, um den Knoten 52 auf einen 5,0 Volt Spannungswert aufzuladen. Der Knoten 52 wird auf die volle Versorgungsspannung aufgeladen, da der Treiberbefehl 78 an der Steuerelektrode des Transistors 54 sich auf 7,0 Volt befindet, und zwar mindestens einen Schwellenspannungswert oberhalb von 5,0 Volt Versorgungsspannung. Wenn der P-Befehl 78 einen Spannungssprung nach unten macht, wird der Transistor 54 gesperrt und der Knoten 52 mit seiner 5,0 Volt-Ladung isoliert. Danach wird der P 0-Befehl 80 an die Steuerelektrode des Transistors 50 gelegt. Wenn die Halbbitleitung 18 sich auf einer höheren Spannung als etwa 1,0 Volt befindet, wird der Transistor 50 aufgrund einer unzureichenden Steuerelektroden- Quellenspannung nicht aufgesteuert. Wenn dies der Fall ist, wird die Ladung am Knoten 52 nicht durch den Befehl 80 beeinflußt. Wenn der P 1-Befehl 82 einen Spannungssprung von tief nach hoch durchführt, wird der Transistor 56 aufgrund sowohl der Restladung am Knoten 52 als auch der kapazitiven Kopplung des Befehls 82 zum Knoten 52 durchgesteuert. Der Knoten 52 wird auf etwa 9,0 Volt aufgrund der kapazitiven Kopplung zwischen dem Kanal des Transistors 56 und seiner Steuerelektrode, dem Knoten 52, erhöht. Aufgrund der erhöhten Spannung an der Steuerelektrode des Transistors 56 wird der volle 7,0 Volt-Befehl 82 an die Steuerelektrode des Transistors 58 gelegt. Dies steuert den Transistor 58 auf und verbindet die Halbbitleitung 18 mit der vollen 5,0 Volt Versorgungsspannung. Auf diese Weise wird die Leitung 18 auf die volle Versorgungsspannung der Schaltung 10 aufgeladen. Die bevorzugte Spannung auf einer Halbbitleitung, welche die Leitung auf die volle Versorgungsspannung vollzieht, liegt im Bereich von 1,0 bis 4,0 Volt.
-
Wenn sich andererseits die Halbbitleitung 18 auf Erdpotential befindet, nachdem der Knoten 52 auf 5,0 Volt vorgeladen ist, wird der Transistor 50 durch den P 0-Befehl 80 aufgesteuert. Wenn der Transistor 50 aufgesteuert ist, wird der Knoten 52 durch den Transistor 50 in die Leitung 18 entladen. Der Knoten 52 wird somit auf Erdpotential gezogen. Wenn der P 1-Befehl 82 anschließend an den Transistor 56 gelegt wird, kann sich die Steuerelektrode des Transistors 56 spannungsmäßig aufgrund von kapazitiver Kopplung nicht erhöhen, da der Knoten 52 auf Erdpotential gehalten wird. Durch die Entladung des Knotens 52 und das Fehlen der kapazitiven Kopplung wird der Transistor 56 nicht durch die Wirkung des Befehls 82 durchgesteuert. Da dann keine Spannung zur Steuerelektrode des Transistors 58 gelangt, wird auch dieser nicht aufgesteuert und die Versorgungsspannung wird nicht an die Halbbitleitung 18 gelegt. Man erkennt aus dem Vorstehenden somit, daß die Hochziehschaltung 48 die Spannung auf jeder Halbbitleitung erhöht, wenn sich die Spannung auf jener Leitung über einen vorgebenen Schwellenwert, beispielsweise 1,0 Volt, befindet, und diejenige Halbbitleitung nicht beeinflußt, die zuvor durch die Leseverstärker auf Erdpotential gezogen wurde.
-
Bei dem bekannten Ablauf entspricht die Hochziehabstimmung jener von Fig. 2B, bei der die Halbbitleitung entweder auf die Versorgungsspannung erhöht wird oder zum unmittelbar nach dem Betrieb der Leseverstärker folgenden Zeitpunkt nicht beeinflußt wird. Wenn der externe Schreibbefehl 76 nicht an die Schaltung 10 gelegt wird, schließt der Hochziehvorgang den Speicherzyklus ab und stellt die ursprüngliche Ladung in den Speicherkondensatoren der Speicherzellen aufgrund der Funktion der Wortleitung 12 wieder her, die auf 7,0 Volt hochgezogen ist, um die Versorgungsspannung oder ggf. Erdpotential in die Speicherkondensatoren vollständig einzukoppeln.
-
In zahlreichen Fällen umfaßt der Speicherzyklus außerdem das Einschreiben eines neuen Zustandes in die ausgewählte Speicherzelle, nachdem das Auslesen abgeschlossen ist. Mit der Zeitabstimmung gemäß Fig. 2B umfaßt der Lesevorgang die Hochziehfolge. Wenn der Schreibvorgang eine höhere Spannung auf einer Halbbitleitung erfordert, die zuvor eine tiefe Spannung enthielt, müssen Einrichtungen vorgesehen sein, die die Halbbitleitung auf volle 5,0 Volt treiben, um eine volle Versorgungsspannung für den ausgewählten Speicherkondensator zur Verfügung zu haben. Ein Verfahren hierfür umfaßt das Anlegen eines Eingangssignals der vollen Versorgungsspannung, beispielsweise 5,0 Volt, an die Eingabe-/Ausgabeleitungen 42 oder 46, während gleichzeitig ein erhöhtes Spannungssignal, beispielsweise 7,0 Volt, an die Steuerelektrode des an die gewünschte Halbbitleitung angeschlossenen Spaltenauswahltransistors gelegt wird. Diese zwei Schritte würden die volle 5,0 Volt Signalspannung an die Halbbitleitung legen, im Sinne des Leistungsverbrauchs und der Schaltungsanforderungen zur Erzeugung dieses erhöhten Spannungswertes würde dies jedoch teuer sein. Außerdem erfordert es verhältnismäßig viel Zeit, um die Halbbitleitung auf die volle Versorgungsspannung zu bringen. Eine derartige Lösung des Problems ist daher nicht zweckmäßig.
-
Ein anderer Ansatz könnte darin liegen, zusätzliche Hochziehvorgänge nach den bekannten Hochziehvorgängen auszulösen, um die Spannungen auf den Halbbitleitungen zu erhöhen, die neue Daten aufgenommen haben. Dieses Verfahren würde jedoch zusätzliche sequentielle Schaltungskreise erfordern und außerdem jeden Speicherzyklus verlangsamen, da zahlreiche zusätzliche Arbeitsschritte notwendig sein würden.
-
Die Erfindung schafft hingegen ein Verfahren zur Beseitigung dieser Schwierigkeiten, ohne daß zusätzliche Schaltungen erforderlich sind oder die Zykluszeit des Speichers erhöht wird. Dies geschieht dadurch, daß die Taktfolge gemäß Fig. 2C anstelle jener in Fig. 2B für den Hochziehvorgang verwendet wird. Vereinfacht gesprochen wird der Hochziehvorgang bis nach dem Abschluß der externen Schreibfolge verzögert. Bei dem erfindungsgemäßen Verfahren werden die Halbbitleitungen von den Leseverstärkern während des Lesevorganges beaufschlagt und anschließend während eines Schreibvorganges auf die Nominalwerte durch die Eingabe-/Ausgabeschaltungen geladen. Diese Vorgänge erfolgen, ehe der Hochziehvorgang ausgelöst ist. Der Hochziehvorgang lädt dann die Halbbitleitungen von 2 oder mehr Volt auf die volle Versorgungsspannung auf. Der Hochziehvorgang erhöht gleichzeitig die Spannungen aufgrund von Lesevorgängen sowie jene, die auf neue Schreibvorgänge zurückzuführen sind.
-
Das erfindungsgemäße Verfahren wird anhand der Fig. 1, 2A und 2C näher erläutert. Der Teil des Lesevorganges, der die Funktion des Leseverstärkers betrifft, entspricht der zuvor beschriebenen Funktion. Nachdem die Leseverstärker jedoch eine der Halbbitleitungen auf Erdpotential gezogen haben, kann der Schreibvorgang erfolgen, in welchem Fall ein Eingabebefehl in der Größenordnung von 2,0 oder mehr Volt über die Eingabe-/Ausgabeleitungen 42 oder 46 zugeführt wird. Dieser Befehl wird durch die Spaltenauswahltransistoren übertragen, indem die Steuerelektroden dieser Transistoren mit einem 5,0 Volt-Befehl aktiviert werden. Somit wird keine erhöhte Steuerelektrodenspannung an den Spaltenauswahltransistoren bei dem erfindungsgemäßen Verfahren benötigt. Die daran angeschlossene Halbbitleitung wird auf mindestens 2,0 Volt geladen, wenn ein hohes Signal in der entsprechenden Speicherzelle gespeichert werden soll. Nachdem der Schreibvorgang auf den Halbbitleitungen abgeschlossen ist, wird der Hochziehvorgang gemäß Fig. 2C begonnen, um die Spannungen auf den Halbbitleitungen zu erhöhen, die eine Anfangsspannung von etwas über 2,0 Volt haben. Jede dieser Halbbitleitungen wird durch die Hochziehspannung in der zuvor beschriebenen Weise auf die volle Versorgungsspannung hochgezogen.
-
Die Schaltung 10 kann außerdem in einem Seitenbetrieb betrieben werden, bei dem eine Vielzahl von Speicherzellen zusammen mit einer Wortleitung während einer einzigen verlängerten Periode des Befehls 70 gelesen und/oder geschrieben wird. Nachdem eine Wortleitung aktiviert wurde, werden alle Speicherzellen entlang dieser Leitung an die zugehörigen Halbbitleitungen angeschlossen. Um ein Signal aus einer Speicherzelle auszulesen oder einzuschreiben, ist es lediglich notwendig, daß ein Spaltenadresseneingabebefehl zur Verfügung gestellt und der entsprechende Spaltenauswahltransistor aufgesteuert wird. Das Aufsteuern eines Spaltenauswahltransistors ist viel schneller aus die gesamte Folge des Anschließens einer Speicherzelle an eine Halbbitleitung mit nachfolgender Betätigung des Leseverstärkers und der Hochziehschaltung.
-
Da jede der Halbbitleitungen getrennt durch die Spaltenauswahltransistoren ansteuerbar ist, kann eine Vielzahl von Bits während einer einzigen Zeilenadressierung gelesen oder geschrieben werden. Gemäß der Erfindung findet nur ein einziger Hochziehvorgang statt, nachdem alle Schreibvorgänge erfolgt sind. Es kann daher jeder Schreibvorgang sehr schnell abgeschlossen werden, da lediglich die Halbbitleitung auf etwa 2 Volt mit einer 5 Volt Versorgungsspannung getrieben werden muß. Bei anderen Verfahren erfordert der Seitenantrieb, daß eine Wortleitung, beispielsweise die Leitung 16, während jedes Spaltenauswahlvorganges auf erhöhter Spannung gehalten werden mußte, um die Daten in eine Zelle einzuschreiben. Das Treiben der Wortleitung auf eine erhöhte Spannung oberhalb der Versorgungsspannung läßt sich für einen kurzen Zeitraum verwirklichen, es ist jedoch äußerst schwierig, die Wortleitung für einen längeren Zeitraum auf erhöhter Spannung zu halten. Wenn der Schreibvorgang im Seitenbetrieb bei dem bekannten Verfahren ausgeführt werden sollte, wäre es notwendig, die Wortleitung über längere Zeit auf erhöhter Spannung zu halten. Gemäß der Erfindung braucht die Wortleitung jedoch nur für eine kurze Zeitspanne nach dem Abschließen des letzten Schreibvorganges auf den erhöhten 7,0 Volt gehalten zu werden, wie dies durch Auslösung des inaktiven Teils des Speicherzyklus gemäß dem positiven Spannungsprung im Zeilenadreßbefehl 70 angedeutet ist. Während dieser sehr kurzen Zeitspanne sind alle Zugriffstransistoren entlang einer Wortleitung aufgesteuert und die Spannungen auf den Halbbitleitungen werden in die Speicherkondensatoren übertragen.
-
Ein besonderer Vorteil des erfindungsgemäßen Verfahrens liegt in der Geschwindigkeit, in der die einlaufenden Daten auf die Halbbitleitungen übertragbar sind. Wenn die Halbbitleitungen durch die Eingabeleitungen auf 5,0 Volt getrieben werden müssen, müssen die Eingabeleitungen über längere Zeiträume an die Halbbitleitungen angeschlossen sein. Dieser Zeitraum entspricht mehreren Zeitkonstanten für die ohmsche und kapazitive Kombination des Spaltenauswahltransistorwiderstandes und der entsprechenden Halbbitleitungskapazität. Wenn die Halbbitleitung jedoch nur auf etwa 2,0 Volt geladen werden muß und dazu weiterhin 5,0 Volt Versorgungsspannung verwendet werden, läßt sich die Datenübertragung von den Eingabeleitungen zu den Halbbitleitungen innerhalb eines Zeitraumes durchführen, der geringer ist als eine Zeitkonstante.
-
Die Vorteile des Betreibens einer dynamischen Halbleiterspeicherschaltung nach dem erfindungsgemäßen Verfahren sind folgende:
- 1. Es wird keine kritische oder erhöhte Spannung auf den Eingabeleitungen benötigt.
- 2. Keine erhöhte Spannung wird benötigt, um die Steuerelektroden der Spaltenauswahltransistoren zu treiben.
- 3. Der Schreibvorgang wird äußerst schnell durchgeführt, da das Laden der Halbbitleitungen auf 2,0 Volt wesentlicht schneller als das Aufladen auf 5,0 Volt ist.
- 4. Das Seitenschreiben ist schneller, da lediglich der Grundschritt des Aktivierens des Spaltenauswahltransistors für jede Speicherzelle erforderlich ist und ein einziger Hochziehvorgang für den gesamten Speicher nach einer abgeschlossenen Folge von Seitenschreibvorgängen verwendet wird.
- 5. Eine Wortleitung braucht nicht über einen längeren Zeitraum während des Seitenbetriebes auf erhöhter Spannung gehalten zu werden.
-
Ein bevorzugter Arbeitsbereich für die einlaufenden Signale auf den Eingabe-/Ausgabeleitungen liegt bei 2 bis 4 Volt und diese Spannung wird auf die Halbbitleitungen übertragen.