DE3635344C2 - - Google Patents
Info
- Publication number
- DE3635344C2 DE3635344C2 DE3635344A DE3635344A DE3635344C2 DE 3635344 C2 DE3635344 C2 DE 3635344C2 DE 3635344 A DE3635344 A DE 3635344A DE 3635344 A DE3635344 A DE 3635344A DE 3635344 C2 DE3635344 C2 DE 3635344C2
- Authority
- DE
- Germany
- Prior art keywords
- fet
- connection point
- power supply
- voltage
- word line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
Die Erfindung bezieht sich auf eine Wortzeilen-Treiberschaltung
nach dem Oberbegriff des Patentanspruchs 1,
die aus der DE-OS 33 07 756 bekannt ist.
Fig. 1 zeigt einen Teil eines bekannten Direktzugriffspeichers
(nachstehend RAM genannt) mit Speicherzellen,
die in Zeilen und Spalten in Form einer Matrix angeordnet
sind. Die Speicherzellen in jeweils einer Spalte sind
mit einer gemeinsamen Bitleitung verbunden, die die aus
den angeschlossenen Speicherzellen ausgelesenen oder in
diesen einzuschreibenden Daten überträgt. Die Speicherzellen
jeweils einer Zeile sind mit einer gemeinsamen
Wortleitung verbunden, die ein Signal zur Steuerung eines
als Schalter wirkenden Feldeffekttransistors (nachstehend
FET genannt), von denen jeweils einer in jeder angeschlossenen
Speicherzelle vorgesehen ist, überträgt.
Jede der Speicherzellen, z. B. 1 a bis 1 d, speichert Ein-
Bit-Daten in Form einer logischen "1" oder einer logischen
"0" (nachstehend lediglich "1" oder "0" genannt).
Jede der Speicherzellen enthält einen Speicherkondensator
2 mit einer geerdeten Elektrode und einen Schalt-FET
3, dessen eine Hauptelektrode mit der anderen Elektrode
des Speicherkondensators 2 verbunden ist. Der Speicherkondensator
2 enthält eine "1" oder "0", und der Schalt-
FET 3 dient zum Auslesen, Einschreiben oder Zwischenspeichern
von Daten aus oder in den bzw. dem Speicherkondensator
2. Die andere Hauptelektrode des Schalt-FET 3
ist mit einer der Bitleitungen 4, 6 usw. (von denen nur
4 und 6 dargestellt sind) verbunden, über die Daten für
die Speicherzellen übertragen werden. Das Gatt des
Schalt-FET 3 ist mit einer der Wortleitungen 5, 7 usw.
(von denen nur 5 und 7 dargestellt sind) verbunden, die
ein Signal zum Steuern der Ein- und Ausschaltoperation
des Schalt-FET 3 überträgt. Ein Decodierer 8 decodiert
Adressensignale Ax 1, . . . Ax n , (nachstehend verallgemeinert
als Ax bezeichnet), die über Anschlüsse
9 zugeführt werden, und führt einer der Ausgangsleitungen
10, 11 usw. (nur 10 und 11 sind dargestellt) eine Spannung
zu. FETs 12, 13 usw. (nur 12 und 13 sind dargestellt)
verbinden die Wortleitungen 5, 7 usw.
mit einem Anschluß 14 in Abhängigkeit
von der Höhe der Spannungen, die jeweils auf den Ausgangsleitungen
10, 11 vorhanden sind. Dem Anschluß 14 wird
ein Wortzeilen-Treibersignal Φ w zugeführt. Ein Anschluß
15 ist ein Eingangsanschluß für ein Taktsignal Φ
Nachstehend sei angenommen, daß nur vier Speicherzellen
1 a bis 1 d, zwei Wortleitungen und zwei Bitleitungen vorhanden
seien.
Fig. 2 ist ein Zeitdiagramm, das die Leseoperation der
in Fig. 1 dargestellten Schaltung verdeutlicht. Zur Erläuterung
sei angenommen, daß das Bit "0" aus der Speicherzelle
1 a ausgelesen wird. Nach Fig. 2 ist die Zeit
bzw. Zeitspanne vom Zeitpunkt t 0 bis zum Zeitpunkt t 1
eine Vorlade-Zeitspanne, in der die Ausgangsleitungen
10 und 11 des Decodierers 8 durch ein internes Taktsignal
Φ das mit einem äußeren Taktsignal (Row Address
Strobe = Zeitadressenabtastsignal) in Phase ist, auf "1"
vorgeladen werden. Während dieser Vorladezeitspanne sind
eine Spannung V 5 auf der Wortleitung 5 und eine Spannung
V 7 auf der Wortleitung 7 jeweils "0", weil das Wortleitungs-
Treibersignal Φ w "0" ist. Im Zeitpunkt t 1 wird das
Taktsignal Φ "0", und danach werden äußere Adressensignale
aufgenommen. Im Zeitpunkt t 2 werden dann interne
Adressensignale Ax, in den Decodierer 8 eingegeben.
Es sei angenomen, daß die Wortleitung 5 gewählt worden
sei, dann fällt die Spannung am Verbindungspunkt 11 auf
"0" ab, während die Spannung am Verbindungspunkt 10 auf
"1" gehalten wird. Im Zeitpunkt t 3 geht das Wortleitungstreibersignal
Φ w von "0" auf "1" über, und dieses Signal
wird der Wortleitung 5 über den FET 12 zugeführt, der
wegen der "1" am Verbindungspunkt 10 leitend ist, so daß
die Spannung auf der Wortleitung 5 von "0" auf "1" übergeht.
Infolgedessen sind die FETs 3 in den Speicherzellen
1 a und 1 b eingeschaltet, so daß die in den Speicherzellen
1 a und 1 b gespeicherten Daten auf die Bitleitungen 4 und
6 ausgelesen werden. Das Auslesen von Daten auf eine Bitleitung
bewirkt eine winzige Spannungsänderung auf der
Bitleitung. Danach wird im Zeitpunkt t 4 die winzige Spannungsänderung
durch eine (nicht dargestellte) Verstärkerschaltung,
die an dieser Bitleitung angeschlossen ist,
verstärkt.
Um die Geschwindigkeit zu erhöhen, mit der die Speicherzellen
ausgelesen werden, wird eine den Wortleitungen
zugeführte Spannung gewöhnlich höher als die Stromversorgungsspannung
für diesen Kreis gewählt. Die Wahl einer
so hohen Spannung auf den Wortleitungen bewirkt, daß der
Einschalt- oder Durchlaßwiderstand der FETs 3 geringer
ist.
Fig. 3 zeigt ein Beispiel einer Wortleitungs-Treiberschaltung,
bei der eine höhere Spannung als die Spannung
der Stromversorgungseinrichtung den Wortleitungen zugeführt
wird. Diese Wortleitungs-Treiberschaltung enthält
einen Signalgenerator 20, der ein Wortleitungs-Treibersignal
Φ w erzeugt, einen Signalgenerator 21, der ein Verstärkungssignal
Φ p erzeugt, einen Verstärkungskondensator
22, der zwischen dem Ausgangsanschluß 14 für das
Wortleitungs-Treibersignal Φ w und dem Ausgangsanschluß
23 für das Verstärkungssignal Φ p liegt, und ein Schaltkapazitätselement
24 zwischen dem Ausgangsanschluß 14
und Masse (bzw. Erde).
Das Zeitdiagramm nach Fig. 4 veranschaulicht die Wirkungsweise
der in Fig. 3 dargestellten Schaltung. Der
Ausgangsanschluß 14 in Fig. 3 entspricht dem Anschluß
14 in Fig. 1, und das Treibersignal Φ w wird zur Wortleitung
5 übertragen. Im Zeitpunkt t 2 beginnt das Treibersignal
Φ w von "0" auf "1" anzusteigen, und danach beginnt
das Verstärkungssignal Φ p im Zeitpunkt t 2 von "0" auf
"1" anzusteigen, so daß der Spannungswert des Signals
Φ w wegen des Verstärkungskondensators 22 bis auf einen
Wert Vp ansteigt, der höher als V ist. Für das Spannungsinkrement
Δ V gilt
Δ V = {C 22/(C 22 + C 22)}V,
wobei C 22 und C 24 jeweils die Kapazitäten der Kondensatoren
22 und 24 sind.
Diese Wortleitungs-Treiberschaltung hat jedoch folgenden
Nachteil. Wie Fig. 4 zeigt, steigt das Treibersignal Φ w
von "0" auf Vp an. Die Anstiegskurve ist jedoch nicht
stetig, sondern hat im Zeitpunkt t 2′ eine Stufe bzw. einen
Knick. Die Abnahme des Durchlaßwiderstands des FET 3
geht mit dieser Kurve einher, so daß die Geschwindigkeit,
mit der Daten aus einer Speicherzelle ausgelesen werden
können, für bestimmte Anwendungsfälle nicht hoch genug
ist. Zwar läßt sich die Anstiegskurve von Φ w durch Vorverlegung
des Anstiegszeitpunkts t 2′ des Signals Φ p glätten,
doch wird dadurch die endgültige Spannung Vp verringert,
weil die Verstärkung beginnt, während Φ p noch niedrig
ist. Infolgedessen ist die Lesegeschwindigkeit begrenzt.
Bei der aus der DE-OS 33 07 756 bekannten Wortzeilen-
Treiberschaltung überschreitet der obere Wert des Treibersignals
nicht die von der Stromversorgungsquelle gelieferte
Betriebsspannung. Dagegen wird der untere Wert
des Treibersignals niedriger als Masse- bzw. Bezugspotential
gewählt. In Fig. 7 dieser DE-OS ist zwar ein linearer
Anstieg des Treibersignals dargestellt. In der Praxis
ergibt sich jedoch ein nichtlinearer, abgeknickter Verlauf.
Aus der DE-PS 29 32 020 ist eine Wortzeilen-Treiberschaltung
bekannt, bei der ein erster Stromversorgungsanschluß
während des Schreibens auf eine Spannung gelegt wird,
die höher ist als die von einer Stromversorgungsquelle
gelieferte Spannung.
Der Erfindung liegt daher die Aufgabe zugrunde, eine
Wortzeilen-Treiberschaltung nach dem Oberbegriff des Patentanspruchs
1 anzugeben, bei der die Anstiegsgeschwindigkeit
des Wortzeilen-Treibersignals höher und der Anstieg
weitgehend stetig ist.
Die erfindungsgemäße Lösung dieser Aufgabe ist im Patentanspruch
1 gekennzeichnet.
Weiterbildungen dieser Lösung sind in den Unteransprüchen
gegeben.
In den Zeichnungen zeigt
Fig. 1 einen Teil eines bekannten Direktzugriffspeichers,
Fig. 2 ein Zeitdiagramm des Betriebs des in Fig. 1 dargestellten
Speichers,
Fig. 3 ein Beispiel einer bekannten Wortzeilen-Treiberschaltung,
Fig. 4 ein Zeitdiagramm des Betriebs der Schaltung nach
Fig. 3,
Fig. 5 ein Schaltbild eines Ausführungsbeispiels einer
erfindungsgemäßen Wortzeilen-Treiberschaltung,
Fig. 6 und 7 Zeitdiagramme des Betriebs der Schaltung
nach Fig. 5,
Fig. 8 ein Schaltbild eines Teils eines weiteren Ausführungsbeispiels
einer erfindungsgemäßen Wortzeilen-Treiberschaltung
und
Fig. 9 ein Zeitdiagramm des Betriebs der Schaltung nach
Fig. 8.
Nachstehend werden die bevorzugten Ausführungsbeispiele
der erfindungsgemäßen Wortzeilen-Treiberschaltung näher
beschrieben.
Bei dem Ausführungsbeispiel nach Fig. 5 werden die gleichen
Bezugszahlen wie in den Fig. 1 und 3 für gleiche
oder ähnliche Bauteile verwendet. An einen Stromversorgungsanschluß
30 wird eine Betriebsspannung aus einer
nicht dargestellten Betriebsspannungsquelle angelegt.
Einem Eingangsanschluß 31 wird ein periodisches Signal
Φ c zugeführt. Mit 32 ist ein Verstärkungskondensator bezeichnet,
der zwischen dem Eingangsanschluß 31 und einem
Verbindungspunkt 33 angeschlossen ist. Der Kollektor
(Drain) eines gleichrichtenden FET (Feldeffekttransistors)
34 und dessen Gatt sind mit dem Verbindungspunkt 33
und sein Emitter (Source) mit einem Verbindungspunkt 36
verbunden. Kollektor und Gatt eines Lade-FET 35 sind mit
dem Stromversorgungsanschluß 30 und sein Emitter mit dem
Verbindungspunkt 33 verbunden. Mit 37 ist ein Schaltkapazitätselement
bezeichnet, dessen eine Elektrode mit dem
Verbindungspunkt 33 und dessen andere Elektrode mit Masse
(Erde) verbunden ist. Mit 38 ist ein Spannungsstabilisierungskondensator
bezeichnet, dessen eine Elektrode
mit dem Verbindungspunkt 36 und dessen andere Elektrode
mit Masse verbunden ist.
Mit 39 ist ein P-Kanal-FET bezeichnet, dessen Kollektor
mit dem Ausgangsanschluß 14, dessen Emitter mit dem Verbindungspunkt
36 (einem ersten Stromversorgungsanschluß)
und dessen Gatt mit einem Verbindungspunkt 42 verbunden
ist. Mit 40 ist ein N-Kanal-FET bezeichnet, dessen Kollektor
mit dem Ausgangsanschluß 14, dessen Emitter mit
Masse (einem zweiten Stromversorgungsanschluß) und dessen
Gatt mit einem Verbindungspunkt 52 verbunden ist. Mit
41 ist ein N-Kanal-FET bezeichnet, dessen Kollektor mit
dem Stromversorgungsanschluß 30 (einem dritten Stromversorgungsanschluß),
dessen Emitter mit dem Verbindungspunkt
42 und dessen Gatt mit einem Anschluß 55 verbunden
ist. Mit 43 ist ein N-Kanal FET bezeichnet, dessen Kollektor
mit dem Verbindungpunkt 42, dessen Emitter mit
Masse und dessen Gatt mit einem Verbindungspunkt 73 verbunden
ist. Die N-Kanal-FETs 41 und 43 bilden eine Treiberschaltung,
die ein Steuersignal erzeugt, dessen Phasenlage
gegensinnig zu der des Signals am Ausgangsanschluß
14 ist und das Steuersignal dem Gatt des P-Kanal-FET
39 zuführt. Mit 45 ist ein N-Kanal-FET bezeichnet,
dessen Kollektor mit dem Stromversorgungsanschluß
30, dessen Emitter mit einem Verbindungspunkt 46 und dessen
Gatt mit dem Verbindungspunkt 42 verbunden ist. Mit
47 ist ein N-Kanal-FET bezeichnet, dessen Kollektor mit
dem Verbindungspunkt 46, dessen Emitter mit Masse und
dessen Gatt mit einem Verbindungspunkt 63 verbunden ist.
Die N-Kanal-FETs 45 und 47 bilden eine Schaltung, die
dem Verbindungspunkt 46 ein Steuersignal zuführt, das
die gleiche Phasenlage wie das Signal am Verbindungspunkt
42 hat, d. h. gegensinnig zum Signal am Ausgangsanschluß
14 ist. Mit 44 ist ein Verstärkungskondensator bezeichnet,
dessen eine Elektrode mit dem Verbindungspunkt 42
und dessen andere Elektrode mit dem Verbindungpunkt 46
verbunden ist. Mit 48 ist ein P-Kanal-FET bezeichnet,
dessen Kollektor mit einem Verbindungspunkt 49, dessen
Emitter mit dem Stromversorgungsanschluß 30 und dessen
Gatt mit dem Verbindungspunkt 46 verbunden ist. Mit 50
ist ein N-Kanal-FET bezeichnet, dessen Kollektor mit dem
Verbindungspunkt 49, dessen Emitter mit Masse und dessen
Gatt mit dem Verbindungspunkt 46 verbunden ist. Mit 51
ist ein P-Kanal-FET bezeichnet, dessen Kollektor mit einem
Verbindungspunkt 52, dessen Emitter mit dem Stromversorgungsanschluß
30 und dessen Gatt mit dem Verbindungspunkt
49 verbunden ist. Mit 53 ist ein N-Kanal-FET bezeichnet,
dessen Kollektor mit dem Verbindungspunkt 52,
dessen Emitter mit Masse und dessen Gatt mit dem Verbindungspunkt
49 verbunden ist. Mit 54 ist ein N-Kanal-FET
bezeichnet, dessen Kollektor mit dem Verbindungspunkt
52, dessen Emitter mit Masse und dessen Gatt mit einem
Eingangsanschluß 65, dem ein Taktsignal Φ RAS zugeführt
wird, verbunden ist.
Mit 56 ist ein P-Kanal-FET bezeichnet, dessen Kollektor
mit einem Verbindungspunkt 57, dessen Emitter mit dem
Stromversorgungsanschluß 30 und dessen Gatt mit einem
Eingangsanschluß 55, dem ein Taktsignal Φ zugeführt
wird, verbunden ist. Mit 58 ist ein N-Kanal-FET bezeichnet,
dessen Kollektor mit einem Verbindungspunkt 57, dessen
Emitter mit Masse und dessen Gatt mit dem Eingangsanschluß
55 verbunden ist. Mit 59 ist ein P-Kanal-FET
bezeichnet, dessen Kollektor mit einem Verbindungspunkt
60, dessen Emitter mit dem Stromversorgungsanschluß 30
und dessen Gatt mit dem Verbindungspunkt 57 verbunden
ist. Mit 61 ist ein N-Kanal-FET bezeichnet, dessen Kollektor
mit einem Verbindungspunkt 60, dessen Emitter mit
einem Verbindungspunkt 76 und dessen Gatt mit dem Verbindungspunkt
57 verbunden ist. Mit 75 ist ein N-Kanal-FET
bezeichnet, dessen Kollektor mit dem Verbindungspunkt
76, dessen Emitter mit Masse und dessen Gatt mit dem Verbindungspunkt
73 verbunden ist. Mit 62 ist ein P-Kanal-
FET bezeichnet, dessen Kollektor mit dem Verbindungspunkt
63, dessen Emitter mit dem Stromversorgungsanschluß 30
und dessen Gatt mit dem Verbindungspunkt 60 verbunden
ist. Mit 64 ist ein N-Kanal-FET bezeichnet, dessen Kollektor
mit dem Verbindungspunkt 63, dessen Emitter mit
Masse und dessen Gatt mit dem Verbindungspunkt 60 verbunden
ist.
Mit 66 ist ein P-Kanal-FET bezeichnet, dessen Kollektor
mit einem Verbindungspunkt 67, dessen Emitter mit dem
Stromversorgungsanschluß 30 und dessen Gatt mit dem Eingangsanschluß
65 verbunden ist. Mit 68 ist ein N-Kanal-
FET bezeichnet, dessen Kollektor mit dem Verbindungspunkt
67, dessen Emitter mit Masse und dessen Gatt mit einem
Eingangsanschluß 70, dem ein Adressensignal Ax zugeführt
wird, verbunden ist. Mit 69 ist ein N-Kanal-FET bezeichnet,
dessen Kollektor mit dem Verbindungspunkt 67, dessen
Emitter mit Masse und dessen Gatt mit einem Eingangsanschluß
71, dem ein Adressensignal zugeführt wird,
verbunden ist. Mit 72 ist ein P-Kanal-FET bezeichnet,
dessen Kollektor mit dem Verbindungspunkt 73, dessen
Emitter mit dem Stromversorgungsanschluß 30 und dessen
Gatt mit dem Verbindungspunkt 67 verbunden ist. Mit 74
ist ein N-Kanal-FET bezeichnet, dessen Kollektor mit dem
Verbindungspunkt 73, dessen Emitter mit Masse und dessen
Gatt mit dem Verbindungspunkt 67 verbunden ist.
Nachstehend wird die Wirkungsweise der Treiberschaltung
anhand der Fig. 6 und 7 beschrieben.
Zunächst wird die Wirkungsweise bzw. der Betrieb der Verstärkungsschaltung
beschrieben, welche die FETs 34 und
35, das Schaltkapazitätselement 37 und den Verstärkungskondensator
32 aufweist. Im Zeitdiagramm nach Fig. 6
stellt Φ c ein periodisches Signal dar, das dem Eingangsanschluß
31 zugeführt wird und durch einen (nicht dargestellten)
Oszillator, z. B. einen Ringoszillator, erzeugt
wird, und mit V 33 und V 36 sind die Spannungen von
Signalen an den Verbindungspunkten 33 und 36 bezeichnet.
Wenn eine Betriebsspannung V dem Stromversorgungsanschluß
30 zugeführt wird, werden die Verbindungspunkte 33 und
36 jeweils auf die Spannungen V - V T und V - 2V T (wobei V T
die Schwellenspannung jedes der FETs 34 und 35 ist) über
den Lade-FET 35 und den gleichrichtenden FET 34 aufgeladen,
und der Oszillator erzeugt das periodische Signal
Φ c, wie es in Fig. 6 dargestellt ist. Nachstehend sei
angenommen, daß die Verstärkung beginnt, nachdem die Verbindungspunkte
33 und 36 jeweils die Spannungen V-V T und
V-2V T erreicht und sich stabilisiert haben. Diese Annahme
dient der Vereinfachung der Beschreibung. Tatsächlich
beginnt die Verstärkung unmittelbar nachdem die Betriebsspannung
V an den Stromversorgungsanschluß 30 angelegt
worden ist.
Wenn das periodische Signal Φ c ansteigt, nachdem die Verbindungspunkte
33 und 36 jeweils die Spannungen V-V T und
V-2V T) erreicht haben, werden dem Verbindungspunkt 36
über den gleichrichtenden FET 34 Ladungen zugeführt, so
daß die Spannung V 36 am Verbindungspunkt 36 um den Betrag
Δ V 36 zunimmt, für den gilt
Δ V 36 = {C 32/(C 32 + C 38)}V,
wobei C 32 die Kapazität des Kondensators 32 und C 38 die
Kapazität des Kondensators 38 ist.
Wenn das periodische Signal Φ c abfällt, fällt auch die
Spannung V 33 am Verbindungspunkt 33 aufgrund der Kopplung
über den Kondensator 32 ab, während die Spannung V 36 am
Verbindungspunkt 36 nicht abfällt, sondern den Wert beibehält,
den sie hatte. Der Grund hierfür ist darin zu
sehen, daß der gleichrichtende FET 34, dessen Gatt mit
seinem Kollektor verbunden ist, ausgeschaltet wird, wenn
die Spannung V 33 abfällt.
Die Spannung V 36 steigt daher allmählich und schrittweise
in dem Maße an, wie die Impulse des periodischen Signals
Φ c wiederholt zugeführt werden, wie es in Fig. 6 dargestellt
ist. Für die Endspannung V 33 max am Verbindungspunkt
33 gilt daher die Beziehung
V 33 max = V - V T {C 33/(C 32
+ C 37)} V
wobei C 37 die Kapazität des Schaltkapazitätselements 37
ist. Gleichzeitig nimmt die Spannung V 36 am Verbindungspunkt
36 einen um die Schwellenspannung V T des gleichrichtenden
FET 34 niedrigeren Wert als die Spannung V 33
an. Das heißt, für die Endspannung V 36 max am Verbindungpunkt
36 gilt
V 36 max = V 33 max - V T
= V - 2Vt + {(C 32/(C 32 + C 37)}V
Bei einer praktischen Ausführung der Schaltung läßt sich
die Kapazität C 32 des Kondensators 32 leicht sehr viel
größer als die Kapazität C 37 des Schaltkapazitätselements
37 wählen, und die Betriebsspannung V wird acht- bis
zehnmal höher als die Schwellenspannung V T des FET gewählt.
Wählt man daher beispielsweise V = 8V T , dann läßt
sich obige Gleichung wie folgt umschreiben:
V 36 max = V + 6V T ≦λτ V
Das heißt, die Endspannung V 36 max ist größer als die Betriebsspannung
V. Diese Spannung V 36 max wird durch den
Stabilisierungskondensator 38 aufrechterhalten, der eine
sehr große Kapazität (einige hundert pF) aufweist
und auf dem Chip ausgebildet ist.
Nachstehend wird die Wirkungsweise der anderen Teile der
Schaltung, insbesondere die Wirkungsweise während der
Voraufladungs-Zeitspanne t 0-t 1 und der Zeitspanne bis
zum Zeitpunkt t 2, in dem das Treibersignal ansteigt, anhand
von Fig. 7 beschrieben.
Wenn das Taktsignal von "0" auf "1" (die jeweils die
Spannungen "0" und "V" darstellen) übergeht, gehen die
internen Taktsignale Φ RAS und Φ jeweils von "1" auf
"0" und von "0" auf "1" über. Das eine der Adressensignale
Ax, das den Wert "1" hat, geht auf "0" über.
Wenn das Taktsignal Φ im Zeitpunkt t 0 von "0" auf "1"
übergeht, wird der FET 41 eingeschaltet, so daß der Verbindungspunkt
42 auf "1" geladen wird. Drei in Reihe geschaltete
Umkehrschaltungen, die die FETs 56, 58, 59,
61, 62, 64 und 75 aufweisen, bilden eine Verzögerungsschaltung,
deren Ausgangssignal am Verbindungspunkt 63
im Zeitpunkt t 01 von "1" auf "0" übergeht. Dadurch wird
der FET 47 ausgeschaltet, so daß die Spannung am Verbindungspunkt
46 von "0" auf "1" übergeht. Wenn die Spannung
am Verbindungspunkt 46 von 0 auf V übergeht, wird die
Spannung am Verbindungspunkt 42 durch den Verstärkungskondensator
44 auf 2V-V T erhöht, so daß der FET 39 ausgeschaltet
wird, weil sowohl sein Emitter als auch sein
Gatt eine Spannung von 2V - V T aufweisen. Zwei in Reihe
geschaltete Umkehrschaltungen, die die FETs 48, 50, 51,
53 und 54 aufweisen, bilden eine weitere Verzögerungsschaltung,
und das Signal am Verbindungspunkt 46 wird
durch die Verzögerungsschaltung verzögert und über den
Verbindungspunkt 52 ausgegeben. Die Spannung am Verbindungspunkt
52 geht daher im Zeitpunkt t 02 von "0" auf
"1" über. Dadurch wird der FET 40 eingeschaltet, so daß
das Treibersignal Φ w im Zeitpunkt t 03 von "1" auf "0"
übergeht.
Durch die die FETs 48, 50, 51 und 53 aufweisende Verzögerungsschaltung
wird sichergestellt, daß der FET 40 eingeschaltet
wird, nachdem der FET 39 ausgeschaltet wurde.
Dadurch wird verhindert, daß über den die FETs 39 und
40 aufweisenden Zweig ein starker Strom fließt, wie es
der Fall wäre, wenn die FETs gleichzeitig leitend sind.
Wenn der Strom durch die FETs 39 und 40 nicht kritisch
ist, kann das Gatt des FET 40 direkt mit dem Verbindungspunkt
42 verbunden sein, so daß die Verzögerungsschaltung
mit den FETs 48, 50, 51, 53 und 54 entfallen kann.
Durch die Operationsfolge während der Zeit von t 0 bis
t 03 geht das Treibersignal Φ w auf "0" über. Wenn das
Taktsignal im Zeitpunkt t 1 von "1" auf "0" übergeht,
geht das Taktsignal Φ RAS von "0" auf "1" und das Taktsignal
Φ von "1" auf "0" über. Wenn das Taktsignal Φ RAS
auf "1" übergeht, wird der FET 54 eingeschaltet, so daß
die Spannung am Verbindungspunkt 52 von "1" auf "0" übergeht
und der FET 40 ausgeschaltet wird.
Wenn das eine der Adressensignale Ax, im Zeitpunkt
t 2 von "0" auf "1" übergeht, wird der FET 68 oder 69 eingeschaltet.
Dadurch geht die Spannung am Verbindungspunkt
67 im Zeitpunkt t 21 von "1" auf "0" über, so daß der FET
72 eingeschaltet und der FET 74 ausgeschaltet wird und
die Spannung am Verbindungspunkt 73 im Zeitpunkt t 22 von
"0" auf "1" übergeht.
Wenn die Spannung am Verbindungspunkt 73 auf "1" übergeht
wird der FET 43 eingeschaltet, so daß die Spannung
am Verbindungspunkt 42 von "1" auf "0" übergeht. Dadurch
wird der FET 39 im Zeitpunkt t 3 eingeschaltet, so daß
das Treibersignal Φ w im Zeitpunkt t 31 rasch auf 2V - 2V T
ansteigt.
Bei diesem Ausführungsbeispiel kann das Wortzeilen-Treibersignal
Φ w, wie bereits erwähnt, stetig, statt schrittweise
wie im bekannten Falle, ansteigen, so daß die Datenlesegeschwindigkeit
erhöht werden kann.
Bei diesem Ausführungsbeispiel bewirkt der FET 75, daß
der FET 39 nicht vor dem erwarteten Zeitpunkt eingeschaltet
wird. Diese Wirkungsweise wird nachstehend ausführlicher
beschrieben. Wenn die Spannung am Verbindungspunkt
73 von "0" auf "1" übergeht, wird der FET 43 eingeschaltet,
so daß die Spannung am Verbindungspunkt 42 von "1"
auf "0" übergeht. Ohne den FET 75 ergäbe sich folgende
Wirkungsweise: Wenn das Taktsignal Φ von "1" auf "0"
übergeht, kann die Spannung am Verbindungspunkt 63, bei
dem es sich um den Ausgangsanschluß der die FETs 56, 58,
59, 61, 62 und 64 aufweisenden Verzögerungsschaltung handelt,
eher als die Spannung am Verbindungspunkt 73 auf
"1" übergehen. Wenn dies der Fall ist, wird der FET 43
vor dem FET 47 eingeschaltet. Wenn der FET 47 eingeschaltet
wird, geht die Spannung am Verbindungspunkt 46 von
"1" auf "0" über, und diese Spannungsänderung verringert
die Spannung am Verbindungspunkt 42, die durch den Kondensator
44 mit dem Verbindungspunkt 46 verbunden ist.
Infolgedessen wird die Gattspannung des FET 39 (die Spannung
am Verbindungspunkt 42) niedriger als die Betriebsspannung
am Verbindungspunkt 36, d. h. die Spannung am
Emitter desselben FET 39, so daß der FET 39 eingeschaltet
wird und das Treibersignal Φ w vor dem erwarteten Zeitpunkt
t 31 anzusteigen beginnt. Dies würde einen fehlerhaften
Betrieb des Speichers bewirken.
Fig. 8 stellt einen Teil eines Schaltbildes eines weiteren
Ausführungsbeispiels einer erfindungsgemäßen Wortzeilen-
Treiberschaltung dar. Dieses Ausführungsbeispiel
weicht nur insofern von dem Ausführungsbeispiel nach Fig. 5
ab, als der FET 41 durch die in Fig. 8 dargestellte
Schaltung ersetzt ist.
In Fig. 8 bezeichnet 41 a einen N-Kanal-FET, dessen Kollektor
mit dem Eingangsanschluß 55, dessen Emitter mit
dem Verbindungspunkt 42 und dessen Gatt mit einem Verbindungspunkt
78 verbunden ist. Mit 41 b ist ein N-Kanal-
FET bezeichnet, dessen Kollektor mit dem Verbindungspunkt
63, dessen Emitter mit dem Verbindungspunkt 78 und dessen
Gatt mit dem Stromversorgungsanschluß 30 verbunden ist.
Mit 77 ist ein Verstärkungskondensator bezeichnet, der
zwischen dem Verbindungspunkt 42 und dem Verbindungspunkt
78 liegt.
Die Wirkungsweise dieser Treiberschaltung wird nachstehend
anhand von Fig. 9 beschrieben. Vor dem Zeitpunkt
t 0 ist der Verbindungspunkt 78 auf eine Spannung V - V TH
aufgeladen worden, weil die Spannung am Verbindungspunkt
63 gleich V ist, so daß der FET 41 b, dessen Gatt an V
liegt, leitend ist. Wenn das Taktsignal Φ von "0" auf
"1" übergeht, steigt die Spannung am Verbindungspunkt
42 durch einen Strom über den FET 41 a, dessen Kollektor
mit Φ verbunden ist, in Richtung auf Φ = V an. Diese
Spannungsänderung wird über den Kondensator 77 auf
den Verbindungspunkt 78 zurückgeführt, so daß die Spannung
am Verbindungspunkt 78 ansteigt. Dann steigt die
Spannung am Verbindungspunkt 42 durch die Triodenwirkung
des FET 41 a auf V an. Die Ladegeschwindigkeit nimmt daher
zu. Im Gegensatz dazu wird in der Schaltung nach Fig. 5
der FET 41 im Sättigungsbereich betrieben, so daß die
Ladegeschwindigkeit am Verbindungspunkt 42 niedriger als
bei der Schaltung nach Fig. 8 ist.
Wenn der FET im Zeitpunkt t 01 eingeschaltet wird, wird
der Kondensator 77 über den FET 64 entladen, so daß die
Spannung am Verbindungspunkt 63 von "1" auf "0" übergeht
und die Spannung am Verbindungspunkt 78 auf "0" abfällt,
so daß der FET 41 a ausgeschaltet wird. Anschließend wird
der FET 45 eingeschaltet, so daß die Spannung am Verbindungspunkt
46 auf "V" und die Spannung am Verbindungspunkt
42 auf 2V-V T ansteigt. Die Spannung am Verbindungspunkt
wird selbst dann aufrechterhalten, wenn Φ im
Zeitpunkt t 1 auf "0" abfällt, weil sowohl der FET 41 a
als auch der FET 43 ausgeschaltet ist.
Bei beiden Ausführungsbeispielen der Erfindung ist mithin
ein P-Kanal-FET, dessen Emitter mit einer verstärkten
Spannungsquelle verbunden ist, und ein N-Kanal-FET vorgesehen,
der mit dem P-Kanal-FET in Reihe geschaltet ist,
und dem Gatt des P-Kanal-FET wird eine verstärkte Spannung
zugeführt, um ihn gesperrt (nichtleitend) zu halten.
Wenn die verstärkte Spannung am Gatt des P-Kanal-FET weggenommen
wird (verschwindet), wird der P-Kanal-FET leitend
und die verstärkte Spannung am Emitter des FET über
den P-Kanal-FET als Wortzeilen-Treibersignal abgegeben.
Da die verstärkte Spannung am Gatt durch ein einziges
Signal entfernt wird, steigt das Treibersignal rasch an.
Wenn die Gattlänge eines FET bei zunehmendem Integrationsmaß
verringert wird, muß die Betriebsspannung wegen
der Abnahme der Sperrspannung des FET verringert werden.
In diesem Falle ist es üblich, nur einem Eingangs- und
einem Ausgangsteil eines RAM eine Betriebsspannung von
5 Volt zuzuführen, um den Anschluß an TTL-Schaltungen
zu erleichtern, die in peripheren Schaltungen vorgesehen
sind, und anderen Teilen des RAM eine niedrigere Spannung
zuzuführen, die durch eine die Spannung verringernde
Schaltung erzeugt wird. Bei Anwendung der Erfindung bei
einer solchen Schaltung wird die 5-Volt-Betriebsspannung
dem Verbindungspunkt 36 aus einer äußeren Betriebsspannungsquelle
und die reduzierte Spannung dem Stromversorgungsanschluß 30 zugeführt.
Claims (8)
1. Wortzeilen-Treiberschaltung für einen Direktzugriffspeicher
zur Bildung eines Wortzeilen-Treibersignals
(Φ w), die an eine Stromversorgungsquelle angeschlossen ist
und aufweist:
einen ersten Stromversorgungsanschluß (36) und einen zweiten Stromversorgungsanschluß (GND);
einen ersten FET (39) und einen zweiten FET (40), die in Reihe zwischen dem ersten Stromversorgungsanschluß (36) und dem zweiten Stromversorgungsanschluß (GND) liegen;
eine Verbindung zwischen dem ersten FET (39) und dem zweiten FET (40), die mit einem Ausgangsanschluß (14) verbunden ist, an dem das Wortzeilen-Treibersignal erzeugt wird;
einen Verstärkungskondensator (44) mit einer ersten Elektrode, die mit dem Gatt des ersten FET (39) verbunden ist, und mit einer zweiten Elektrode, die mit einem Verbindungspunkt (46) verbunden ist, dem ein erstes Steuersignal zugeführt wird;
und ein Treibermittel (41, 43), das dem Gatt des ersten FET (39) ein zweites Steuersignal zuführt, wobei das zweite Steuersignal die gleiche Phasenlage wie das erste Steuersignal aufweist und die Spannung des zweiten Steuersignals durch den Verstärkungskondensator (44) erhöht wird,
dadurch gekennzeichnet, daß eine Einrichtung (32-38) an dem ersten Stromversorgungsanschluß (36) angeschlossen ist, über die dem ersten Stromversorgungsanschluß (36) eine Spannung aus der Stromversorgungsquelle zugeführt wird, die höher als die von der Stromversorgungsquelle gelieferte Spannung (V) ist, daß der Leitfähigkeitstyp (P) des ersten FET (39) entgegengesetzt zu dem (N) des zweiten FET (40) ist, daß die Phasenlage des Wortzeilen-Treibersignals (Φ w) - mit einer gewissen Verzögerung - entgegengesetzt zu der des ersten Steuersignals ist und daß die Spannung des zweiten Steuersignals durch den Verstärkungskondensator (44) bis auf einen Wert erhöht wird, der ausreicht, den ersten FET (39) erforderlichenfalls zu sperren.
einen ersten Stromversorgungsanschluß (36) und einen zweiten Stromversorgungsanschluß (GND);
einen ersten FET (39) und einen zweiten FET (40), die in Reihe zwischen dem ersten Stromversorgungsanschluß (36) und dem zweiten Stromversorgungsanschluß (GND) liegen;
eine Verbindung zwischen dem ersten FET (39) und dem zweiten FET (40), die mit einem Ausgangsanschluß (14) verbunden ist, an dem das Wortzeilen-Treibersignal erzeugt wird;
einen Verstärkungskondensator (44) mit einer ersten Elektrode, die mit dem Gatt des ersten FET (39) verbunden ist, und mit einer zweiten Elektrode, die mit einem Verbindungspunkt (46) verbunden ist, dem ein erstes Steuersignal zugeführt wird;
und ein Treibermittel (41, 43), das dem Gatt des ersten FET (39) ein zweites Steuersignal zuführt, wobei das zweite Steuersignal die gleiche Phasenlage wie das erste Steuersignal aufweist und die Spannung des zweiten Steuersignals durch den Verstärkungskondensator (44) erhöht wird,
dadurch gekennzeichnet, daß eine Einrichtung (32-38) an dem ersten Stromversorgungsanschluß (36) angeschlossen ist, über die dem ersten Stromversorgungsanschluß (36) eine Spannung aus der Stromversorgungsquelle zugeführt wird, die höher als die von der Stromversorgungsquelle gelieferte Spannung (V) ist, daß der Leitfähigkeitstyp (P) des ersten FET (39) entgegengesetzt zu dem (N) des zweiten FET (40) ist, daß die Phasenlage des Wortzeilen-Treibersignals (Φ w) - mit einer gewissen Verzögerung - entgegengesetzt zu der des ersten Steuersignals ist und daß die Spannung des zweiten Steuersignals durch den Verstärkungskondensator (44) bis auf einen Wert erhöht wird, der ausreicht, den ersten FET (39) erforderlichenfalls zu sperren.
2. Wortzeilen-Treiberschaltung nach Anspruch 1,
gekennzeichnet durch
eine dem Gatt des zweiten FET (40) ein drittes Steuersignal
zuführende Einrichtung, um den zweiten FET (40) gesperrt
zu halten, während das Wortzeilen-Treibersignal
erzeugt werden soll.
3. Wortzeilen-Treiberschaltung nach Anspruch 1,
gekennzeichnet durch
einen dritten FET (45) und einen vierten FET (47), die
in Reihe zwischen einem dritten Stromversorgungsanschluß
(30), der mit der Stromversorgungsquelle verbunden ist,
und dem zweiten Stromversorgungsanschluß (GND) liegen,
wobei eine Verbindung zwischen dem dritten FET (45) und
dem vierten FET (47) mit dem Verbindungspunkt (46) des
ersten Steuersignals verbunden ist.
4. Wortzeilen-Treiberschaltung nach Anspruch 3,
dadurch gekennzeichnet,
daß der dritte FET (45) und der vierte FET (47) den gleichen
Leitfähigkeitstyp wie der zweite FET (40) aufweisen.
5. Wortzeilen-Treiberschaltung nach Anspruch 4
dadurch gekennzeichnet,
daß der dritte FET ( 45) so geschaltet ist, daß er an seinem
Gatt das zweite Steuersignal erhält, und daß der vierte
FET (47) so geschaltet ist, daß er an seinem Gatt ein
verzögertes Signal erhält, dessen Phasenlage - mit einer
gewissen Verzögerung - umgekehrt zu der des zweiten Steuersignals
ist.
6. Wortzeilen-Treiberschaltung nach Anspruch 1,
dadurch gekennzeichnet,
daß das Treibermittel zwei FETs (41, 43) aufweist, die
in Reihe zwischen einem dritten Stromversorgungsanschluß
(30), der mit der Stromversorgungsquelle verbunden
ist, und dem zweiten Stromversorgungsanschluß (GND)
liegen, wobei eine Verbindung zwischen den beiden FETs
(41, 43) mit dem Gatt des ersten FET (39) verbunden ist,
um das erste Steuersignal abzugeben.
7. Wortzeilen-Treiberschaltung nach Anspruch 6,
dadurch gekennzeichnet,
daß die zwei FETs (41, 43) des Treibermittels den gleichen Leitfähigkeitstyp
wie der zweite FET (40) aufweisen.
8. Wortzeilen-Treiberschaltung nach Anspruch 2,
dadurch gekennzeichnet,
daß das dritte Steuersignal die gleiche Phasenlage - mit
einer gewissen Verzögerung - wie das zweite Signal
aufweist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60278655A JPS62136919A (ja) | 1985-12-10 | 1985-12-10 | ドライバ−回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3635344A1 DE3635344A1 (de) | 1987-06-11 |
DE3635344C2 true DE3635344C2 (de) | 1990-07-05 |
Family
ID=17600308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863635344 Granted DE3635344A1 (de) | 1985-12-10 | 1986-10-17 | Wortzeilen-treiberschaltung |
Country Status (3)
Country | Link |
---|---|
US (1) | US4788664A (de) |
JP (1) | JPS62136919A (de) |
DE (1) | DE3635344A1 (de) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5197033A (en) | 1986-07-18 | 1993-03-23 | Hitachi, Ltd. | Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
US5185721A (en) * | 1988-10-31 | 1993-02-09 | Texas Instruments Incorporated | Charge-retaining signal boosting circuit and method |
JPH02156497A (ja) * | 1988-12-07 | 1990-06-15 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPH07105160B2 (ja) * | 1989-05-20 | 1995-11-13 | 東芝マイクロエレクトロニクス株式会社 | 半導体記憶装置 |
EP0453812B1 (de) * | 1990-04-23 | 1997-05-28 | Texas Instruments Incorporated | Wortleitungstreiberschaltung für nichtflüchtiges Speicherzellenarray |
JPH0438790A (ja) * | 1990-06-01 | 1992-02-07 | Toshiba Corp | ダイナミック型半導体記憶装置 |
JPH04287418A (ja) * | 1991-03-18 | 1992-10-13 | Fujitsu Ltd | 半導体集積回路 |
KR950004853B1 (ko) * | 1991-08-14 | 1995-05-15 | 삼성전자 주식회사 | 저전력용 블럭 선택 기능을 가지는 반도체 메모리 장치 |
KR950009234B1 (ko) * | 1992-02-19 | 1995-08-18 | 삼성전자주식회사 | 반도체 메모리장치의 비트라인 분리클럭 발생장치 |
JP3179848B2 (ja) * | 1992-03-27 | 2001-06-25 | 三菱電機株式会社 | 半導体記憶装置 |
JP2851757B2 (ja) * | 1992-12-18 | 1999-01-27 | 三菱電機株式会社 | 半導体装置および半導体記憶装置 |
US5724286A (en) * | 1994-12-14 | 1998-03-03 | Mosaid Technologies Incorporated | Flexible DRAM array |
US5781497A (en) * | 1996-08-02 | 1998-07-14 | Alliance Semiconductor Corp. | Random access memory word line select circuit having rapid dynamic deselect |
GB0222656D0 (en) * | 2002-10-01 | 2002-11-06 | Bae Systems Plc | Corrosion sensing microsensors |
US9135987B2 (en) | 2013-07-01 | 2015-09-15 | Internatinal Business Machines Corporation | FinFET-based boosting supply voltage circuit and method |
US9552854B1 (en) | 2015-11-10 | 2017-01-24 | Intel Corporation | Register files including distributed capacitor circuit blocks |
CN111583982B (zh) * | 2020-05-13 | 2022-04-15 | 合肥中科智存科技有限公司 | 字线升压方法、装置、存储器和计算机存储介质 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4189782A (en) * | 1978-08-07 | 1980-02-19 | Rca Corporation | Memory organization |
JPS58153294A (ja) * | 1982-03-04 | 1983-09-12 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPS58161195A (ja) * | 1982-03-19 | 1983-09-24 | Fujitsu Ltd | スタテイツク型半導体記憶装置 |
-
1985
- 1985-12-10 JP JP60278655A patent/JPS62136919A/ja active Pending
-
1986
- 1986-09-22 US US06/909,938 patent/US4788664A/en not_active Expired - Fee Related
- 1986-10-17 DE DE19863635344 patent/DE3635344A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
US4788664A (en) | 1988-11-29 |
JPS62136919A (ja) | 1987-06-19 |
DE3635344A1 (de) | 1987-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3635344C2 (de) | ||
DE2850305C2 (de) | Halbleiterspeichervorrichtung | |
DE2556831C2 (de) | Matrixspeicher und Verfahren zu seinem Betrieb | |
DE3621533C2 (de) | Integrierte Halbleiterschaltungsanordnung, insbesondere für ein DRAM, die bei geringem Leistungsverbrauch eine stabile interne Versorgungsspannung liefert | |
DE69129138T2 (de) | DRAM mit einem Wortleitungsbetriebsschaltungssystem | |
DE2659248B2 (de) | ||
DE2545313A1 (de) | Dynamischer misfet randomspeicher in integrierter schaltung | |
DE69118049T2 (de) | Halbleiterspeicheranordnung mit einer Leistungserhöhungsschaltung | |
DE2625007B2 (de) | Adressenpufferschaltung für Halbleiterspeicher | |
DE1462952B2 (de) | Schaltungsanordnung zur realisierung logischer funktionen | |
DE3236729C2 (de) | ||
DE2646653C3 (de) | ||
DE3050253C2 (de) | Verfahren zum Schreiben und lesen von Daten in bzw. aus Speicherzellen | |
DE69121967T2 (de) | Datenbus-Klemmschaltung einer Halbleiterspeicheranordnung | |
DE3329096C2 (de) | ||
DE2620749A1 (de) | Matrixspeicher aus halbleiterelementen | |
EP0012802A1 (de) | Dynamischer Halbleiterspeicher | |
DE4010103A1 (de) | Ladeschaltung vom mos-typ | |
DE2314015C3 (de) | Signalverstärker | |
DE2842690C2 (de) | ||
DE2234310A1 (de) | Logischer schaltkreis mit mindestens einer taktleitung | |
DE4117882A1 (de) | Boosterschaltung fuer einen halbleiterspeicher | |
DE2433077A1 (de) | Dynamische speichereinrichtung | |
DE3529476C2 (de) | ||
DE2748571B2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OR8 | Request for search as to paragraph 43 lit. 1 sentence 1 patent law | ||
8105 | Search report available | ||
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |