CN111583982B - 字线升压方法、装置、存储器和计算机存储介质 - Google Patents
字线升压方法、装置、存储器和计算机存储介质 Download PDFInfo
- Publication number
- CN111583982B CN111583982B CN202010406189.XA CN202010406189A CN111583982B CN 111583982 B CN111583982 B CN 111583982B CN 202010406189 A CN202010406189 A CN 202010406189A CN 111583982 B CN111583982 B CN 111583982B
- Authority
- CN
- China
- Prior art keywords
- word line
- circuit
- voltage
- boosting
- boost
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
- G11C13/0028—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0038—Power supply circuits
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Read Only Memory (AREA)
Abstract
本发明公开了一种字线升压方法，包括以下步骤：在接收到阻态读取信号时，开启所述高压产生电路和所述字线升压电路，通过所述高压产生电路辅助所述字线升压电路对所述字线进行升压。本发明还公开了一种字线升压装置、存储器和计算机存储介质。实现了存储器字线的快速升压，减少阻态读取时间，进而实现了存储器更加快速的数据读取，同时由于采用复用高压产生电路的方法，大大降低了设计复杂度和芯片面积。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及字线升压方法、装置、存储器和计算机存储介质。
背景技术
阻变存储器(RRAM，Resistive Random Access Memory)是一种新型的非挥发存储器技术，经过多年的研究，向着高密度集成和独立式应用方向发展。阻变存储器的存储单元在完成初始化之后，基本的操作有置位，复位和阻态读取，其中置位操作是将存储单元由高阻态转变为低阻态，复位操作是将存储单元由低阻态转变为高阻态，阻态读取操作是指读取阻变存储单元的阻值，判断存储单元当前是高阻态或是低阻态。
目前的阻变存储器芯片中，存储单元普遍采用一个阻变器件与一个晶体管串联的结构。在进行阻态读取操作时，为了减小存储单元中的晶体管的等效电阻对读取阻值的影响，通常在存储单元的字线(即存储单元中的晶体管栅极)需要加上一个较大的电压。该电压通常大于电源电压，由升压电路来提供。随着阻变存储器在高密度集成和独立式应用方向的发展，存储容量日益增大，存储单元的字线寄生电容也随之不断增大，这种趋势导致字线在阻态读取时所需要的高压升压速度变慢，从而影响了阻态读取的时间。
发明内容
本发明的主要目的在于提供一种字线升压方法、装置、存储器和计算机存储介质，旨在解决字线升压速度慢从而导致的阻态读取时间长的技术问题。
为实现上述目的，本发明提供字线升压方法应用于存储器，所述存储器包括字线升压电路、高压产生电路和字线所述字线升压方法包括以下步骤：
在接收到阻态读取信号时，开启所述高压产生电路和所述字线升压电路，通过所述高压产生电路辅助所述字线升压电路对所述字线进行升压。
在一实施例中，所述高压产生电路包括复位高压产生电路和置位高压产生电路中的至少一个；
所述在接收到阻态读取信号时，开启所述高压产生电路和所述字线升压电路，通过所述高压产生电路辅助所述字线升压电路对所述字线进行升压的步骤，包括：
在接收到阻态读取信号时，开启所述复位高压产生电路和所述置位高压产生电路中的至少一个和所述字线升压电路，通过所述复位高压产生电路和书所述置位高压产生电路中的至少一个，辅助所述字线升压电路对所述字线进行升压。
在一实施例中，所述存储器还包括高压检测电路；
所述在接收到阻态读取信号时，开启所述高压产生电路和所述字线升压电路，通过所述高压产生电路辅助所述字线升压电路对所述字线进行升压的步骤，包括：
在接收到阻态读取信号时，通过所述高压检测电路获取字线电压值；
当所述字线电压值小于第一预设阈值电压时，通过所述高压检测电路发送升压信号至高压产生电路和字线升压电路，以使所述高压产生电路辅助所述字线升压电路对所述字线进行升压。
在一实施例中，所述存储器还包括高压选通电路；
所述当所述字线电压值小于第一预设阈值电压时，通过所述高压检测电路发送升压信号至高压产生电路和字线升压电路，以使所述高压产生电路辅助所述字线升压电路对所述字线进行升压的步骤，包括：
当所述字线电压小于第一预设阈值电压时，通过所述高压检测电路发送升压信号至所述高压产生电路、所述高压选通电路、所述字线升压电路，以开启所述字线升压电路、所述高压产生电路和所述高压选通电路对字线进行升压。
在一实施例中，所述存储器还包括过冲控制电路；
所述在接收到阻态读取信号时，开启所述复位高压产生电路和所述置位高压产生电路中的至少一个和所述字线升压电路，通过所述复位高压产生电路和书所述置位高压产生电路中的至少一个，辅助所述字线升压电路对所述字线进行升压的步骤之后，包括：
通过所述过冲控制电路获取字线当前电压和电压增幅；
根据所述当前电压和所述电压增幅，通过过冲控制电路发送过冲关闭信号至置位高压产生电路和复位高压产生电路中的至少一个，以关闭置位高压产生电路、复位高压产生电路中的至少一个。
在一实施例中，所述存储器还包括过冲控制电路；
所述当所述字线电压值小于第一预设阈值电压时，通过所述高压检测电路发送升压信号至高压产生电路和字线升压电路，以使所述高压产生电路辅助所述字线升压电路对所述字线进行升压的步骤之后，包括：
通过所述高压检测电路获取字线电压值；
当所述字线电压值大于或等于第一预设阈值电压时，通过高压检测电路发送过冲关闭信号至所述过冲控制电路，以通过所述过冲控制电路关闭所述高压产生电路。
在一实施例中，所述当所述字线电压值大于或等于第一预设阈值电压时，通过高压检测电路发送过冲关闭信号至所述过冲控制电路，以通过所述过冲控制电路关闭所述高压产生电路的步骤之后，包括：
通过所述高压检测电路获取字线电压值；
当所述字线电压值大于或等于第二预设阈值电压时，通过所述高压检测电路发送高压关闭信号至所述字线升压电路，以关闭所述字线升压电路。
此外，为实现上述目的，本发明还提供一种字线升压装置，所述字线升压装置包括：
字线升压模块：用于在接收到阻态读取信号时，开启所述高压产生电路和所述字线升压电路，通过所述高压产生电路辅助所述字线升压电路对所述字线进行升压。
此外，为实现上述目的，本发明还提供一种存储器，其特征在于，所述字线升压设备包括：处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其中：
所述计算机程序被所述处理器执行时实现如上所述的字线升压方法的步骤。
此外，为实现上述目的，本发明还提供计算机存储介质；
所述计算机存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述的字线升压方法的步骤。
本发明实施例提出的一种字线升压方法、装置、存储器和计算机存储介质，通过使用置位高压产生电路和复位高压产生电路辅助字线升压电路对字线进行升压，并加入过冲控制电路在字线防止字线发生过冲，同时还加入了高压选通电路，防止高压产生电路在进行置位、复位操作时产生电压误输入，实现了提高字线电压升压速度，减少阻态读取时间的同时，由于采用复用高压产生电路的方法，大大降低了设计复杂度和芯片面积。
附图说明
图1为本发明存储器示意图；
图2为本发明字线升压方法第一实施例的流程示意图；
图3为本发明字线升压方法第三实施例的流程示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
随着阻变存储器在高密度集成和独立式应用方向的发展，存储容量日益增大，存储单元的字线寄生电容也随之不断增大，这种趋势导致字线在阻态读取时所需要的高压升压速度变慢，从而影响了阻态读取的时间。
本发明提供一种解决方案，通过使用置位高压产生电路和复位高压产生电路辅助字线升压电路对字线进行升压，并加入过冲控制电路在字线防止字线发生过冲，同时还加入了高压选通电路，防止高压产生电路在进行置位、复位操作时产生电压误输入，实现了提高字线电压升压速度，减少阻态读取时间的同时，由于采用复用高压产生电路的方法，大大降低了设计复杂度和芯片面积。
参照图1，本发明一种字线升压方法的第一实施例中，所述字线升压方法应用于存储器，所述存储器包括字线升压电路、高压产生电路和字线，所述字线升压方法包括：
步骤S10，在接收到阻态读取信号时，开启所述高压产生电路和所述字线升压电路，通过所述高压产生电路辅助所述字线升压电路对所述字线进行升压。
在本发明的实施例中，所述存储器包含但不限于阻变存储器、相变存储器和磁存储器，在本实施例中，所述存储器包含有字线升压电路、高压产生电路和字线，所述字线连接存储器的存储单元中晶体管栅极，所述字线升压电路为现有存储器中为字线供电的电路，所述高压产生电路包含复位高压产生电路、置位高压产生电路，通过所述复位高压产生电路、置位高压产生电路，存储器可完成复位、置位的基本操作。由于存储器在进行阻态读取操作时，为了减小存储单元中的晶体管的等效电阻对读取阻值的影响，通常在存储单元的字线(即存储单元中的晶体管栅极)需要加上一个较大的电压，而字线升压的快慢则直接影响阻态读取操作的快慢，为使得字线更快的到达阻态读取需求的电压，本实施例提出使用存储器的高压产生电路辅助字线升压电路共同为字线供电以实现字线的快速升压。
具体的，存储器在接收到阻态读取信号时，开启所述高压产生电路和所述字线升压电路，通过所述高压产生电路辅助所述字线升压电路对所述字线进行升压。所述阻态读取信号为在安装有存储器的设备在进行数据读取等操作时存储器接收到的指令，一般由处理器等发出，存储器在接收到所述阻态读取信号时，通过发送使能信号至所述高压产生电路和所述字线升压电路以开启所述高压产生电路和所述字线升压电路，通过所述高压产生电路辅助所述字线升压电路对所述字线进行升压，所述使能信号为存储器中各内部信号的总称，是存储器内的部的控制信号，所述使能信号又分为升压信号、过冲关闭信号、高压关闭信号，将在后续实施例中分别说明。
此外，参照图2，存储器中还可包含用于检测字线电压以根据字线电压控制高压产生电路(包含置位高压产生电路、复位高压产生电路)和字线升压电路的开启和关闭的高压检测电路，还可包含通过检测字线当前电压和电压变化幅度以控制高压产生电路关闭以防止字线过冲的过冲控制电路，还可包括用于防止高压电路在进行置位、复位操作时发生字线误充电的高压选通电路(包含第一高压选通电路、第二高压选通电路)，上述电路将在后续实施例中进行说明。
在本实施例中，存储器通过使用高压产生电路辅助字线升压电路对字线进行升压处理，使得字线升压速度提升，从而减小阻态读取时间，此外，由于使用存储器已有的高压产生电路进行辅助升压，避免了格外设计升压电路，降低了设计复杂度和芯片面积。
进一步的，在本发明第一实施例的基础上，进一步提出了本发明字线升压方法的第二实施例，本实施例是第一实施例步骤S10的细化步骤，本实施例中，所述高压产生电路包括复位高压产生电路和置位高压产生电路中的至少一个，所述在接收到阻态读取信号时，开启所述高压产生电路和所述字线升压电路，通过所述高压产生电路辅助所述字线升压电路对所述字线进行升压的步骤，包括：
步骤a1，在接收到阻态读取信号时，开启所述复位高压产生电路和所述置位高压产生电路中的至少一个和所述字线升压电路，通过所述复位高压产生电路和书所述置位高压产生电路中的至少一个，辅助所述字线升压电路对所述字线进行升压。
在本实施例中，所述高压产生电路包含置位高压产生电路和复位高压产生电路中的至少一个，存储器在接收到阻态读取信号时，开启所述复位高压电路和所述置位高压产生电路中的至少一个和所述字线升压电路，通过所述复位高压产生电路和所述置位高压产生电路中的至少一个，辅助所述字线升压电路对所述字线进行升压，即置位高压产生电路和复位高压产生电路可同时工作辅助字线升压电路，也可单独工作辅助字线升压电路，可以理解的是，当所述置位高压产生电路与所述复位高压产生电路中只有一个用于辅助字线升压电路进行升压时，字线升压速度低于两高压产生电路同时辅助字线升压电路的字线升压速度，但所述方法对字线进行升压时过冲风险较小，在提升字线升压速度的同时防止过冲损坏。
在本实施例中，存储器通过使用置位高压产生电路和复位高压产生电路中的至少一个，辅助字线升压电路对字线进行升压处理，使得字线升压速度提升，从而减小阻态读取时间，此外，由于使用存储器已有的高压产生电路进行辅助升压，避免了格外设计升压电路，降低了设计复杂度和芯片面积。
进一步的，参照图2，在本发明第一实施例的基础上，进一步提出了本发字线升压方法的第三实施例，本实施例是第一实施例中步骤S10的细化步骤，本实施例中，所述存储器还包括高压检测电路，所述在接收到阻态读取信号时，开启所述高压产生电路和所述字线升压电路，通过所述高压产生电路辅助所述字线升压电路对所述字线进行升压的步骤，包括：
步骤S11，在接收到阻态读取信号时，通过所述高压检测电路获取字线电压值。
步骤S12，当所述字线电压值小于第一预设阈值电压时，通过所述高压检测电路发送升压信号至高压产生电路和字线升压电路，以使所述高压产生电路辅助所述字线升压电路对所述字线进行升压。
在本实施例中，所述存储器还包含有过冲控制电路，所述过冲控制电路用于保证字线在升压过程中不会被过冲，避免存储单元的晶体管因过高栅极电压产生不可恢复的击穿。
存储器在接收到阻态读取信号时，通过所述高压检测电路获取字线电压值，当所述字线电压小于第一预设阈值电压时，存储器通过所述高压检测电路发送升压信号至高压产生电路和字线升压电路，以使所述高压产生电路辅助所述字线升压电路对所述字线进行升压。高压检测电路具备获取字线电压值的功能，所述第一预设阈值电压小于字线正常工作电压，如可为字线正常工作电压的80％、85％等值，所述升压信号为高压检测电路发出的使能信号，用于控制高压产生电路和字线升压电路开启，如前述实施例中所述，所述高压产生电路包含置位高压产生电路和复位高压产生电路，所述控制高压产生电路开启时，也可为控制置位高压产生电路和复位高压产生电路中的至少一个，例如，当较长时间未进行阻态读取时，字线电压为0V，为快速升压，同时开启置位高压产生电路和复位高压产电路用于辅助字线升压电路对字线进行升压，又如，当本次阻态读取时间与上次阻态读取时间间隔较短时，字线电压处于字线正常工作电压中位值，为提升升压速度同时避免升压速度过快导致过冲，因此开启置位高压产生电路或复位高压产生电路中的一个用于辅助字线升压电路对字线进行升压。
本实施例中，通过加入高压检测电路，做到了对于字线升压电路，和高压产生电路的全部开启或选择开启的精确控制和快速响应，实现了加速提升字线电压的同时精准控制高压电路开启以避免发生过冲。
进一步的，在本发明第三实施例的基础上，进一步提出了本发明字线升压方法的第四实施例，本实施例是第三实施例中步骤S12的细化步骤，本实施例中，所述存储器还包括高压选通电路，所述当所述字线电压值小于第一预设阈值电压时，通过所述高压检测电路发送升压信号至高压产生电路和字线升压电路，以使所述高压产生电路辅助所述字线升压电路对所述字线进行升压的步骤，包括：
步骤b1，当所述字线电压小于第一预设阈值电压时，通过所述高压检测电路发送升压信号至所述高压产生电路、所述高压选通电路、所述字线升压电路，以开启所述字线升压电路、所述高压产生电路和所述高压选通电路对字线进行升压。
当所述字线电压小于第一预设阈值电压时，存储器通过所述高压检测电路发送升压信号至所述高压产生电路、所述高压选通电路、所述字线升压电路，以开启所述字线升压电路、所述高压产生电路和所述高压选通电路对字线进行升压。与第三实施例相比，本实施例中当高压检测电路检测字线电压小于第一预设阈值电压时，存储器除了通过所述高压检测电路发送升压信号至所述高压产生电路、所述字线升压电路外，还将所述升压信号发送至高压选通电路，当所述高压选通电路开启时，高压产生电路产生的电压方可对字线进行升压，在前述实施例中说明，所述高压产生电路包含置位高压产生电路、复位高压产生电路，即分别用于产生高压以进行存储器的复位和置位等基本操作，而对应的所述高压选通电路也分为第一高压选通电路、第二高压选通电路，当所述第一高压选通电路和所述第二高压选通电路未开启时，置位高压产生电路和复位高压产生电路产生的电压将无法对字线升压，避免了在非阻态读取状态下高压产生电路对字线误充电。
在本实施例中，通过加入高压选通电路，在高压产生电路和高压选通电路均开启时方可对字线进行辅助升压，避免了避免高压产生电路在进行正常工作时进行置位、复位操作时，对字线形成误充电。
进一步的，在本发明第二实施例的基础上，进一步提出了本发明字线升压方法的第五实施例，本实施例是第二实施例中步骤a1的后置步骤，本实施例中，所述在接收到阻态读取信号时，开启所述复位高压产生电路和所述置位高压产生电路中的至少一个和所述字线升压电路，通过所述复位高压产生电路和书所述置位高压产生电路中的至少一个，辅助所述字线升压电路对所述字线进行升压的步骤之后，包括：
步骤c1，通过所述过冲控制电路获取字线当前电压和电压增幅。
步骤c2，根据所述当前电压和所述电压增幅，通过过冲控制电路发送过冲关闭信号至置位高压产生电路和复位高压产生电路中的至少一个，以关闭置位高压产生电路、复位高压产生电路中的至少一个。
在本实施例中，所述存储器还包含有过冲控制电路，所述过冲控制电路用于保证字线在升压过程中不会被过冲，避免存储单元的晶体管因过高栅极电压产生不可恢复的击穿。
存储器通过所述过冲控制电路检测字线的当前电压和电压增幅，根据所述当前电压和所述电压增幅，通过过冲控制电路发送过冲关闭信号至字线升压电路、置位高压产生电路和复位高压产生电路中的至少一个，以关闭字线升压电路、置位高压产生电路、复位高压产生电路中的至少一个。具体的，过冲控制电路通过预设判决机制触发过冲关闭信号发送至字线升压电路、置位高压产生电路、复位高压产生电路，所述过冲关闭信号为控制字线升压电路、高压产生电路进行关闭的使能信号，如字线正常工作电压为V1，检测到当前字线电压V2，电压增幅为V3，则在时间T后，字线电压达到字线正常工作电压，所述时间T可根据V1/V2使用T＝(V1-V2)/V3进行计算，因此，当字线升压电路、置位高压产生电路和复位高压产生电路均处于工作状态时，可在接近时间T的时间点发送过冲关闭信号至字线升压电路、置位高压产生电路和复位高压产生电路，以将上述电路关闭，特殊地，也可以在如接近时间T二分之一的时间点发送过冲关闭信号至当字线升压电路、置位高压产生电路和复位高压产生电路中的至少一个进行关闭，以降低电压增幅，实际应用中所述电压增幅偶尔表现为突变状态，该方法在电压增幅突变时可有效防止字线过冲。
在本实施例中，通过加入过冲控制电路，并通过所述过冲控制电路获取字线当前电压值和电压增幅以进行字线升压电路、置位高压产生电路和复位高压中的至少一个的关闭控制，实现了灵活控制防止字线发生过冲。
进一步的，在本发明第三实施例的基础上，进一步提出了本发明字线升压方法的第六实施例，本实施例是第三实施中步骤S12的后置步骤，本实施例中，所述当所述字线电压值小于第一预设阈值电压时，通过所述高压检测电路发送升压信号至高压产生电路和字线升压电路，以使所述高压产生电路辅助所述字线升压电路对所述字线进行升压的步骤之后，包括：
步骤d1，通过所述高压检测电路获取字线电压值。
步骤d2，当所述字线电压值大于或等于第一预设阈值电压时，通过高压检测电路发送过冲关闭信号至所述过冲控制电路，以通过所述过冲控制电路关闭所述高压产生电路。
存储器通过所述高压检测电路获取字线电压值，当所述字线电压值大于或等于第一预设阈值电压时，通过高压检测电路发送过冲关闭信号至所述过冲控制电路，以通过所述过冲控制电路关闭所述高压产生电路。所述第一预设阈值电压小于字线正常工作电压，如可为字线正常工作电压的80％、85％等值，所述过冲关闭信号在前述实施例已做说明，具体的，如第一预设阈值电压设为字线正常工作电压的80％，即在高压检测电路检测电路获取的字线电压值字线正常工作电压的80％时，发送过冲关闭信号至过冲控制电路，过冲电路再根据所述过冲关闭信号发送使能信号控制高压产生电路关闭，保留字线升压电路继续工作为字线升压至字线可正常进行工作的电压，在所述高压产生电路包含置位高压产生电路和复位高压产生电路时，也可控制其中至少一个关闭，具体的，如在字线电压值到达字线正常工作电压的60％时控制其中一个高压产生电路关闭，在字线电压值达到字线正常工作电压额80％时控制另一个高压产生电路关闭，在实现加速字线升压的同时实现分段关闭高压产生电路，避免字线出现过冲造成损坏。
在本实施例中，通过加入过冲控制电路，并通过高压检测电路检测字线电压值以通过冲控制电路对高压产生电路进行整体控制关闭或分段控制关闭，在实现加速字线升压的同时实现了分段关闭高压产生电路，避免字线出现过冲造成损坏也减小了字线电压的波动。
进一步的，在本发明第六实施例的基础上，进一步提出了本发明字线升压方法的第七实施例，本实施例是第六实施例中步骤d2的后置步骤，本实施例中，所述当所述字线电压值大于或等于第一预设阈值电压时，通过高压检测电路发送过冲关闭信号至所述过冲控制电路，以通过所述过冲控制电路关闭所述高压产生电路的步骤之后，包括：
步骤e1，通过所述高压检测电路获取字线电压值。
步骤e2，当所述字线电压值大于或等于第二预设阈值电压时，通过所述高压检测电路发送高压关闭信号至所述字线升压电路，以关闭所述字线升压电路。
存储器通过所述高压检测电路获取字线电压值，当所述字线电压值大于或等于第二预设阈值电压时，通过所述高压检测电路发送高压关闭信号至所述字线升压电路，以关闭所述字线升压电路。如第六实施例所述，字线电压值到达第一预设阈值电压时，仅保留字线升压电路处于工作状态为字线升压，所述第二预设阈值电压值即为字线正常工作的电压值，当所述字线电压值大于或等于第二预设阈值电压时，高压检测电路发送高压关闭信号至字线升压电路关闭所述字线升压电路，字线升压电路与高压产生电路分别控制。此外，还可以在存储器接收到阻态读取完毕信号时，通过高压检测电路发送高压关闭信号至所述字线升压电路，以关闭所述字线升压电路。
在持续处于阻态读取状态时，由于前述关闭所述字线升压电路可能导致后续阻态读取时字线电压无法满足阻态读取需要，如在字线电压值小于第二预设阈值电压时，高压检测电路可发送升压信号至所述字线升压电路，重新启动字线升压电路以是字线电压值维持在可进行正常工作的区间。
在本实施例中，通过高压检测电路在字线电压值大于第二阈值电压时控制关闭字线升压电路，实现了防止字线电压的过冲、减小字线电压的波动，并节省电路的功耗的效果。
上述实施例中的高压检测电路与过冲控制电路都具有发出使能信号对字线升压电路、高压产生电路(包含置位高压产生电路和复位高压产生电路)、高压选通电路(包含第一高压选通电路和第二高压选通电路)进行开启或关闭的功能，可基于上述实施例对具体控制方法如控制其他电路开启或关闭的使能信号的发出方等进行改变以实现相同的效果。
此外，本发明实施例还提出一种字线升压装置，所述字线升压装置包括：
字线升压模块：用于在接收到阻态读取信号时，开启所述高压产生电路和所述字线升压电路，通过所述高压产生电路辅助所述字线升压电路对所述字线进行升压。
其中，字线升压装置的各个功能模块实现的步骤可参照本发明字线升压方法的各个实施例，此处不再赘述。
此外，本发明实施例还提出一种存储器，所述字线升压设备包括：处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其中：
所述计算机程序被所述处理器执行时执行时实现上述实施例提供的字线升压方法中的操作。
此外，本发明实施例还提出一种计算机存储介质。
所述计算机存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现上述实施例提供的字线升压方法中的操作。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体/操作/对象与另一个实体/操作/对象区分开来，而不一定要求或者暗示这些实体/操作/对象之间存在任何这种实际的关系或者顺序；术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。
对于装置实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的装置实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的。可以根据实际的需要选择中的部分或者全部模块来实现本发明方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (9)
1.一种字线升压方法，应用于存储器，其特征在于，所述存储器包括字线升压电路、高压产生电路和字线，所述高压产生电路包括复位高压产生电路和置位高压产生电路中的至少一个，其中：
在接收到阻态读取信号时，开启所述高压产生电路和所述字线升压电路，通过所述高压产生电路辅助所述字线升压电路对所述字线进行升压；
其中，在接收到阻态读取信号时，开启所述复位高压产生电路和所述置位高压产生电路中的至少一个和所述字线升压电路，通过所述复位高压产生电路和书所述置位高压产生电路中的至少一个，辅助所述字线升压电路对所述字线进行升压。
2.如权利要求1所述的字线升压方法，其特征在于，所述存储器还包括高压检测电路；
所述在接收到阻态读取信号时，开启所述高压产生电路和所述字线升压电路，通过所述高压产生电路辅助所述字线升压电路对所述字线进行升压的步骤，包括：
在接收到阻态读取信号时，通过所述高压检测电路获取字线电压值；
当所述字线电压值小于第一预设阈值电压时，通过所述高压检测电路发送升压信号至高压产生电路和字线升压电路，以使所述高压产生电路辅助所述字线升压电路对所述字线进行升压。
3.如权利要求2所述的字线升压方法，其特征在于，所述存储器还包括高压选通电路；
所述当所述字线电压值小于第一预设阈值电压时，通过所述高压检测电路发送升压信号至高压产生电路和字线升压电路，以使所述高压产生电路辅助所述字线升压电路对所述字线进行升压的步骤，包括：
当所述字线电压小于第一预设阈值电压时，通过所述高压检测电路发送升压信号至所述高压产生电路、所述高压选通电路、所述字线升压电路，以开启所述字线升压电路、所述高压产生电路和所述高压选通电路对字线进行升压。
4.如权利要求1所述的字线升压方法，其特征在于，所述存储器还包括过冲控制电路；
所述在接收到阻态读取信号时，开启所述复位高压产生电路和所述置位高压产生电路中的至少一个和所述字线升压电路，通过所述复位高压产生电路和书所述置位高压产生电路中的至少一个，辅助所述字线升压电路对所述字线进行升压的步骤之后，包括：
通过所述过冲控制电路获取字线当前电压和电压增幅；
根据所述当前电压和所述电压增幅，通过过冲控制电路发送过冲关闭信号至置位高压产生电路和复位高压产生电路中的至少一个，以关闭置位高压产生电路、复位高压产生电路中的至少一个。
5.如权利要求2所述的字线升压方法，其特征在于，所述存储器还包括过冲控制电路；
所述当所述字线电压值小于第一预设阈值电压时，通过所述高压检测电路发送升压信号至高压产生电路和字线升压电路，以使所述高压产生电路辅助所述字线升压电路对所述字线进行升压的步骤之后，包括：
通过所述高压检测电路获取字线电压值；
当所述字线电压值大于或等于第一预设阈值电压时，通过高压检测电路发送过冲关闭信号至所述过冲控制电路，以通过所述过冲控制电路关闭所述高压产生电路。
6.如权利要求5所述的字线升压方法，其特征在于，所述当所述字线电压值大于或等于第一预设阈值电压时，通过高压检测电路发送过冲关闭信号至所述过冲控制电路，以通过所述过冲控制电路关闭所述高压产生电路的步骤之后，包括：
通过所述高压检测电路获取字线电压值；
当所述字线电压值大于或等于第二预设阈值电压时，通过所述高压检测电路发送高压关闭信号至所述字线升压电路，以关闭所述字线升压电路。
7.一种字线升压装置，其特征在于，所述字线升压装置设置于存储器，所述字线升压装置包括：
字线升压模块：用于在接收到阻态读取信号时，开启高压产生电路和字线升压电路，通过所述高压产生电路辅助所述字线升压电路对字线进行升压；以及，在接收到阻态读取信号时，开启复位高压产生电路和置位高压产生电路中的至少一个和所述字线升压电路，通过所述复位高压产生电路和书所述置位高压产生电路中的至少一个，辅助所述字线升压电路对所述字线进行升压。
8.一种存储器，其特征在于，所述字线升压设备包括：处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其中：
所述计算机程序被所述处理器执行时实现如权利要求1至6中任一项所述的字线升压方法的步骤。
9.一种计算机存储介质，其特征在于，所述计算机存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至6中任一项所述的字线升压方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010406189.XA CN111583982B (zh) | 2020-05-13 | 2020-05-13 | 字线升压方法、装置、存储器和计算机存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010406189.XA CN111583982B (zh) | 2020-05-13 | 2020-05-13 | 字线升压方法、装置、存储器和计算机存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111583982A CN111583982A (zh) | 2020-08-25 |
| CN111583982B true CN111583982B (zh) | 2022-04-15 |
Family
ID=72113578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010406189.XA Active CN111583982B (zh) | 2020-05-13 | 2020-05-13 | 字线升压方法、装置、存储器和计算机存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111583982B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4788664A (en) * | 1985-12-10 | 1988-11-29 | Mitsubishi Denki Kabushiki Kaisha | Word line drive circuit |
| US5612924A (en) * | 1994-04-08 | 1997-03-18 | Kabushiki Kaisha Toshiba | Semiconductor memory device using internal voltage obtained by boosting supply voltage |
| CN1677572A (zh) * | 2004-03-31 | 2005-10-05 | 松下电器产业株式会社 | 非易失性半导体存储器 |
| TW201250685A (en) * | 2011-05-09 | 2012-12-16 | Advanced Risc Mach Ltd | Memory circuitry with write boost and write assist |
| CN103943143A (zh) * | 2013-01-23 | 2014-07-23 | 辉达公司 | Sram电压辅助 |
| CN108766493A (zh) * | 2018-05-23 | 2018-11-06 | 上海华力微电子有限公司 | 一种应用于sram的可调节wlud读写辅助电路 |
-
2020
- 2020-05-13 CN CN202010406189.XA patent/CN111583982B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4788664A (en) * | 1985-12-10 | 1988-11-29 | Mitsubishi Denki Kabushiki Kaisha | Word line drive circuit |
| US5612924A (en) * | 1994-04-08 | 1997-03-18 | Kabushiki Kaisha Toshiba | Semiconductor memory device using internal voltage obtained by boosting supply voltage |
| CN1677572A (zh) * | 2004-03-31 | 2005-10-05 | 松下电器产业株式会社 | 非易失性半导体存储器 |
| TW201250685A (en) * | 2011-05-09 | 2012-12-16 | Advanced Risc Mach Ltd | Memory circuitry with write boost and write assist |
| CN103943143A (zh) * | 2013-01-23 | 2014-07-23 | 辉达公司 | Sram电压辅助 |
| CN108766493A (zh) * | 2018-05-23 | 2018-11-06 | 上海华力微电子有限公司 | 一种应用于sram的可调节wlud读写辅助电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111583982A (zh) | 2020-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11250919B2 (en) | Voltage generation circuit which is capable of executing high-speed boost operation | |
| KR100316225B1 (ko) | 대기시 전류저감회로를 가진 반도체 집적회로 | |
| JP4094104B2 (ja) | 半導体集積回路装置および記憶装置 | |
| JPH082175B2 (ja) | オン・チップ多重レベル電圧発生装置 | |
| KR101949689B1 (ko) | 기록 승압 및 기록 보조 기능을 갖는 메모리 회로 | |
| US10403374B2 (en) | Reduction of output voltage ripple in booster circuit | |
| TW200406781A (en) | Internal voltage converter scheme for controlling the power-up slope of internal supply voltage | |
| JP2003077283A (ja) | 半導体集積回路、半導体不揮発性メモリ、メモリカード及びマイクロコンピュータ | |
| US6331949B1 (en) | Circuit for storing and latching defective address data for a nonvolatile semiconductor memory device having redundant function | |
| CN111583982B (zh) | 字线升压方法、装置、存储器和计算机存储介质 | |
| CN106486161B (zh) | 一种nandflash编程的防干扰方法 | |
| US10672453B2 (en) | Voltage system providing pump voltage for memory device and method for operating the same | |
| JP4178205B2 (ja) | メモリ装置のワード線信号をブーストするブーストシステムおよびブースト方法 | |
| JP5157310B2 (ja) | 内部電源回路 | |
| US11983417B2 (en) | Power-on read circuit | |
| US20120275226A1 (en) | Nonvolatile semiconductor memory device capable of reducing power consumption | |
| JP2002133883A (ja) | 不揮発性メモリ装置 | |
| JP4114659B2 (ja) | 強誘電体メモリ及びその駆動方法 | |
| CN116225128A (zh) | 用于带隙基准电路的启动电路以及芯片 | |
| US11482259B2 (en) | Power down detection circuit and semiconductor memory device | |
| JP2003517719A (ja) | 低パワー集積回路用高速オンチップ電圧発生器 | |
| CN101354922B (zh) | 电压供应电路、包括该电路的闪存设备以及电压供应方法 | |
| JP2007188612A (ja) | 不揮発性記憶装置 | |
| US10553277B2 (en) | Cross point array type phase change memory device and method of driving the same | |
| US8593874B2 (en) | Voltage generation circuit which is capable of reducing circuit area |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20201030 Address after: Room 1506, building F1, phase II, innovation industrial park, 2800 innovation Avenue, hi tech Zone, Hefei City, Anhui Province Applicant after: Hefei Zhongke Zhicun Technology Co., Ltd Address before: No. 5089, Wangjiang West Road, hi tech Zone, Hefei City, Anhui Province 230000 Applicant before: Institute of Advanced Technology University of Science and Technology of China |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |