DE3620225A1

DE3620225A1 - Blindwortleitungstreiberstromkreis fuer einen dynamischen mos-ram

Info

Publication number: DE3620225A1
Application number: DE19863620225
Authority: DE
Inventors: Kazuyasu Fujishimaa; Masaki Kumanoya; Hideshi Miyatake; Hideto Hidaka; Katsumi Dosaka; Tsutomu Yoshihara
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1985-06-21
Filing date: 1986-06-16
Publication date: 1987-01-02
Also published as: KR900004634B1; JPS61296598A; DE3620225C2; US4757476A; KR870000701A

Description

Die Erfindung betrifft einen Blindwortleitungstreiberschaltkreis für einen dynamischen MOS-RAM.

In einem dynamischen MOS-RAM vom Eintransistortyp entspricht das Gespeichertsein oder Nichtgespeichertsein einer Ladung in dem MOS-Kondensator der Information "1" oder "0".

Die Struktur einer herkömmlichen Speichermatrix eines dynamischen MOS-RAM ist in Fig. 3 gezeigt. In der Figur bezeichnet 1 eine Speicherzelle, die aus einem die Kapazität C _s aufweisenden Speicherkondensator und aus einem MOS-Transistor aufgebaut ist. Ein Spannungssignal, das von der Speicherzelle an einen Lesesignalverstärker 2 übertragen wird - es erscheint nämlich eine Signalspannung auf einer Bitleitung BL oder auf einer Bitleitung - wird bestimmt durch das Verhältnis des Betrages einer in dem Speicherkondensator gespeicherten Signalladung Q _s zu der Streukapazität C _b der Bitleitung. Angenommen, daß die in den Speicherkondensator eingeschriebene Spannung auf Quellenspannungspegel V _cc(V) ist, wenn die Information "1" ist, und daß die Spannung auf Massepegel 0(V) ist, wenn die Information "0" ist, so wird die Differenz ΔV zwischen der Signalspannung von "1" und "0" wie folgt dargestellt: Δ V = C _s V _cc/(C _s + C _b). Die Information "1" oder "0" wird bestimmt durch einen Vergleich zwischen der Signalspannung V _cc(V) oder 0(V) und der aus der Blindzelle 4 ausgelesenen Bezugsspannung im Lesesignalverstärker 2. Daher ist die Blindzelle 4 so aufgebaut, daß sie die Hälfte des Kapazitätswertes C _s/2 des Speicherkondensators als Blindkapazität aufweist, so daß immer 0(V) eingeschrieben wird.

Der Betrieb einer herkömmlichen Speicherzelle wird unter Bezugnahme auf die Struktur der Fig. 3 und auf ein Diagramm der Wellenformen in Fig. 4 beschrieben. Zunächst wird entsprechend einer Adresseneingabe und einer Vielzahl von X-Dekodern 5 ein X-Dekoder ausgewählt, und entsprechend einem Signal X₀, welches ein Hilfsdekodiersignal eines Wortleitungstreibersignales X ist, wird wahlweise eine Wortleitung WL ₀ mittels eines Worttreibers 7 angetrieben (hier wird ein Beispiel beschrieben, in dem eine Wortleitung WL ₀ ausgewählt wird).

In diesem Fall wird gleichzeitig eine Blindwortleitung DWL ₀ durch einen Blindworttreiber 9-2 angetrieben. Folglich wird die in dem Speicherkondensator gespeicherte Information an die Bitleitung BL übertragen, während die in dem Blindkondensator gespeicherte Information an die Bitleitung übertragen wird. Ein feiner Potentialunterschied zwischen den beiden Informationen wird differentiell verstärkt durch den Lesesignalverstärker 2. Ein aktiver Erneuerungsschaltkreis 10, der mit dem Lesesignalverstärker 2 verbunden ist, erneuert die abgefallene Spannung der Bitleitung auf der Seite des hohen Pegels, die erzeugt wird, während der differentiellen Verstärkung, auf den Pegel der Quellenspannung V _cc. Währenddessen schreibt ein Signal _DR, das ein Blindrücksetzsignal ist, 0(V) in den Blindkondensator, ein Signal _WR, das ein Wortrücksetzsignal ist, entlädt die Spannung der wahlweise angetriebenen Wortleitung am Ende des Speicherzyklus.

In einer herkömmlichen Struktur, wie oben beschrieben, wird von der Kapazität des Blindkondensators der Blindzelle 4 gefordert, daß sie halb so groß ist wie die Kapazität des Speicherkondensators. Wenn daher ein eine große Speicherkapazität aufweisender Speicher durch Abnahme der Größe der einzelnen Zellen auf dem Chip und daher durch eine steigende Anzahl der Zellen auf dem Chip verwirklicht werden soll, so ist es schwierig, die Blindkondensatoren zu konstruieren. Darüber hinaus legt die Größe der Blindzellen 4 den Grad der Integration des Speichers fest, was zu einem Mißstand führt, der die Verwirklichung eines Speichers von hoher Dichte hemmt.

Aufgabe der Erfindung ist es daher, einen Blindwortleitungstreiberschaltkreis zu schaffen, bei dem die Konstruktion der entsprechenden Blindkondensatoren nicht die Verwirklichung eines Speichers mit hoher Dichte hemmt.

Die Aufgabe wird gelöst durch einen Blindwortleitungstreiberschaltkreis der oben beschriebenen Art mit den Merkmalen des Kennzeichens des Anspruchs 1.

Gemäß der Erfindung müssen daher die Kapazitätswerte der Blindkondensatoren in den Blindzellen nicht halb so groß sein wie die Kapazitätswerte der Speicherkondensatoren in der Speicherzelle, wodurch das Problem vermieden wird, daß der Integrationsgrad des Speichers durch die Größe der Blindzelle festgelegt wird. Gemäß der Erfindung kann der Integrationsgrad des Speichers festgelegt werden durch die Größe der Speicherzelle selbst. Da nämlich die Speicherzelle mit einem minimalen Muster gebildet werden kann, kann der Integrationsgrad des Speichers gesteigert werden.

Der erfindungsgemäße Blindworttreiber gebraucht den gleichen Schaltkreis wie der Worttreiber und ist auf die gleiche Weise konstruiert wie der Worttreiber, so daß die Signalübertragungseigenschaft der Wortleitung und der Blindwortleitung einheitlich gemacht werden kann, woraus ein stabiler Betrieb des Speichers hervorgeht.

Die Erfindung schafft weiterhin den Vorteil, daß sogar dann, wenn die endgültige Größe des Kondensators während des Fertigungsprozesses ungenau wird, genau die halbe Bezugsspannung erzeugt werden kann durch Abgleichung des Blindkondensators. Weiterhin wird die Blindwortleitungssteuerung zum Anheben der nicht gewählten Blindwortleitung angetrieben mit dem wirksam getrennten Blindworttreiber, so daß der Betrieb des Speichers nicht ungünstig beeinflußt wird.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung eines Ausführungsbeispieles anhand der Figuren. Von den Figuren zeigen:

Fig. 1 ein schematisches Schaltbild eines dynamischen MOS-RAM, welches einen Blindwortleitungstreiberschaltkreis gemäß einer Ausführungsform der Erfindung aufweist;

Fig. 2 einen Ablaufplan der Wellenformen zur Beschreibung des Betriebes des Blindwortleitungstreiberschaltkreises gemäß einer Ausführungsform der Erfindung;

Fig. 3 ein schematisches Schaltbild eines dynamischen MOS-RAM, der einen herkömmlichen Blindwortleitungstreiberschaltkreis aufweist; und

Fig. 4 einen Ablaufplan der Wellenformen zur Beschreibung des Betriebes eines herkömmlichen dynamischen MOS-RAM.

Eine Ausführungsform der Erfindung wird im folgenden unter Bezugnahme auf die Figuren beschrieben.

Fig. 1 ist ein schematisches Schaltbild einer Speicherzelle gemäß einer Ausführungsform der Erfindung; Fig. 2 ist ein den Betrieb der Speicherzelle von Fig. 1 beschreibender Ablaufplan der Wellenformen. Die Wellenformen der Fig. 2 stellen den Fall dar, in dem beispielsweise die Wortleitung WL ₀ ausgewählt ist. In dieser Ausführungsform ist der Betrieb der Speicherzelle ähnlich dem der oben beschriebenen herkömmlichen Speicherzelle, dessen Beschreibung wird daher weggelassen.

In dem erfindungsgemäßen Schaltkreis sind Blindwortleitungssteuerungen 11 mit den Enden der Blindwortleitungen DWL ₀ bzw. DWL ₁ verbunden. Ein Hilfsdekodiersignal X₀ oder X₁, welches dem an den Blindworttreiber 9-3 und 9-4 eingegebenen entgegengesetzt ist, und ein Blindsetzsignal DS zum Schreiben der Bitleitungsinformation in die nicht ausgewählten Blindzellen werden an jeder der Blindwortleitungssteuerungen 11 eingegeben. Das Blindsetzsignal DS erreicht einen hohen Pegel, nachdem der Lesesignalverstärker 10 aktiviert worden ist, und es fällt fast gleichzeitig mit dem Wortleitungstreibersignal X auf niedrigen Pegel ab. Die der ausgewählten Blindzelle 4 entsprechende Bitleitungsinformation wird durch dieses Blindsetzsignal DS in die nicht ausgewählte Blindzelle 4 geschrieben.

Der in der Blindzelle 4 enthaltene Blindkondensator ist so angepaßt, daß er den gleichen Kapazitätswert C _s hat wie der Speicherkondensator. Die den logischen Signalen "1" und "0" entsprechenden elektrischen Ladungen, die in die zwei Blindkondensatoren eingeschrieben werden, werden durch das Blindabgleichungssignal DE auf die Hälfte der Bezugsladung der Signalladung der Speicherzelle abgeglichen, bevor die Wortleitung (Blindwortleitung) angetrieben wird. Das Blindabgleichungssignal DE nimmt nämlich seinen hohen Pegel an, um die Blindkondensatoren abzugleichen, wenn die Signale aller Leitungen auf niedrigem Pegel sind.

In dieser Ausführungsform wird ein Blindsetzsignal an die Blindworttreiber 9-3 bzw. 9-4 eingegeben, welches auf hohem Pegel ist zum Zeitpunkt des Ansteigens der Wortleitung WL (und der Blindwortleitung DWL), welches auf niedrigen Pegel fällt, bevor das Blindsetzsignal DS ansteigt, und welches auf niedrigem Pegel bleibt, während das Blindsetzsignal DS auf hohem Pegel bleibt. Demgemäß wird die nicht ausgewählte Blindzelle 4 von der Leitung des Signals X ₁ bei dem Blindworttreiber 9-3 durch das Blindsetzsignal getrennt, so daß das Signal mit hohem Pegel auf der Blindwortleitung DWL ₁ davon abgehalten wird, die Leitung des Signals X ₁ zu beeinflussen.

Claims

1. Blindwortleitungstreiberschaltkreis für einen dynamischen MOS-RAM, der die Speicherzelleninformation "1" oder "0" bestimmt durch den Vergleich eines Ausgangssignals von einer Speicherzelle (1) auf eine Bitleitung (BL, ) mit einer Ausgangsbezugsspannung von einer Blindzelle (4) auf eine Bitleitung (BL, ), gekennzeichnet durch

- ein Paar von Bitleitungen (BL, );

- ein Paar von Blindzellen (4), von denen jede einen Blindkondensator aufweist von der gleichen Größe wie ein Speicherkondensator;

- ein Paar von Blindwortleitungen (DWL ₀, DWL ₁), die mit jeder der Blindzellen (4) verbunden sind, zur Auswahl von einer der beiden Blindzellen (4);

- einen Blindworttreiber (9-3, 9-4), der mit einem Ende einer jeden Blindwortleitung (DWL ₀, DWL ₁) verbunden ist, um wahlweise eine der Blindwortleitungen anzutreiben;

- eine Blindwortleitungssteuerung (11), an die ein Hilfsdekodiersignal (O _XO,O _X1), welches entgegengesetzt dem an den Blindworttreiber (9-3, 9-4) eingegeben ist, und ein Blindsetzsignal (O _DS) zum Schreiben der Bitleitungsinformation in eine nicht gewählte Blindzelle eingegeben wird; und

- eine Abgleichsignal-Ausgabevorrichtung, die mit einer jeden des Paares der Blindzellen (4) verbunden ist, und die ein Signal zum Abgleichen der beiden Blindzellen ausgibt, um die Bezugsladung zu erhalten, die gleich der Hälfte des Signalladungsbetrages ist, bevor die Blindwortleitung (DWL ₀, DWL ₁) angetrieben wird.

2. Blindwortleitungstreiberschaltkreis für einen dynamischen MOS- RAM gemäß Anspruch 1, dadurch gekennzeichnet, daß ein Blindsetzsignal () an den Blindwortleitungstreiber (9-3, 9-4) eingegeben wird, und welches auf hohem Pegel ist zu dem Zeitpunkt, wenn die Blindwortleitung (DWL ₀,DWL ₁) angehoben wird, und welches auf niedrigen Pegel abfällt, bevor das Blindsetzsignal (O _DS) ansteigt, zum Abtrennen der nicht gewählten Wortleitung, um das Signal der nicht gewählten Blindwortleitung daran zu hindern, andere Signalleitungen zu beeinflussen.

3. Blindwortleitungstreiberschaltkreis für einen dynamischen MOS-RAM gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine Blindwortleitungssteuerung (11) mit dem anderen Ende eines jeden Blindworttreibers (9-3,9-4) verbunden ist.