DE3236729A1

DE3236729A1 - Dynamischer direktzugriffsspeicher

Info

Publication number: DE3236729A1
Application number: DE19823236729
Authority: DE
Inventors: Koichiro Itami Hyogo Mashiko
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1981-10-09
Filing date: 1982-10-04
Publication date: 1983-05-11
Also published as: GB2107544B; JPS5862893A; GB2107544A; US4520466A; DE3236729C2

Description

BESCHREIBUNG Dynamischer Direktzugriffsspeicher

Die Erfindung betrifft einen dynamischen Direktzugriffsspeicher gemäß dem Oberbegriff des Anspruchs 1. Insbesondere betrifft die Erfindung einen dynamischen Direktzugriffsspeicher (RAM) mit offener Bitleitung (open bit line type) unter Verwendung eines dynamischen Eintransistor MOS-Direktzugriffsspeichers (one-transistor type MOS dynamic RAM).

Grundsätzlich wird bei einem dynamischen Eintransistor-MOS-Direktzugriffsspeicher die Anwesenheit oder Abwesenheit einer in jedem der MOS-Kondensatoren gespeicherten elektrischen Ladung der logischen Null bzw. Eins einer binären Information zugeordnet. Die in jedem MOS-Kondensator gespeicherte elektrische Ladung wird einer Bitleitung durch Einschalten eines Übertragungstors zugeleitet. Dabei wird eine an der Bitleitung infolge der Anwesenheit oder Abwesenheit der elektrischen Ladung im MOS-Kondensator stattfindende Spannungsänderung durch einen Abtastverstärker erfaßt und die Information damit abgegriffen. Ebenso ist bereits ein dynamischer MOS-Direktzugriffsspeicher mit offener Bitleitung bekannt, bei dem Bitleitungen auf der linken und rechten Seite eines Abtastverstärkers angeordnet sind. Ein Beispiel eines dynamischen Direktzugriffsspeichers mit offener Bitleitung unter Verwendung eines dynamischen Eintransistor-MOS-Direktzugriffsspeichers ist in dem am 6. Dezember 1977 für Robert J. Proebsting et al. erteilten US-Patent 4 061 954 beschrieben. Das im erwähnten US-Patent gezeigte Beispiel ist auf eine Verbesserung bei einem Speichersystem mit dynamisch ausgeglichenem bzw. balanciertem Abtastverstärker gerichtet. Die Offenbarung in dem erwähnten US-Patent bildet den Stand der Technik der vorliegenden Erfindung und wird durch Bezugnahme zum Teil dieser Beschreibung gemacht.

Trotzdem soll zum besseren Verständnis des Standes der Technik im folgenden ein Beispiel eines herkömmlichen dynamischen MOS-Direktzugriffsspeichers beschrieben werden.

Figur 1 ist ein Blockschaltbild eines herkömmlichen dynamischen MOS-Direktzugriffsspeichers. Zur linken und rechten Seite von Abtästverstärkern 2 sind erste und zweite Speicherfelder vorgesehen. Insbesondere sind eine Mehrzahl von Bitleitungen (bit lines) 4 und eine Mehrzahl von Wortleitungen (word lines) 5 in einer sich kreuzenden Weise und Speicherzellen 1 an den entsprechenden Kreuzungspunkten derart vorgesehen, daß sie mit den Bitleitungen 4 und den Wortleitungen 5 verbunden sind. Die Abtastverstärker 2 sind im Mittelteil der linken und rechten Bitleitungen 4 vorgesehen. An beiden benachbarten Seiten der Abtastverstärker 2 sind Hilfszellen (dummy cells) 3 vorgesehen, die mit den Bitleitungen 4 und den Wortleitungen 6 verbunden sind. Die Versorgungsspannung +V_DD wird über die Zellenplatten (cell plates) 8 den Spalten der Speicherzellen 1 und den Spalten der Hilfszellen 3 zugeführt. Ein X-Dekodierer 10 ist mit den Wortleitungen 5 und den HiIfswortleitungen (dummy word lines) 6 an deren einem Ende verbunden. Torschaltungen 11 sind mit den linken bzw. rechten Bitleitungen 4 an einem Ende jeder Leitung verbunden. Linke und rechte Y-Dekodierer 12 sind an die linken bzw. die rechten Vorschaltungen 11 angeschlossen. Der X-Dekodierer 10 dient dazu, gleichzeitig eine der Wortleitungen 5 im ersten Speicherfeld und die Hilfswortleitung 6 im zweiten Speicherfeld zu wählen. Die linken und rechten Y-Dekodierer 12 wählen jeweils gleichzeitig eine der Bitleitungen 4 im ersten Speicherfeld und eine entsprechende der bitleitungen 4 im zweiten Speicherfeld. Jede der Torschaltungen 11 weist Feldeffekttransistoren 11a auf, bei denen jeweils eine Leitungswegelektrode mit der entsprechenden einen Bitleitung 4 und die andere Leitungswegelektrode mit einem Datenbus lib verbunden ist. Die Steuerelektrode jedes

Feldeffekttransistors 11a ist mit dem entsprechenden Y-Dekodierer 12 verbunden. Einer der Feldeffekttransistoren 11a wird auf das Ausgangssignal OD vom Y-Dekodierer 12 hin eingeschaltet. Jede Speicherzelle 1 erfährt ein Einschreiben und Auslesen von Daten. Jede der Hilfszellen 3 liefert ein Referenzp.otential an die Abtastverstärker 2. Jeder der Abtastverstärker 2 dient dazu, eine kleine Spannungsdifferenz zwischen den Signalen von der Speicherzelle 1 und der Hilfszelle 3 zu erfassen und zu verstärken.

Figur 2 stellt ein Schemabild einer Speicherzelle dar. Die Speicherzelle 1 weist ein Übertragungstor la und einen MOS-Kondensator Ib auf. Das Übertragungstor la enthält einen N-Kanal-MOS-Feldeffekttransistor. Es soll darauf hingewiesen werden, daß auch andere, in der vorliegenden Anmeldung beschriebene Transistoren Feldeffekttransistoren desselben Typs sein können. Die Leitungswegelektroden des Übertragungstors la sind zwischen die Bitleitung 4 und einen Speicheranschluß lc geschaltet. Der MOS-Kondensator Ib ist zwischen die Zellenplatte 8 und den Speicheranschluß lc geschaltet. Die Wortleitung 5 ist mit der Steuerelektrode des Übertragungstors la verbunden. Abspeicherung einer elektrischen Ladung im MOS-Kondensator Ib oder Abzug einer elektrischen Ladung vom MOS-Kondensator Ib geschieht während einer Zeitspanne, in der das Übertragungstor eingeschaltet ist.

Figur 3 zeigt eine Schnittansicht der Speicherzelle. Die Speicherzelle 1 besitzt eine Bitleitung 4 aus Metall und eine Wortleitung 5 aus einem Elektrodenmaterial wie beispielsweise Polysilikon. Das Bezugszeichen Id bezeichnet ein Oxidfilmtor. Im linken Seitenteil der Speicherzelle ist ein Feldeffekttransistor und im rechten Teil ein Speicherkondensator ausgebildet. Die Speicherzellen sind gegeneinander mittels eines Feldoxidfilms Ie isoliert.

Figur 4 zeigt schematisch eine Hilfsteile. Eine Hilfszelle

3 enthält ein Übertragungstor 3a, einen MOS-Kondensator 3b und ein Tor 3d. Ein wesentlicher Unterschied gegenüber der Speicherzelle 1 liegt in der Erdung eines Speicheranschlusses 3c über das Tor 3d und darin, daß eine Kapazität des MOS-Kondensators 3b nur etwa die Hälfte der Kapazität des MOS-Kondensators Ib beträgt. Das Tor 3d wird in Antwort auf das von der #L-Leitung 7 erhaltene Signal 0_p an- oder abgeschaltet.

Figur 5 stellt schematisch einen Abtastverstärker dar. Der Abtastverstärker 2 weist Feldeffekttransistoren 2a, 2b, 2c, 2d und 2e auf. Die Steuerelektroden der Feldeffekttransistoren 2c und 2d sind jeweils mit einer der Leitungswege lekt ro den der jeweils gegenüberliegenden in überkreuzender Weise verbunden. Die Verbindungsstellen solcher Kreuzverbindungen sind jeweils an die Spannungsquelle über die Feldeffekttransistoren 2a bzw. 2b angeschlossen und ebenfalls mit den linken und rechten Bitleitungen

4 verbunden. Ein Vorladesignal 0_pR zum Vorladen wird an die Steuerelektroden der Feldeffekttransistoren 2a und 2b angelegt. Die jeweils andere der Leitungswegelektroden der Feldeffekttransistoren 2c und 2d ist über den Feldeffekttransistor 2e geerdet. Die Steuerelektrode des Feldeffekttransistors 2e ist mit einem Signal (/L beaufschlagt. Der Abtastverstärker 2 dient dazu, eine zwischen den linken und rechten Bitleitungen 4 entstandene geringe Potentialdifferenz zum Zeitpunkt des Signales 0L auf den genauen hohen oder niedrigen Pegel zu verstärken.

Im folgenden soll unter Bezug auf die Figuren 6 und 7 eine Übersicht über die Wirkungsweise und den Betrieb des in Figur 1 gezeigten herkömmlichen dynamischen MOS-Direktzugriffsspeichers gegeben werden. Figur 6 zeigt in einem Zeitschaubild den Betrieb des Speichers im Lese-

BAD ORIGiMAL

- ίο -

modus und Figur 7 in einem Zeitschaubild den Betrieb des Speichers in einem Schreibmodus. In Figur 6 bezeichnet das Bezugszeichen 0_pR ein an den Abtastverstärker 2 angelegtes Vorladesignal, das Bezugszeichen 0_p ein an die Hilfszelle 3 angelegtes Signal, das Bezugszeichen $L ein an den Abtastverstärker 2 angelegtes Signal, das Bezugszeichen S5 ein an die Wortleitungen 5 angelegtes Wortleitungssignal, das Bezugszeichen S6 ein an die Hilfswortleitungen angelegtes Hilfswortleitungssignal, das Bezugszeichen S4 ein an die Bitleitungen 4 angelegtes Bitleitungssignal, das Bezugszeichen OD ein Ausgangssignal des Y-Dekodierers 12 und das Bezugszeichen D die dem Datenbus 11b zugeleiteten Daten. Während eines Nicht-Vorlade-Zeitraumes nehmen die Signale· 0_pR und 0_p einen niedrigen Pegel an. Während dieses Zeitraums nehmen das Wortleitungssignal S5 und das Hilfswortleitungssignal S6 gleichzeitig einen hohen Pegel an, so daß beispielsweise eine der Wortleitungen 5 im linken Speicherfeld und die Hilfswortleitung 6 des rechten Speicherfeldes gleichzeitig gewählt werden. Als Folge davon wird eine elektrische Signalladung von der Speicherzelle 1 und der Hilfszelle 3 der entsprechenden linken und rechten Bitleitung 4 übertragen. Während im wesentlichen derselben Zeitspanne nimmt das Signal 0„ einen hohen Pegel an, und im Fall, daß keine elektrische Ladung beispielsweise im MOS-Kondensator Ib in der Speicherzelle 1 gespeichert ist, nimmt das Signal S4 der linksseitigen Bitleitung 4 einen Nullpegel und das Signal S4 der rechtsseitigen Bitleitung 4 einen hohen Pegel an. Während dieses Zeitraums nimmt das Ausgangssignal OD des Y-Dekodierers 12 einen hohen Pegel an und der Wert D mit logischem Nullbetrag wird vom linksseitigen Datenbus 11b erhalten, während der Wert D mit dem Betrag einer logischen Eins in komplementärer Weise vom rechtsseitigen Datenbus lib erhalten wird. Damit wird aus der Speicherzelle 1 ein der logischen Null entsprechender

1 Ä ft »©

- *. ff φ ©

Wert ausgelesen. Im Fall, daß keine elektrische Ladung im MOS-Kondensator Ib gespeichert ist, liegt eine gegenüber der oben beschriebenen genau umgekehrte Situation vor, so daß aus der Speicherzelle 1 ein der logischen Eins entsprechender Wert ausgelesen wird.

PR¹

In Figur 7 sind die Änderungen des Vorladesignals 0 des Signals 0_p, des Wortleitungssignals S5, des Hilfswortleitungssignals S6 und des Signals 0„ gleich wie oben beschrieben. Wenn das Signal 0^ einen hohen Pegel annimmt, nimmt das Bitleitungssignal S4 in Abhängigkeit der Anwesenheit oder Abwesenheit einer im MOS-Kondensator Ib der Speicherzelle 1 gespeicherten elektrischen Ladung einen niedrigen oder einen hohen Pegel an. Wenn die dem linksseitigen Datenbus 11b zugeführten Daten beispielsweise den Wert einer logischen Null haben und danach das Ausgangssignal OD des Y-Dekodierers 12 einen hohen Pegel annimmt, dann nimmt das Signal S4 der linksseitigen Bitleitung 4 einen niedrigen Pegel an und eine elektrische Ladung wird im MOS-Kondensator Vo in der Speicherzelle 1 gespeichert. Damit wird eine logische Null in die Speicherzelle eingeschrieben. Beim Einschreiben einer logischen Eins in die Speicherzelle 1 erfolgt ein entsprechend umgekehrter Betrieb.

Im Falle des oben beschriebenen herkömmlichen dynamischen MOS-Direktzugriffsspeichers besitzt der Betrag der zur Bitleitung 4 übertragenen elektrischen Signalladung, wenn die Spannung der Zellenplatte 8 den Pegel V_n~ erreicht, den Wert Cg (V_DD - V~), wobei C₃ die Kapazität des MQS-Kondensators Ib und V- eine Schwellenspannung des Übertragungstors la darstellt. Aufgrund eines erhöhten Integrationsgrades, eines erhöhten Kapazitätswertes und eines verringerten Spannungwertes bei jüngsten dynamischen MOS-Direktzugriffsspeichern wurde es jedoch schwierig, genügend hohe

- 12 -

Werte von C₀ und V₁,- sicherzustellen, und damit wurde der Betrag der elektrischen Signalladung gering und der Betriebsbereich entsprechend enger. Zudem erhöhten sich als Folge einer erhöhten Kapazität derartiger dynamischer MOS-Direktzugriffsspeicher die Streukapazität und der Widerstand der Wortleitungen 5, was das Wortleitungssignal und damit einen Lesevorgang am Endteil des Speichers verzögert und damit einen Hochgeschwindigkeitsbetrieb schwierig macht. Daher ist es wünschenswert, daß ein dynamischer MOS-Direktzugriffsspeicher geschaffen wird, der einen ausreichenden Betrag einer elektrischen Signalladung aufweist und zu Hochgeschwindigkeitsbetrieb trotz erhöhter Kapazität in der Lage ist.

Es ist daher Aufgabe der Erfindung, einen dynamischen Direktzugriffsspeicher der eingangs beschriebenen Art anzugeben, der trotz eines erhöhten Integrationsgrades, einer erhöhten· Kapazität und einer verringerten Spannung der Spannungsquelle eines derartigen Direktzugriffsspeichers zu einem Hochgeschwindigkeitsbetrieb und einem stabilen Betrieb in der Lage ist.

Diese Aufgabe wird durch einen dynamischen Direktzugriffsspeicher der eingangs beschriebenen Art gelöst, der gemäß der Erfindung gekennzeichnet ist durch die Merkmale des kennzeichnenden Teiles des Anspruches 1.

Wenn erfindungsgemäß die Wortleitung in der ersten Hälfte des Nicht-Vorlade-Zeitraums gewählt wird, steigt das Wortleitungssignal an vom Ende der Wortleitung an der Wortlei tungswahleinrichtung und das Ansteigen des Wortleitungssignals am gegenüberliegenden Ende wird verzögert. Die Spannung der Zellenplatte wird jedoch durch die Zellenplatten-Spannungssteuerschaltung in Antwort auf die Wahl der Wortleitung entladen, wenn die Spannung der Zellenplatte am gegenüberliegenden Endteil der Wortleltungswahleinrichtung mit hoher Geschwindigkeit fällt. Das genau

13 -

gleiche trifft auf die HiIfswortleitung zu. Daher erfolgt die Übertragung der elektrischen Signalladung von den Speicherzellen auf die Bitleitung mit hoher Geschwindigkeit, wodurch die Verzögerung des Wortleitungssignals ausgeglichen wird. Da die Spannung der Zellenplatte in der zweiten Hälfte des Nicht-Vorlade-Zeitraums ansteigt, wird das Potential des MOS-Kondensators in der Speicherzelle verstärkt. Damit wird ein erhöhter Betrag der elektrischen Signalladung im MOS-Kondensator gespeichert, der Betriebsbereich verbreitert und der Betrieb stabilisiert. Da ferner das Potential des MOS-Kondensators in der Hilfszelle in gleicher Weise wie das Potential des MOS-Kondensators in der Speicherzelle verstärkt wird, kann die Kapazität beider MOS-Kondensatoren einfach und genau bestimmt werden.

Es ist daher ein Vorteil der vorliegenden Erfindung, daß trotz einer erhöhten Kapazität derartiger Direktzugriffsspeicher ein Hochgeschwindigkeitsbetrieb sichergestellt wird durch Ausgleich einer Verzögerung des Wortleitungssignals.

Es ist ein weiterer Vorteil der vorliegenden Erfindung, daß ein stabilisierter Betrieb mit einem breiteren Betriebsbereich trotz einer erhöhten Großbereichsintegration (LSI) und einer verringerten Versorgungsspannung derartiger Direktzugriffsspeicher dadurch sichergestellt wird, daß der Betrag der in den Speicherzellen gespeicherten elektrischen Signalladung erhöht wird.

Es ist ferner ein Vorteil der vorliegenden Erfindung, daß einfach und genau die Kapazität der MOS-Kondensatoren in Hilfszellen in derartigen Direktzugriffsspeichern bestimmt werden kann, ohne daß sie durch unsichere bzw. ungenaue Faktoren beeinflußt wird.

- 14 -

Es ist schließlich ein Vorteil der vorliegenden Erfindung, daß die Fläche der MOS-Kondensatoren in Hilfszellen bei derartigen Zugriffsspeichern auf einen Wert verringert wird, der nur halb so groß ist wie die Fläche der MOS-Kondensatoren in den Speicherzellen.

Weitere Merkmale und Zweckmäßigkeiten ergeben sich aus der Beschreibung eines Ausführungsbeispiels der Erfindung im Zusammenhang mit den Figuren. Von den Figuren zeigen:

Fig. 1 ein Blockschaltbild eines herkömmlichen dynamischen MOS-Direktzugriffsspeichers;

ein Schemabild einer Speicherzelle;

eine Schnittansicht einer Speicherzelle;

ein Schemabild einer Hilfszelle;

ein Schemabild eines Abtastverstärkers;

eine Darstellung des Zeitablaufs beim Lesen;

eine Darstellung des Zeitablaufs beim Schreiben;

ein Blockschaltbild einer Ausführungsform der Erfindung;

jeweils eine schematische Darstellung einer Zellenplatt en- S ρ annung s s t eue r s chaltung;

Fig. 12 ein Blockschaltbild einer Wortleitung des in Figur 8 gezeigten dynamischen MOS-Direktzugriffs-

speichers; und Fig. 13 eine graphische Darstellung der Signalformen an verschiedenen Teilen der Darstellung nach Figur 12.

Figur 8 stellt ein Blockschaltbild einer Ausführungsform der Erfindung dar. Im folgenden sollen die wesentlichen Unterschiede der Ausfuhrungsform nach Figur 8 von dem herkömmlichen dynamischen MOS-Direktzugriffsspeicher nach

Fig.	2
Fig.	3
Fig.	4
Fig.	5
Fig.	6
Fig.	7
Fig.	8
Fig.	9
bis	11

Figur 1 beschrieben werden. Die gezeigte Ausführungsform weist zusätzlich Zellenplatten- (cell plate-)Spannungssteuerschaltungen 13 auf. Jede der Zellenplatten-Spannungssteuerschaltungen 13 ist mit den Enden der Wortleitungen 5 und der Hilfswortleitungen 6 verbunden, die dem X-Dekodierer 10 gegenüberliegen. Jede der Zellenplatten-Spannungssteuerschaltungen 13 ist ebenfalls mit einem Ende der Zellenplatte 8 verbunden und wird versorgt mit dem Signal 0_G und der Versorgungsspannung +V₀₁-.. Jede der mit den Wortleitungen 5 verbundenen Zellenpiatten-Spannungssteuerschaltungen 13 bewirkt ein Laden oder Entladen der Spannung der Zellenplatte 8, d.h. der Zellenplattenspannung S8 als eine Funktion des Steuersignals 0p und des an die Wortleitungen 5 angelegten Wortleitungssignals S5. Jede der mit den Hilfswortleitungen 6 gekoppelten Zellenplatten-Spannungssteuerschaltungen 13 bewirkt ebenfalls ein Laden oder Entladen der Zellenplattenspannung S8 als Funktion des Steuersignals 0_G und des an die Hilfswortleitungen 6 angelegten Hilfswortleitungssignals S6.

Die Figuren 9 bis 11 sind Darstellungen von Beispielen derartiger Zellenplatten-Spannungssteuerschaltungen 13. Wie in Figur 9 dargestellt ist, weisen die Zellenplatten-Spannungssteuerschaltungen 13 Feldeffekttransistoren (FET) 13a - 13c vom Anreicherungstyp auf. Eine der Leitungswegelektroden des Feldeffekttransistors 13a ist mit einer der Leitungswegelektroden des Feldeffekttransistors 13b verbunden und deren Verbindung ist an die Zellenplatte 8 angeschlossen. Der anderen der Leitungswegelektroden des Feldeffekttransistors 13a wird die Versorgungsspannung +V_DD und deren Steuerelektrode das Vorladesignal (precharge signal) 0__D zugeleitet. Der anderen der Leitungswegelektroden des Feldeffekttransistors 13b wird das Steuersignal 0p zugeleitet und deren Steuerelektrode ist mit einer der Leitungswegelektroden des Feldeffekttransistors

0 W M

- 16 -

13c verbunden. Die andere der Leitungswegelektroden des Feldeffekttransistors 13c ist mit der Wortleitung 5 verbunden und deren Steuerelektrode wird mit der Versorgungsspannung +V_n- versorgt. Wie in Figur 10 dargestellt ist, weist die Zellenplatten-Spannungssteuerschaltung 13 einen Feldeffekttransistor 13d vom Verarmungstyp und einen Feldeffekttransistor 13e vom Anreicherungstyp auf. Eine der Leitungswegelektroden und die Steuerelektrode des Feldeffekttransistors 13d sind mit einer der Leitungswegelektroden des Feldeffekttransistors 13e verbunden und deren Verbindung ist an die Zellenplatte 8 angeschlossen. Der anderen der Leitungswegelektroden des Feldeffekttransistors 13d wird die Versorgungsspannung +V_ßD zugeführt. Der anderen der Leitungswegelektroden des Feldeffekttransistors 13e wird das Steuersignal <p„ zugeleitet und deren Steuerelektrode ist mit der Wortleitung 5 verbunden. ®ie in Figur 11 dargestellt ist, weist die Zellenplatten-Spannungssteuerschaltung 13 Feldeffekttransistoren 13f vom Anreicherungstyp und einen Widerstand 13g auf. Eine der Leitungswegelektroden des Feldeffekttransistors 13f ist mit einer Klemme des Widerstands 13g verbunden und deren Verbindung ist an die Zellenplatte 8 angeschlossen. Der anderen der Leitungswegelektroden des Feldeffekttransistors 13f wird das Steuersignal 0_G zugeleitet und dessen Steuerelektrode ist mit der Wortleitung 5 verbunden. Der anderen Klemme des Widerstands 13g wird die Versorgungsspannung +V_DD zugeführt.

Im folgenden soll unter Bezug auf die Figuren 12 und 13 eine Übersicht über den Betrieb und die Funktion der Ausführungsform nach Figur 8 gegeben werden. Obwohl die folgende Beschreibung hauptsächlich die Speicherzelle behandelt, soll festgestellt werden, daß die Hilfszelle 3 ebenfalls in genau der gleichen Weise gesteuert wird, wie die die Speicherzelle 1. Figur 12 stellt in einem Blockschaltbild eine Wortleitung des in Figur 8 gezeigten

dynamischen MOS-Direktzugriffsspeichers dar. In Figur 12 wird angenommen, daß eine Zellenplatten-Spannungssteuerschaltung 13 nach Figur 9 eingesetzt wird. Figur 13 ist eine graphische Darstellung von Signalformen an verschiedenen Teilen bzw. Stellen der Anordnung von Figur 12. In Figur 12 bezeichnet das Bezugszeichen (Z)₇,,, ein an die

JrXl

Zellenplatten-Spannungssteuerschaltung 13 angelegtes Vorladesignal, das Bezugszeichen S5a ein Signal des Steuerendes (driving end) der Wortleitung 5a, das Bezugszeichen S5b ein Signal des Abschlußendes (terminal end) der Wortleitung 5b, das Bezugszeichen (ZL· ein an die Zellenplatten-Spannungssteuerschaltung 13 angelegtes Steuersignal, das Bezugszeichen S8b eine Spannung des Entladeendes der Zellenplatte 8b und das Bezugszeichen S8a eine Spannung des Abschlußendes der Zellenplatte 8a. Während eines Nicht-Vorlade-Zeitraums nimmt das Vorladesignal jZL,. einen niedrigen Pegel an. Damit ist der Feldeffekttransistor 13a abgeschaltet.

Nun soll ein Fall beschrieben werden, in dem die Spannung der Zellenplatte 8 entladen wird. Wenn vom X-Dekodierer 10 die Wortleitung 5 gewählt wird, steigt zunächst der Pegel des Wortleitungssignals S5a und mit einer kurzen Verzögerung der Pegel des Wortleitungssignals S5b an. Andererseits ist das Steuersignal (ZL bereits auf niedrigen Pegel abgesunken und damit sind die Feldeffekttransistoren 13c und 13b eingeschaltet, so daß die mit der Versorgungsspannung +Vp_1n geladene Zellenplatte 8 im voraus über den Feldeffekttransistor 13b in die (ZL-Leitung 14 entladen wird. Zu diesem Zeitpunkt steigt zuerst die Zellenplattenspannung S8b an und mit einer kurzen Verzögerung fällt die Zellenplattenspannung S8a. Genauer gesagt wird, da der Pegel des Wortleitungssignals S5a mit hoher Geschwindigkeit in der Speicherzelle 1 ansteigt, die nahe am X-Dekodierer 10 liegt, die Übertragung der elektrischen

I , β

- 18 -

Ladung des Signals von der Speicherzelle 1 zur Bitleitung 4 trotz der Verzögerung des Abfalls der Zellenplattenspannung S8a mit hoher Geschwindigkeit durchgeführt. Obwohl der Anstieg des Pegels des Wortleitungssignals S5b in der entfernt vom X-Dek:odierer 10, d.h. nahe bei der Zellenplatten-Spannungssteuarschaltung 13 angeordneten Speicherzelle 1 verzögert ist, fällt die Zellenplattenspannung S8b mit hoher Geschwindigkeit und deshalb erfolgt die Übertragung der elektrischen Ladung des Signals von der Speicherzelle 1 auf die Bitleitung 4 gleichermaßen mit hoher Geschwindigkeit. Dadurch wird eine Verzögerung des Wortleitungssignals aasgeglichen.

Nun soll der Fall beschrieben werden, in dem die Zellenplatte 8 geladen wird. Laden der Zellenplatte 8 wird so durchgeführt, daß na.cn Erfassen und Verstärken der Daten mittels des Abtastverstärkers 2 oder nach einer Schreiboperation und vor dem Schließen der Wortleitung 5 das Steuersignal 0„ auf hohen Pegel gebracht wird. Zunächst soll der Fall beschrieben werden, bei dem ein einer logischen Eins entsprechender Wert in die Speicherzelle 1 eingeschrieben wird, bevor das Steuersignal 0„ auf hohen Pegel gebracht ist. Wenn die Bitleitung 4a auf die Versorgungsspannung +V„_D gelegt wird, wird das Übertragungstor la eingeschaltet, da sich das Wortleitungssignal S5a auf hohem Pegel befindet, wodurch die Abspeicherung der elektrischen Ladung im MOS-Kondensator Ib beginnt. Als Folge davon steigt das Potential am Speicheranschluß Ic an und beim Erreichen eines Potentials von (V~_n - V„) wird das Übertragungstor la abgeschaltet. Damit wird ein einer logischen Eins entsprechender Wert in die Speicherzelle 1 eingeschrieben. Wenn danach das Steuersignal 0_C und die Zellenplattenspannung S8a auf hohen Pegel gelegt werden, steigt das Potential am Speicheranschluß Ic entsprechend auf (V_DD - V_T +(XVjjjj), wobei oC einen Boost-

bzw. Verstärkungswirkungsgrad bezeichnet und normalerweise etwa den Wert 0,9 besitzt.

Mittlerweile ist nach dem Verstreichen des Vorladezeitraums der Pegel des Wortleitungssignals S5a wiederum angestiegen und die Zellenplattenspannung S8a auf niedrigen Pegel gebracht, wenn das Potential am Speicheranschluß Ic zu (V_DD - V_T) wird.

Im folgenden soll ein Fall beschrieben werden, in dem
ein einer logischen Null entsprechender Wert in die Speicherzelle 1 geschrieben wird, bevor das Steuersignal Q)_n

Ij

auf hohen Pegel gebracht ist. Wenn die Bitleitung 4a auf eine Spannung von null Volt gelegt wird, wird das Übertragungstor la eingeschaltet, da das Wortleitungssignal S5a sich auf hohem Pegel befindet und das Potential am Speicheranschluß Ic (V™ - V_m) beträgt, wodurch die elektrische Ladung im MOS-Kondensator Ib entladen wird. Damit wird ein einer logischen Null entsprechender Wert in die Speicherzelle 1 eingeschrieben. Danach wird das Steuersignal 0p sowie die Zellenplattenspannung S8a auf hohen Pegel gebracht; das Potential der Bitleitung 4a ist jedoch auf den Wert von null Volt mittels des Abtastverstärkers 2 weiterhin festgelegt und damit wird das Potential am Speicheranschluß Ic auf dem Wert von null Volt gehalten. Nach dem Verstreichen des Vorladezeitraums wird wiederum der Pegel des Wortleitungssignals S5a angehoben und die Zellenplattenspannung SSa wird auf niedrigen Pegel gebracht, wodurch das Potential am Speicheranschluß Ic zu - cC V_dd wird. Damit bekommt die Potentialdifferenz am Speicheranschluß Ic zwischen dem Fall, in dem der Wert in der Speicherzelle 1 eine logische Eins ist und dem Fall, in dem.der Wert in der Speicherzelle 1 eine logische Null ist, den Wert (V™ - Vm + Λ V™), mit der Folge, daß die elektrische Signalladung von etwa C^, (V^ - V_m + ) im MOS-Kondensator Ib gespeichert ist. Es wird

• ·

20 -

daran erinnert, daß, wie oben beschrieben, die elektrische Ladung des im MOS-Kondensators Ib gespeicherten Signals den Wert C-(V^_n -V_n,) im Falle des herkömmlichen dynamischen MOS-Direktzugriffsspeichers aufweist. Es ist daher festzustellen, daß gemäß der vorliegenden Erfindung der Betrag der elektrischen Ladung des Signals um den Wert C„ χ oC V_DD höher ist als der. herkömmliche. Damit ist erfindungsgemäß der Betriebsbereich erweitert und der Betrieb stabilisiert. Ferner geschieht, wie aus der vorangehenden Beschreibung ersichtlich ist, das Laden oder Entladen der Zellenplattenspannung S8 nur zu und von der gewählten Wortleitung 5. Die Zellenplatte 8 der nichtgewählten Speicherzelle wird auf der Versorgungsspannung +V_DD gehalten als Funktion des Vorladesignals 0_πτ, während des Vor lade Zeitraumes.

Nun wird die Zellenplattenspannung S8 der Hilfszelle 3 ebenfalls in genau der gleichen Weise mit gleichem Zeitablauf wie bei der Zellenplattenspannung S8 der Speicherzelle gesteuert durch das Hilfswortleitungssignal S6, das Steuersignal 0„ und das Signal 0_p, wie oben beschrieben wurde. Daher ermöglicht die Erfindung, zusätzlich zu den oben beschriebenen Merkmalen, die einfache und sichere Bestimmung der Kapazität des MOS-Kondensators 3b in der Hilfszelle 3. Genauer gesagt, muß vom Standpunkt der Stabilisierung etc. des Betriebes des Abtastverstärkers 2 der Betrag der in der Hilfszelle 3 gespeicherten elektrischen Signalladung nur die Hälfte des Betrages der in der Speicherzelle 1 gespeicherten elektrischen Signalladung betragen. Der Betrag der im Speicher 1 gespeicherten elektrischen Signalladung wird von dem Ausdruck Cg(V_DD - V_ + oCV-ß), wie oben beschrieben wurde, dargestellt. Andererseits besitzt, wenn die Hilfszelle 3 in herkömmlicher Weise, ohne die Zellenplatten-Spannungssteuerschaltung 13 vorzusehen, eingebaut ist, der Betrag

■ A

- 21 -

der in der Hilfszelle 3 gespeicherten elektrischen Signalladung den Wert C₀(V_n- - V„), wie bereits in Verbindung mit Figur 1 beschrieben wurde, wobei C_ß die Kapazität des MOS-Kondensators 3b und V„ eine Schwellenspannung des Übertragungstors 3a ist, das gleich ist mit dem Übertragungstor la.

Damit wird die Kapazität C_n durch folgende Gleichung ausgedrückt:

^CD^(VDD - V = I^CS^(VDD - ^VT ⁺ *^VDD>

_{c c} ₍₁₎

In diesem Falle streuen die Werte der Schwellenspannung V_ und des Boost- bzw. Verstärkerwirkungsgrades OC in Abhängigkeit der Herstellungsumstände und eine sichere Bestimmung des Wertes der Kapazität C- ist schwierig. Da ferner die Schwellenspannung V„ und der Boost- bzw. Verstärkerwirkungsgrad etwa 0,9 ist, muß der Wert der Kapazität C_n etwa gleich dem Wert der Kapazität C₀ gemacht werden, wie aus Gleichung 1

ersichtlich ist. Da jedoch die Zellenplatten-Spannungssteuerschaltung 13 erfindungsgemäß ebenfalls bei der Hilfszelle 3 vorgesehen ist, besitzt der Betrag der in der Hilfszelle 3 gespeicherten elektrischen Signalladung den Wert C_D(V_DD - V_T + V- V_DD), wie bei der Speicherzelle Damit ist die Kapazität C-. durch folgende Gleichung gegeben:

^CD^(VDD - ^VT ⁺ ^W - "2 ^CS^(VDD " ^VT ⁺*^VDD>

C_D = 2 ^C _S ... (2)

Wie man aus Gleichung 2 ersehen kann, wird der Wert der Kapazität C« bestimmt, ohne von der Schwellenspannung

- 22 -

V_ und dem Verstärkerwirkungsgrad OC beeinflußt zu sein, und er muß zusätzlich nur den halben Wert der Kapazität Cg betragen. Daher muß die Fläche des MOS-Kondensators 3b in der Hilfszelle 3 nur halb so groß sein wie die des MOS-Kondensators Ib in der Speicherzelle 1» Damit kann die Kapazität des MOS-Kondensators 3b in der Hilfszelle 3 einfach, sicher und genau bestimmt werden.

Claims

ο ο

pi] I—' LZU ρ= ^ I—'

PATENTANWAUP" DIPL.-PHYS. LUTZ H. PRÜFER · D-8OOO MÜNCHEN

FO 12-2564 P/K/ro

Mitsubishi Denki Kabushiki Kaisha, Tokyo/Japan

Dynamischer Direktzugriffsspeicher

PATENTANSPRÜCHE

fllJ Dynamischer Direktzugriffsspeicher (RAM) mit einem ersten und einem zweiten Speicherfeld, von denen jedes eine Mehrzahl von Wortleitungen (5), eine Mehrzahl von Bitleitungen (4) und eine einzelne Hilfswortleitung (6) sowie eine Mehrzahl von Speicherzellen (1), die an den Schnittstellen von Wortleitungen (5) und Bitleitungen (4) zum Einschreiben und Auslesen der Daten vorgesehen sind und von denen die an jede Wortleitung (5) gekoppelten Speicherzellen (1) eine Spalte von Speicherzellen bilden und eine Mehrzahl von Hilfszellen (3), die an den Schnittstellen zwischen den Hilfswortleitungen (6) und den Bitleitungen (4) zur Bereitstellung eines Referenzpotentials angekoppelt sind und von denen die an jeweils eine Hilfswortleitung (6) angekoppelten Hilfszellen (3) eine Spalte von Hilfszellen bilden, sowie eine erste Zellenplatte (8), die an jede der Spalten der Speicherzellen (l) zur Bereitstellung einer Versorgungsspannung

PATENTANWALT DIPL.-PHYS. LUTZ H. PRÜFER . D-8000 MÜNCHEN 9O . WrLLROlDERSTR. 8 · TEL. (089)640640

BAD ORIGINAL

für die Spalten gekoppelt ist, und eine zweite Zellenplatte (8) aufweist, die an die Spalten der Hilfszellen (3) zur Bereitstellung der Versorgungsspannung (+Vp,-,) für diese Spalten gekoppelt ist,

mit einer Mehrzahl von Abtastverstärkern (2), die jeweils an ein Ende jeder Bitleitung (4) im ersten Speicherfeld und an ein Ende jedes der entsprechenden Bitleitungen (4) im zweiten Speicherfeld zum Erfassen und Verstärken einer Differenz zwischen dem Potential jeweils einer Bitleitung (4) des ersten Speicherfeldes mit dem jeweils einer Bitleitung (4) des zweiten Speicherfeldes gekoppelt, sind,

mit einer Wortleitungswahleinrichtung (10), die an die Wortleitungen (5) und die Hilfswortleitungen (6) im ersten und zweiten Speicherfeld an deren eines Ende zum gleichzeitigen Auswählen einer der Wortleitungen im ersten Speicherfeld und der Hilfswortleitung (6) im zweiten Speicherfeld angeschlossen ist,

und mit einer Bitleitungswahleinrxchtung (11, 12), die an die Bitleitungen (4) im ersten und zweiten Speicherfeld zur gleichzeitigen Auswahl einer der Bitleitungen

(4) im ersten Speicherfeld und einer entsprechenden der Bitleitungen (4) im zweiten Speicherfeld angeschlossen ist,

gekennzeichnet durch eine erste Zellenplatten-Spannungssteuerschaltung (13), die mit dem Ende jeder Wortleitung

(5) des ersten und zweiten Speicherfeldes, das dem Ende gegenüberliegt, an dem die Wortleitungswahleinrichtung (10) angeschlossen ist, sowie mit deren ersten Zellenplatte (8) gekoppelt ist und mit einem Steuersignal (0„) versorgt wird, das eine Pegeländerung in einem Zeitraum aufweist, wenn die Wortleitung (5) gewählt wird, sowie auf die Wahl der Wortleitung (5) damit antwortet, daß die Spannung der ersten Zellenplatte (8) auf einen ersten Pegel gebracht wird, und auf die Pegeländerung des Steuersignals (0_G)

damit reagiert, daß die Spannung der ersten Zellenplatte (8) auf einen vom ersten Pegel verschiedenen Pegel gebracht wird,

und durch eine zweite Zellenplatten-Spannungssteuerschaltung (13), die an das Ende jeder Hilfswortleitung (6) im ersten und zweiten Speicherfeld, das dem Ende gegenüberliegt, an das die Wortleitungswahleinrichtung (10) angeschlossen ist, sowie an die zweite Zellenplatte (8) gekoppelt ist mit dem Steuersignal (ÖL) versorgt wird und zur Steuerung der Spannung der zweiten Zellenplatte (8) bei gleicher Zeitsteuerung in der gleichen Weise wie der Spannungspegel der ersten Zellenplatte (8) gesteuert wird.

2, Dynamischer Direktzugriffsspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die erste und die zweite Zellenplatten-Spannungssteuerschaltung (13) in gleicher Weise aufgebaut sind.

3. Dynamischer Direktzugriffsspeicher nach Anspruch 2, dadurch gekennzeichnet, daß die erste Zellenplatten-Spannungssteuerschaltung (13) eine erste doppelseitig gerichtete Torschaltung (13a) mit einem zum Empfang der Versorgungsspannung (+V_0n) geschalteten und mit der ersten Zellenplatte (8) gekoppelten Leitungsweg und mit einem Steuerteil, das von außen mit einem Vorladesignal (0_pR) zum Vorladen versorgt wird, wodurch diese für einen Nicht-Vorlade-Zeitraum in Abhängigkeit des Vorladesignals (0p_R) abgeschaltet wird, sowie eine zweite doppelseitig gerichtete Torschaltung (13c) mit einem an einem Ende mit der Wortleitung (5). verbundenen Leitungsweg und einem Steuerteil, das so verbunden ist, daß es die Versorgungsspannung (+V_DD) erhält, und eine dritte doppelseitig gerichtete Toreinrichtuftg (13b) , die an einem Ende einen mit der ersten Zellenplatte (8) verbundenen Leitungsweg enthält, am anderen Ende mit dem Steuersignal (JÖ_) beaufschlagt

wird und ein Steuerteil aufweist, das mit dem anderen Leitungsweg der zweiten Toreinrichtung (i3c) verbunden ist, wodurch sie auf die Auswahl durch die Wortleitungswahl einrichtung (10) hin eingeschaltet wird, aufweist.

4. Dynamischer Direktzugriffsspeicher nach Anspruch 2, dadurch gekennzeichnet, daß die erste Zellenplatten-Spannungssteuerschaltung Widerstandselemente (13d, 13g), die so geschaltet sind, daß sie die Versorgungsspannung (+V) erhalten, und die mit der ersten Zellenplatte (8) gekoppelt sind, sowie eine vierte doppelseitig gerichtete Torschaltung (13e) mit einem Leitungswegteil, das an seinem einen Ende mit der ersten Zellenplatte (8) verbunden ist und dem an seinem anderen Ende das Steuersignal (0p) zugeführt wird, und mit einem mit der Wortleitung (5) verbundenen Steuerteil, wobei diese auf die Wahl durch, die Wortleitungswahleinrichtung (10) hin eingeschaltet wird, aufweist.

5. Dynamischer Direktzugriffsspeicher nach Anspruch 4, dadurch gekennzeichnet, daß das Widerstandselement (13d, 13g) einen MOS-Feldeffekttransistor (13d) aufweist, dessen Leitungswegteil so geschaltet ist, daß er die Versorgungsspannung (+V_DD) erhält, und der mit der ersten Zellenplatte (8) verbunden ist, und dessen Steuerteil mit der ersten Zellenplatte (8) verbunden ist.

6. Dynamischer Direktzugriffsspeicher nach Anspruch 4, dadurch gekennzeichnet, daß das Widerstandselement (13d, 13g) einaiWiderstand (13g) aufweist.

7. Dynamischer Direktzugriffsspeicher nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß jede Speicherzelle (1) einen ersten Kondensator (Ib), dessen einer

Anschluß mit der ersten Zellenplatte (8) verbunden ist, sowie eine 5. doppelseitig gerichtete Torschaltung (la), deren Leitungswegteil mit dem anderen Ende des ersten Kondensators (Ib) und mit der Bitleitung (4) verbunden ist und dessen Steuerteil mit der Wortleitung (5) gekoppelt ist, wodurch diese auf eine Wahl durch die Wortleitungswahleinrichtung (10) hin eingeschaltet wird, worauf der Kondensator (Ib) mit der Bitleitung (4) verbunden wird, aufweist. ■

8. Dynamischer Direktzugriffsspeicher nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß jede Hilfszelle (3) einen zweiten Kondensator (3b), dessen einer Anschluß mit der zweiten Zellenplatte (8) gekoppelt ist, sowie eine 6. doppelseitig gerichtete Torschaltung (3a), deren Leitungswegteil mit dem anderen Ende des zweiten Kondensators (3b) und mit der Bitleitung (4) verbunden ist und dessen Steuerteil mit der Hilfswortleitung (6) gekoppelt ist, wodurch diese auf eine Wahl durch die Wortleitungswahleinrichtung (10) hin eingeschaltet wird, worauf der zweite Kondensator (3b) an die Bitleitung (4) angeschlossen wird, sowie eine 7. doppelseitig gerichtete Torschaltung (3d), deren Leitungswegteil mit dem anderen Ende des zweiten Kondensators (3b) verbunden und geerdet ist und dessen Steuerteil mit einem Signal (0_p) des gleichen logischen Pegels und bei gleicher Zeitsteuerung wie dem Vorladesignal (0_PR·) beaufschlagt wird, wodurch diese während des Nicht-Vorlade-Zeitraums abgeschaltet ist, aufweist.

9. Dynamischer Direktzugriffsspeicher nach einem der Ansprüche 3, 4, 7 und 8, dadurch gekennzeichnet, daß jede Torschaltung (la, 3a, 3d, 13a bis 13f) einen MOS-FeIdeffekttransistor aufweist.