DE3329096A1

DE3329096A1 - Direktzugriffsspeicher

Info

Publication number: DE3329096A1
Application number: DE19833329096
Authority: DE
Inventors: Youichi Itami Hyogo Tobita
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1982-08-25
Filing date: 1983-08-11
Publication date: 1984-03-01
Also published as: JPS5938996A; DE3329096C2

Description

-G-

Direktzugri ffsspeicher

BESCHREIBUNG

Die Erfindung betrifft einen Direktzugriffsspeicher (im folgenden auch "RAM", Random Access Memory genannt) mit Feldeffekttransistoren (im folgenden als "FET" benannt). Sie betrifft insbesondere eine verbesserte Wortleitungstreiberschaltung für ein solches RAM.

Fig. 1 zeigt als schernatisches Schaltkreisdiagramm einen Teil eines konventionellen RAM, der vier Bit Speicherzellen aufweist, wobei jedes Bit einen Signal-FET, einen Adressendecoder zur Auswahl dieser Speicherzellen und einen Wortleitungs-Pull-Down-Schaltkreis hat. In Fig. 1 werden diese Speicherzellen mit (la) bis (Id) bezeichnet, wobei jede einen Speicherkondensator (2) mit einem geerdeten Anschluß zum Speichern von Daten eines logischen Wertes "1" oder "0" ("1" oder "0" stellt im folgenden immer den logischen Wert dar) und einen 5ehalt-FET (3), dessen Hauptelektrode mit dem anderen Anschluß des Speicherkondensators (2) verbunden ist zum Lesen, Schreiben oder Aufrechterhalten der Daten am Speicherkondensator (2) aufweist. Eine Bit-Leitung (4) ist mit den anderen Häuptelektroden der Schalt-FETs (3) der Speicherzellen (la) und (Ic) zur Übertragung der Daten von und zu den Speicherzellen (la) und (Ie) verbunden. Eine Wortleitung (5) wird mit einem Signal zum An- und Abschalten der Schalt-FETs (3) der Speicherzellen (la) und (Ib)

332909t

gespeist und führt deshalb zu den Gattern oder Steuerelektrode]! der Schalt-FETs (3). Eine weitere Bit-Leitung (6) ist für die Speicherzellen (Ib) und (Id) und eine weitere Wortleitung (7) ist für die Speicherzellen (Ic) und (Id). Ein Dekoder (8) ist zum Dekodieren von Adressensignalen A₁, A₁, ...,A und A ,die von einer Familie von An-

XJ. XJ. . ΧΓΊ ΧΠ

Schlüssen (9) zugeführt werden und zum Liefern einer Ausgangsspannung über eine seiner Ausgangsleitungen (10), (11) usw., aufgebaut. Ein gut bekanntes Beispiel einer solchen Dekoderschaltung ist in Fig. 2 dargestellt. FETs (12) und (13) sollen an die Wortleitungen (5) und (7) ein WortIeitungs-Startsignal φ koppeln, das an einen Anschluß (14) gemäß den Pegeln der Ausgangsleitungen (10) und (11) der Dekoderschaltung (8) geführt wird, während FETs (15) und

(16) Störungen auf den Wortleitungen (5) und (7) eliminieren oder reduzieren sollen, wobei die FETs (15) und (16) zwischen den Wortleitungen (5) und (7) und Masse jeweils verbunden sind. Ein Abschnitt (20) zeigt einen Pull-Down-Steuerschaltkreis für die Wortleitungen (5) und (7), dessen Ausgangsleitung (21) mit den Steuerelektroden der PuIl-Down-FETs (15) und (16) verbunden ist. Weiter sind ein Anschluß (22), an den eine Versorgungsspannung V angelegt wird, Anschlüsse (23) und (24), an die Taktsignale φ und φ angelegt werden, ein Last-FET (25) zwischen dem Versorgungsanschluß (22) und der Ausgangs]eitung (21), dessen Steuerelektrode mit dem Versorgungsanschluß (22) verbunden ist, ein Vorladungs-FET (26), der g.l eicherweise zwischen dem Versorgungsanschluß (22) und der Ausgangsleitung (21) angeordnet ist und dessen Steuerelektrode mit dem Takteingangsanschluß (23) verbunden ist, ein FET (27) zwischen der Ausgangsleitung (21.) und einem Knotenpunkt (28), dessen Steuerelektrode mit dem Takteingang.sansch] uß (24) verbunden

3329036

ist, und ein FET (29) zwischen dem Knotenpunkt (28) und Masse, dessen Steuerelektrode mit der Ausgangsleitung (21) verbunden ist, vorgesehen.

Fig. λ zeigt als Diagramm den zeitlichen Ablauf verschiedener Signale der Schaltung nach Fig. 1 zur Erklärung ihrer Betriebsweise. Unter Bezugnahme auf Fig. 3 werden die folgenden Schritte ausgeführt, um eine "1" in die Speicherzelle (la) in Fig. 1 zu schreiben. Ein Zeitraum von t_n bis t₁ in Fig. 3 ist eine Vorladungsperiode des Speicherschaltkreises, bei der die Ausgangsleitungen (10) und (11) der Dekoderschaltung (8) und die Ausgangsleitung (21) der PuIl-Down-Schaltung (20) mit dem Taktsignal φ vorgeladen werden. Es wird darauf hingewiesen, daß der Pegel des Knotenpunktes V₂₁ an der Ausgangs!eitung (21) V-V„„ ist, wobei V_TH die Schwellenspannung des Vorladungs-FETs (26) und des FETs (25) ist und V die Spannung am Stromversorgungsanschluß (22). Da das Wortleitungsfreigabesignal (J)_w unter diesen Bedingungen "0" ist, liegen die Wortleitungen (5) und (7) über die FETs (12) und (13) und die Pull-Down-FETs (15) und (16) an Masse, mit dem Ergebnis, daß die Potentiale V₁- und V der Wortleitungen (5) und (7) "0" sind. Wenn das Taktsignal (J) auf "0" zum Zeitpunkt t geht, geht das Taktsignal Φ auf den Wert "1", so daß der FET (27) eingeschaltet wird und der Pegel V„- am Knotenpunkt (21) von V-V„_H

?^r) auf ungefähr V„,. fällt, wobei V die Versorgungsspannung an den S tromve:rsorgungsanschluß (2?) und V_miJ die Schwellenspannung der FETs (^S) und (26) ist. Solch ein Abfall im Pegel V₂₁ wird durch den Durchlaßwiderstand der FETs (25), (.?7) und (29) bestimmt. Die Pul 1-Down-Schaltung ist im allgemeinen mit einem Verhältnis des Durchlaßwiderstandes des FET (25) zu jenen der FETs (27) und (29) von 50:1 bis

ORIGINAL INTSPECTED

100:1 aufgebaut. Daraus folgt, daß das Potential Vp₁ an der Leitung (21) geringfügig höher als V~_H ist. Da die FETs (15) und (16) unter diesen Umständen kaum durchgeschaltet sind, werden die Wortleitungen (5) und (7) durch die Hochwiderstands-FETs (15) und (16) geerdet. Wenn ein Adressensignal zur Auswahl der Wortleitung (5) zu einem Zeitpunkt zwischen t- und t„ angelegt wird, nimmt der Pegel des Knotenpunktes (11) den Wert "0" an und der Knotenpunkt (10) wird auf "1" gehalten. Dies erlaubt, nur den FET (12) im durchgeschalteten Zustand zu halten. Zum Zeitpunkt t_? ändert sich das Wortleitungsfreigabesignal Φ,, von "0" auf "1" und

diese Änderung bewirkt eine Änderung des Pegels an der Wortleitung (5) von "0" auf "1" über den FET (12). Andererseits wird die Wortleitung (7) auf Massepotential gehalten, da der FET (13) im Sperrzustand ist. Infolgedessen werden die FETs (3) der Speicherzellen (la) und (Ib) leitfähig oder nehmen einen Zustand niedriger Impedanz.ein, und das Speichersystem ist bereit, Daten in die Speicherzellen (la) und (Ib) zu schreiben. Obwohl der FFJT (Ib) nun in einem durchgeschalteten Zustand mit niedriger oder schlechter Leitfähigkeit ist, ist das Verhältnis seines Widerstandes zum Widerstand der Wortleitung (5) auf der Seite des Freigabesignales sehr groß (über 100:1), so daß ein kleiner oder kein Abfall des Spannungspegels an der Wortleitung

(5) zu sehen ist und die Spannung an der Wort leitung (5) ist gleich V. In Fig. 3,durch V. dargestellt wird ein Eingangsdatensignal des Pegels "1" zur Bit-Leitung (4) zum Zeitpunkt t„ transferiert. Obwohl die Spannung an der Bit-Leitung (4) vor dem Zeitpunkt t„ von dem logischen Pegel(den Daten), der in der Speicherzelle (la) gespeichert ist, abhängt, berührt das die gegenwärtige Erfindung nicht, was hier aber nicht erklärt werden soll.

-LO-

. Das Ei ngangsdatcnsignal des Pegels "1" wird, über den FET (3) zum Speicherkondensator (2) geleitet und in den Speicherkondensator (?.) geschrieben mi fc gleichzeitigem Abfall der Spannungsamplitude um die Schwel J enspannung V_mu des FET (3), d.h., V—V™,.. Dies ist jedoch unerwünscht, da ein niedriger Pegel eines in dLe Speicherzelle eingeschriebenen Signales zu einem niedrigen Pegel eines aus der Speicherzelle ^: ausgelesenen Signales führt. Um dies zu verhindern ist es notwendig, den Pegel des Wortleitungsfreigabesignales φ,, über die Summe der Versorgungsspannung V und der Schwellenspannung V_T„ der FETs zu erhöhen. Fig. 4 ist ein Blockschaltkreisdiagramm eines Beispieles einer konventionellen verbesserten Wortleitungstreiberschaltung, die die obige Forderung erfüllt. Diese Schaltungsanordnung in Fig. 4

Ib .wf? ist einen Schaltungsblock (30) zum Erzeugen des Wortleitungsf reigabes ignales φ,,, einen Schaltungsblock (31) zum Erzeugen eines Boost-SignaLes φ_ρ zum Verstärken des Freigabesignales φ , ein Ausgangsanschluß (32), einen Boostw

Kondensator (33) zwischen dem Aur.gangsanschluß (14), der das Freigäbesignal Φ_w liefert und dem Ausgangsanschluß (32), der das Boost-Signal φ_ρ liefert, und einen parasitären Kondensator (34) zwischen dem Ausgangsanschluß (14), der das Freigabesignal φ,, liefert und der Masse auf.

Fig. 5 zeigt. Details der Schaltung nach Fig. 4. Der Schalt.ungsblock (30) zum Erzeugen des Wo r 1.1 ei tungsf reigabesignales φ wird von einem ersten Last transistor (302), einem ersten Treibertransistor (303)ι einem zweiten Lasttransi. s tor (304), einem zweiten Treibertransistor (305), einem Lade transistor (306) zum Laden der Gatter-Elektrode des M) ersten Last transistors (302), einem Transistor (307), der den ersten Lasttrans is tor (302) während des Boostens ab-

- li - ■ .

schaltet, einem Kondensator (308) zum Boosten der· Gat.ter- - Spannungen der ersten und zweiten Lasttransistoren (30?) ■' ■'■■'._ und (304), einem mit. dem ersten Last, trän si stör (302) verbundenen parasitären Kondensator (309), und einem mit dem ersten Knotenpunkt (310) verbundenen parasitären Kondensa- ~ . · tor (311) aufgebaut. .Der Schaltungsblock (31) zum Erzeugen

des Verstärkungssignales φ_ρ und Verstärken des Freigabe-. signales φ., wird von einer ersten Verstärkungsschaltung

(312) zum Verzögern einer Eingangsspannung und einer zweiten Verstärkungsschaltung (330) zum Verzögern eines Signales gebildet. Die erste Verstärkungsschaltung (312) besteht aus einem dritten Lasttransistor (313), einem dritten Trei-. bertransistor (314) zum Bilden einer ersten Inverterstufe •in Kombination mit dem dritten Lasttransistor (313), einem vierten Lasttransistor (315) und einem vierten Treibertransistor (316), dessen Gatter-Elektrode mit dem zweiten Knoten (317) zum Bilden einer zweiten Tnverterstufe in Kombination mit dem vierten Lasttransistor (313). Die zweite Verstärkungsschaltung (330) besteht aus'.einem fünften Lasttransistor (318), einem fünften Treibertransistor (319), dessen Gate-Elektrode mit einem dritten Knoten (320) zur Bildung einer ersten Inverterstufe in Kombination mit dem fünften Lasttransistor (318), einem sechsten Lasttransistor (321), einem siebten Treibertransistor (322), dessen Gate mit einem fünften Knoten (323) zur Bildung einer zweiten Inverterstufe in Kombination mit dem sechsten Lasttransistor (321) verbunden ist, einem Transistor (324) zum Laden der Gate-Elektrode des sechsten Lasttränsi stors (Ί?1) und einem Bootstrap-Kondensator (326) zwischen der Gate-Elektrode des sechsten Lasttransistors (321) und einem fünften Knoten (325). In Fig. 5 sind v/eil.er ein Steuereingangsanschluß (301) und ein Stromversorgun^sanschluß (327), an den die

copr

- Vl -

Versorgungsspannung V angelegt wird, gezeigt.

Unter der Annahme, daß jeweils einer der obigen MOS-Transistoren von N-Kanal-Anreichungstyp ist, wird der Drain-Source-Pfad des MOS-Transistors leitend bei Anlegen einer positiven Spannung über der Gate-Source-Schwellenspannung j V™,, und bleibt nichtleitend, wenn die angelegte Spannung j

unter dieser Schwellenspannung ist. J

= C^C33^/(C33

wobei C₃₃ und C₃ die Kapazitäten der Kondensatoren (33)
und (34) sind. Es ist möglich, den Pegel "1" des Freigabesignales (p., (V. in Fig. A) über V + V„_H zu steigern, da
Δν leicht über die Schwellenspannung V~_H gebracht werden kann. Dieser Signal pegel hängt ab von den in den Kondensatoren (33) und (34) gespeicherten Ladungsmengen und nimmt 2ϊ3 infolgedessen allmählich so ab, wie diese Ladungen über
den F¹ET (3 5) von niedriger oder schwacher Leitfähigkeit
entladen werden. Im Fall, daß der Zeitraum bis t„ lang
ist, fällt, dieser Signalpegel auf einen Wert V₀ unter der Versorgungsspannuni^r, V wie in Fig. 6 gezeigt. Um den Pegel am Ausp.angsanschluü (14) über V mitleLs des Verstärkungs-

Das Diagramm der Fig. 6 dient zur Erklärung des Betriebes

der Schaltungen der Fig. 4 und 5, wobei der Ausgangsan- j

LO Schluß (14) dem Anschluß (14) in Fig, 1 entspricht. Es wird angenommen, daß das Freigabesignal (p_w zur Wortleitung (5) transferiert wurde. Sollte das Freigabesignal (p_w zum Zeitpunkt t„ von "0" auf "1" und dann das Boost-Signal φ_ρ von "0" auf "1" zum Zeitpunkt tJ steigen, bringt der Boost-Kondensator (33) den Pegel des Freigabesignales (p., auf einen . .· Wert V über.der Spannung V. Solch ein Anstieg des Pegels ist wie foJgt definiert:

■'"signales Φ_ρ anzuheben, ist ein Zustand hoher Impedanz (potentialfrei) notwendig, nachdem der Ausgang des Schaltungsblockes (30) "zum Erzeugen des Freigabesignale:s φ den Wert V erreicht hat. Im Falle, daß die Spannung am ersten Knoten (310) nicht fällt, sondern der erste Lasttransistor (302) in dem nichtgesättigten Zustand arbeitet, würde die über den Boost-Kondensator (33) zugeführte Ladung zur Stromver-■ sorgungsseite wegfließen über den ersten Lasttransistor (302), um den Ausgangsanschluß (14) auf die Stromversorgungsspannung V zu klemmen.' Nachdem er über V hinaus mit Hilfe des Verstärkungssignales φ_ρ verstärkt wurde, fällt der Pegel am Ausgangsanschiuß (14) im Laufe der Zeit infolge von durch den Pull-Down-FET (15) fließenden Stromes allmählich und fällt dann unter die Stromversorgungsspannung V, da keine Stromquelle vorhanden ist.

Wie oben erwähnt wurde, hat die konventionelle Schaltung den Nachteil, daß sie von der Verstärkung des Wortleitungsfreigabesignales φ., bis zum Schreiben der Daten in die Speicherzellen nur eine begrenzte Zeit zur Verfügung hat.

Ein erfindungsgemäßer Direktzugriffsspeicher weist eine Mehrzahl von Speicherzellen, eine Mehrzahl von Wortleitungen, mit denen die Mehrzahl von Speicherzellen verbunden ist, Pull-Down-Transistoren, deren Hauptelektrode mit einer Seite der Wortleitungen verbunden ist, deren andere Hauptelektrode mit einem vorgegebenen Potential verbunden ist, und deren Steuerelektrode mit einem Steuersignal versorgt wird, wobei der Pul1-Down-Transistor in einem Zustand niedriger Impedanz ist, um die Wortleitung während einer Niehtzugriffsperiode inaktiv zu halten und in einem Zustand hoher Impedanz gehalten wird während einer Zugriffsperirde, eine

Wortlei.tunp.sf reigabesignal-Versorgungseinrichtung, die gemeinsam mil, der anderen Seite der Wortleitung zum Liefern eines Wortleitungsfreigabesignales an die Wortleitungen verbunden ist, und eine Spannungshaitungsschaltung zwischen einem Ausgang der Wortleitungsfreigabe-Versorgungseinrichtung und einem Stromversorgungsanschluß zum Halten der Aus- gangsspannung der Freigabesignal-Versorgungseinrichtung höher als die Spannung am Stromversorgungsanschluß während der Zugriffsperiode auf.

Demgemäß ist es die Hauptaufgabe der Erfindung, einen Direktzugriffsspeicher zu schaffen, der einfaches aber zuverlässiges Schreiben und Lesen von Daten in und aus Speicherzellen sicherstellt.

V/eitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung anhand der Figuren. Von den Figuren zeigen:

Fig. 1 als schematisches Schaltungsdiagramm einen Teil eines konventionellen RAM;

Fig. 2 als Schaltungsdiagramm eine Dekoderschaltung in Fig. 1;

Fig. 3 als Diagramm den Verlauf verschiedener Signale der Schaltung 1 zur Erklärung ihres Betriebes;

Fig. 4 als schematisches Blockdiagramm ein Beispiel einer konventionelien WortleitungsLreiberschaltung;

Fig. 5 als Schaltungsdiagramm die schematische Schaltungsanordnung der Fig. 4 im Detail;

Fig. 6 als Diagramm den Verlauf verschiedener Signale in den Schaltkreisen der Fig. 4 und 5 zur Erklärung

-Ib-

ihres Betriebes;

- Fig. 7 als Schaltungsdiagramm nur einen Wortleitungsfreigabesignalgonerator in einem RAM nach einer bevorzugten Ausführungsform der Erfindung;

Fig. 8 als Schal tungsd i agramrn ein typisches Beispiel eines Schaltkreises zum Erzeugen eines Wiederholungssignales φρ; und

Fig. 9 als Diagramm den Verlauf verschiedener Signale des Schaltkreises der Fig. 7 zur Erklärung seines Betriebes.

Fig. 7 zeigt als Schaltungsdiagramm nur einen Wortleitungsfreigabesignalgenerator in einem RAM gemäß einer bevorzugten Ausführungsform der Erfindung, während die anderen Schaltkreise ähnlich jenen in Fig. 1 sein können. Es ist offensichtlich, daß Teile, die ähnlich jenen i.n Fig. 1, 4 und 5 sind, mit den gleichen Bezugszeichen versehen sind. In Fig. 7 wird über den Anschluß (35) ein WiederhoLungssignal φ«, dessen Verlauf in Fig. 9 geplottet ist, geliefert. Das Wiederholungssignal φρ stammt z.B. von einem aus einer ungeraden Zahl von Inverterstufen aufgebauten Ringoszillator wie in Fig. 8 gezeigt. Eine Hauptelektrode des FET (36) ist mit dem Anschluß (35) verbunden, eine weitere Hauptelektrode mit dem Knoten (37) und eine Gatter-Elektrode mit dem Ausgangsanschluß (32) zum Liefern des Verstärkungssignales φρ. Ein Boost-Kondensator (38) Liegt zwischen dem Knoten

(37) und einem Knoten (39). Der Schaltkreis.schließt weiter einen Lade-FET (40) zwischen dem Stromver:;orp,ungsarischl uß (22) und dem Knoten (39)., dessen Gatter oder Π teuerel ek t rode mit dem Ausgangsanschluß (32) zum Liefern des Vcrstärkungssignal.es φ verbunden ist, einen Gleichr i chtor-FET

(41), dessen Drain und Gate-Elektrode mit dem Knoten (39) und dessen Source-Elektrode mit dem Ausgangsanschluß (14)

■ · des Generatorschaltkreises (30) für das Wortleitungsfrei-" gabesignal φ., verbunden ist (gleiche Schaltkreisanordnung wie in Fig. 5), und einen Klemm-FET (42), dessen Drain und Gate-Elektroden mit dem Ausgangsanschluß (14) zur Lieferung des Wortle i tungsf reigabesignales φ., und dessen Source-Elektrode mit dem Stromversorgungsanschluß (22) verbunden ist, ein.

Fig. 9 zeigt als Diagramm den Verlauf verschiedener Signale ■ im Schaltkreis der Fig. 7 zum Erklären seines Betriebes. Aus den Zeichnungen dieser Figur ist es klar, daß die Wellen form des Wortleitungsfreigabesignales φ., bis zum Zeitpunkt t ' die gleiche ist wie in Fig. 4. Wenn das Verstärkungssignal φ_ρ zum Zeitpunkt t_?" ansteigt, wird der Ladungs-FET (40) eingeschaltet zum Aufladen des Knotens (39) auf V - V_T„.' Wenn das Wiederholungssignal φρ sich von "0" auf "1" ändert oder wenn V an den Anschluß (35) angelegt wird, wird wegen.des FET (36) im Durchlaßzustand als Folge des Verstärkungssignales φ,., das Wiederholungssignal φ_, kapazitiv mit dem Knoten (39) über den Boost-Kondensator (38) gekoppelt, so daß der Knoten (39) auf V - V„„ +^V₁ (>V + V„„)

In ± in

aufgeladen wird. Wenn der Pegel am Knoten (39) ansteigt und auf diese Weise V + V„_u überschreitet, wird der Gleichrich-

IH

ter-FET (41.) eingeschaltet um die am Knoten (39) gespeicherte Ladung /.um Ausgangsanschluß (14) durch den "Gleichrichter-FKT (41) zu schjeben. Daraus folgt ein Abnehmen des " Pegels am Knoten (.TJ) und ein Ansteigen des Spannungsniveaus am Au!>jvinfv^;iinfif-^tll^lJH (14). Die Bewegung der Ladung vom Knoten

.10 (39) /.um Ausgan.i'.Man.'-.ohluß (.1A) hört auf, wenn der Pegel am Knoten (39) g Lo ich «ler Summe der Spannungspegel am Ausgangs-

anschluß (14) und der Schwel] entspannung V_mM dos Gleichrich-

l rl

··-· .·■ ter-FET· (41) ist und, in anderen Worten, wenn der Glei.cn-■ ' richter-FET (41) abgeschaltet wird. Nachdem das Wiederholungssignal (JL Von "1" auf "O" übergegangen ist, fällt der Pegel am Knoten (39) weiter UmAV₁ wegen der kapazitiven

Kopplung zwischen dem Knoten (39) und dem Boost-Kondensator • ^: (38). Der Gleichrichter-FET (41) im Sperrzustand verhindert, daß sich die Ladung'vom Ausgangsanschluß (14) zum Knoten (39) verschiebt, so daß der Spannungspegel am Ausgangsan-Schluß (14) ohne 'Dekrement aufrechterhalten wird. Dann steigt der Pegel am Knoten (39) wieder auf V - V durch Aufladung mittels des Ladungs-FET (40) an. Wenn danach das Wiederholungssignal φ~ sich von "0" auf "1" vorändert, steigt der Spannungspegcl am Ausgangsansohluü (14) auf gleiche Weise wie oben. .Der Pegel am Knoten (.'^J) steigt auf die Summe der über den Ladungs-FET (40) zugeführten Spannung V - V_TTT und die Spannung V - V„_H, die vom Wiederholungssignal φ« eingespeist wird, d.h., 2(V - V„_H) mittels Wiederholung der obigen Prozedur. Der Spannungspegel am Ausgangsanschluß (14) kann deshalb auf den Wert 2(V-W_rpu)-V_rT,_u(=V+(V-3V_rT,_l,

in In in

was eine Spannung gleich dem Pegel am Knoten (39) minus der Schwellenspannung V™., des Gleichrichter-FET (41) ist, ansteigen.

Der Ausgangsanschluß (14) ist mit den Wortleitungen (5) und (7) über die FETs (12) und (13) verbunden und über die Pull-Down-FETs (15) und (16) geordet., wie in Fig. 1 /.u sehen ist. Es wird nun angenommen, daß dor FFT (1?) im durchgeschalteten Zustand und der Pul 1-Down-FET (15) im durchgeschalteten Zustand mit niedriger oder schwacher Leitfähigkeit ist, wenn "I" in die Speicherzelle (la) geschrieben wird.

- LH -

Obwohl der Spannungspegel an der Wortleitung (5) (gleich eiern Spannungspegel am Ausgangsanschluß (14) minus der Schwellenspannung V des FET (12)) infolge des Ladungsflusses durch den Pu11-Down-FKT (15) fällt, kompensiert eine von dem Wiederholungssignal φ^ gelieferte Ladung einen solchen Abfall im Spannungspegel und der Spannungspegel stellt sich ein auf das Gleichgewicht zwischen Abfluß der Ladung und Zufluß der Ladung. Das folgende wird diese Angelegenheit deutlich machen.

Die Beziehung zwischen dem Wiederholungssignal (J)_r und dem durch den Boost-Kondensator (38) fließenden Strom i kann durch folgende Formel (1) dargestellt werden:

= ^f · ^C38 · ^(V -

wobei f di e Wiederholungsfrequenz des Signales φ_,, C₀₀ die Kapazität des Boost-Kondensators (38) und V_mu die

in

Schwellenspannung des FET (36) ist. Wenn z.B. f = 3 MHZ

(Periode 333 ns), V - 5 V, V_TH = 0,5 V und C₃₃ - 5 pF gilt,

war der durch den Boost-Kondensator (38) fließende Strom i wie folgt:

i - 3 χ ΙΟ⁶ χ 5 χ ΙΟ"¹² χ (b - 0,5) = 67,5 μΑ

Vorausgesetzt, daß der- Strom durch den Pull-Down-FET (15) in Fig. 1 /.u ungefähr 10 μΑ gewählt wird, ist es deshalb möglich, den Pegel am Wortleitungsfreigabesignal φ., wie οrwartol au f roc.h L 7,\i οvhal ten.

'". Γη arideren Wort.(in liefert, das W i edorholungssignal φ, perio-(lisch die; Ladung Q , wie In dt;r Forme; 1. (2) definiert,

332909ί

während die Ladung Q , wie j η I'Ormel (3) definiert, aus dem Pull-Down-FET (IS) während Jener Perioden fließt:

Q₊ = ^Π38 ^(V - W " <*> "

Q_ = I . T (3)

wobei I der durch den Pull-Down-FET (15) fließende Strom ist und T die Periode des Wiederholungssignales φ~. Deshalb waren Q und Q_ wie folgt:

Q₊ = 5 (pF) χ (5 - 0,5) (V) = 22,5 (pe) Q = 10 (μΑ) χ 333 (ns) = 3,3 (pc)

Das Verhältnis der zufJießenden Ladung Q zur abfließenden Ladung Q_ war 15 % (= 3,3/22,5 χ 100).

Da die von dem Wiedcrho 1 ungssi gnal φ _p versl.ärktc Spannung am Ausgangsanschluß (14) V - 3V„,„ ist, wenn der Ladungsfluß Null ist, wird die Abnahme des Spannungspegels 4 V„ wegen des über dem Pull-Down-FET (15) fließenden Stromes durch folgende Formel (4) definiert und beläuft sich auf 0,53 (V) im obigen Beispiel:

AV₂ =_ (V - 3V_TH) χ QjQ₊

= (5- 3x0,5) χ 0,15 = 0,b3 (4)

Der Spannungspegel V. . am Ausgangsanschluß (14) ist. du roh die Formel (5) definiert, und wird konstant auf 7,97 (V) gehalten:

V₁₄ = V + (V - 3V_TH) - Δ V₂

= 5 + (5 - 3 χ 0/j) - 0,53 7,97 (V) (5)

Ua der Spannungspegel V₁₄ am Ausgangsanschluß (14) auf einem Wert, der größer als diese Summe der Spannung V an der Bit-Leitung (4), wenn "1" in die Speicherzelle (la) geschrieben wird (nach gegenwärtiger Technologie ist nicht mehr aJs b V möglich) und der Schwellenspannung V„„ des

IM

KET (3) in der Speicherzelle (la) gehalten werden kann, wird es möglich, zum Schreiben einer "1" in die Speicherzelle (la) die Spannung V an der Bit-Leitung so wie sie ist einzuschreiben. Dies stellt ein größtes Spannungsdifferential beim Schreiben der Daten "0" und "1" in die Speicherzelle (la) und Einfachheil, des Auslesens sicher.

Um in die Speicherzellen (la) bis (Id) die Spannung V an den Bit-Leitungen (4) und (6) so wie sie ist einzuschreiben, muß der Spannungspegel an den Wortleitungen (5) und (7) höher sein als die Summe der Spannung V an den Bit-Leitungen (4) und (6), wenn "1" in die Speicherzellen (la) bis (Id) geschrieben wird und die Schwellenspannung V_,„ der

in

FETs (3) in den Speicherzellen (la) bis (Id). Das Anlegen von größer als notwendigen Spannungen an die Wortleitungen würde Gate-Oxidschichten der FETs (3) in den Speicherzellen (la) bis (Id) zerstören und die Zuverlässigkeit verringern. Um dies zu verhindern ist in der Schciltungsanordnung nach Fig. 7 in dem RAM gemäß einer bevorzugten Ausführungsform der Erfindung ein K]emm-FET (42) zwischen dem Stromversorgungsanschluß (22) und dem Ausgangsanschluß (14) vorgesehen, damit der Spannungspegel des Wort 1aitungsfreigabesignales Φ_ω nicht über den verlangten Wert, ansteigt. Obwohl in der Ausführung nach Fig. 7 der einzelne; Klemm-FET benutzt wird, ist. ο;; nahe 1 i eg/uul, daß dieser KI¹IT durch zwei oder mehrere

K) FFTs in Reihe cr.se I.κ L werden kann. Im Falle, daß die aus don Speicherzellen auszulesenden Signale hoch genug sind,

332909G

kann das Wortleitungsf roi p.nbesignal φ., so gewählt werden, daß es zwischen V und V_rnlI ist anstelle von über V + V₁₇₁₁₁.

IrI . IM

.-.In diesem Falle ist es nur notwendig, den durch, den PuIl-Down-FET fließenden Strom i kleiner οinzustelJ cn.

Wie schon erwähnt wurde, stellt der erfindungsgemäße Direktzugriffsspeicher vollständiges Schreiben von Daten in die Speicherzellen und einfaches Auslesen von Daten dadurch sicher, daß ein Spannungshalteschaltkreis vorgesehen ist, welcher den Ausgang des Wortleitungsfreigabesignalgenerators auf einem gewünschten Spannungspegel während der Zugriff speriode hält. V/eitere Vorteile der Erfindung sind eine Verbesserung der Ausbeute und Vorbesserung der Schaltungsdichte, da nur ein FET als Pul J -Dowri-FET benötigt wird,

COPY

Claims

3329095

PATENTANWALT DIPL.-PHYS. LUTZ H. PRÜFER ■ D-8OOO . M ü NC H EN 9O

■■-■-" FO 3I-PM21 V:

: - P/M/hu (■'

4. ■ ■ y- ■ ·

: ■■:■:■.■ ^: r

Mitsubishi Denki Kabushiki Kaisha, Tokyo / Japan

Direktzugriffsspe tcher

PATENTANSPRÜCHE

. / IJ Direktzugriffsspeicher mit einer Mehrzahl von Speicher-^ zellen (la - ld),
gekennzeichnet durch: ' -

eine Mehrzahl von Wortleitungen (5, 7), mit denen die „Mehrzahl von Speicherzellen (la - Id) verbunden ist; Pull-Down-Transistoren (15, 16), bei denen jeder ^:"e'ine mit einer Seite der Wortleitung (5, 7) verbundene Hauptelektrode, eine weitere mit einem vorgegebenen Potential verbundene Hauptelektrode und eine mit einem Steuersignal versorgte

ΙΟ Steuerelektrode hat, wobei der Pull-Down-Transistor (15, 16) in einem Zustand niedriger Impedanz gehalten wird, um die Wortleitung (5, 7) während einer Nichtzugriffsperiode inaktiv zu halten und in einem Zustand hoher Impedanz gehalten wird während einer Zugriffsperiode; eine Wortleitungsf reign.be,sj gnal vcrsorgungGcinri chi.ung (30-33), die gemeinsam mi L der anderen Seite einer jeden der Wortleitungen (b, V) zürn Liefern eine:; Wurf. 1 ei tun#:jL"rei-

BAD ORIGINAL " _COp_Y

PATENTANWALT DII¹I-. I¹HYS. IUT/ II. I¹IMJI I Il I ι in if jo μ ι ι r If H I I ι »ι · WII I UlMIiI Ιί'.ΙΙ' ·'. Il I. Ιιιιι'ι) ι,ιιιΙ, ir ι

' gabesignales (Φ_ω) an die Wortlei.tung (5, 7) verbunden ist; ' ' und ' .■"". ' .'. · ■■;·'-■ ' ";"'"' ■ ■

■'·';"" '· eine Spannungshaiteschaltung (36-41) zwischen einem Ausgang ' '· der Wortleitungfreigabesignalversorgungseinrichtung (30-33) . 5 und einem Stromversorgungsanschluß (V) zum Halten der Ausgangsspannung der Freigabesignalversorgungseinrichtung ■ ' (30-33) über der Spannung am Stromversorgungsanschluß (V) während der Zugriff ijperiode; '

2. Direktzugriffsspeicher nach Anspruch 1,

10. ·^: gekennzeichnet durch eine Einrichtung (Fig. 8) zum Liefern eines Wiederhol ungssi gnales (Cj)_n), bei der die Spannungshalteschal lung (36-41) mit dem Wiederholungssignal ((J)_n) versorgt ' wird, um das WortJ ei Lungsfrei-Kabesignal C0_W) zu verstärken und dasselbe auf einem gewünschten Spannungswert zu halten, wann immer das Wiederholungssignal (φ_Ρ) empfangen wird.

3. Direktzugriffsspeicher nach Anspruch 1 oder 2, ! dadurch gekennzeichnet, daß die Wortleitungsfreigabesignal-

■ versorgungseinrichtung (30-33) .·

eine.mit der anderen Seite der Wortleitungen (5, 7) verbun- j dene Freigabesignalgeneratorschaltung (30) zum Erzeugen

des Wortleitungsfreigabesignales (<P_W)> S

einen Boost-Kondensator (33), dessen eine Elektrode mit I

einem Ausgangsanschluß der F'reigabesi gnalgeneratorschaltung j (30) verbunden Lst, ;

und eine Vi.'rstärkungssignalgcnoralorschaltung (31), die ·

mit der anderen Elektrode des ßoost-Kondensators (33) zum ! Erzeugen eines Verstärkungssignales (φ_ρ) zum Verstärken des WortleLtungsfreigabesignales (Φ_ω) aufweist.

.4. Di rekt./.ijfT.ri ffsspe i eher nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die üpannungshalteschaltung

3329098

.. ' einen Feldeffekttransistor (3G), de:;r>on cine llaupLo 1 ukl.rode. ;_:v.\ mit dem' Wiederholungssignal' (φ,,) ge:;pcjt;t wird und dessen · " ':· .. Steuerelektrode mi fc einem AuHgangsanschluß der Verstärkungs-■ 5 signalgeneratorschaltung (31).verbunden ist, ■·- : einen Boost-Kondensator (38), dessen eine Elektrode mit der "· - anderen Hauptelektrode des Feldeffekttransistors (36) ver-. . bunden ist, ■';,· . - · . ■ '' " " -. ■ einen Ladetransistor (40) zwischen· der anderen Elektrode des Boost-Kondensators ' (38) und einom Stromversorgungsanschluß (V), dessen Steuerelektrode mit dem Ausgangsanschluß . der Verstärkungssignalgeneratorschaltung (31) verbunden ■ ist, und ... · ■

einen Gleichrichtertrahsistor (41), dessen Steuerelektrode und eine Hauptelektrode mit der anderen Elektrode des Boost-Kondensators (38) und dessen andere Hauptelektrode mit dem Ausgangsanschluß der Freigabesignal p.eneratorschal tung (30) verbunden ist, aufweist.

5. Direktzugriffsspeicher nach einem der Ansprüche 1 bis 4, gekennzeichnet durch einen Kiemm-Transistor (42) zwischen dem Stromversorgungsanschluß (V) und einem Ausgangsanschluß der Wortleitungsfreigabesignalversorgungseinrichtung (30-33).

6. Direktzugriffsspeicher,
gekennzeichnet durch:

eine Mehrzahl von Speicherzellen (Ia-Id), eine Mehrzahl von mit 6er MehrzahJ von Speicherzellen (Ia-Id) verbundenen Wortleitungen (5, 7),

eine Mehrzahl von jeweils einer WorUeitung (5, 7) zugeordneten Pull-Down-Transistoren (15, Ιό), wobei bei jedem der Pull-Down-Transistoren (15, 16) eine Hauptelektrode mil einer Seite einer jeden Wortleitung (5, 7) und seine andere Hauptelektrode mit einem vorgegebenen Potential verbunden ist,
eine Pu] ]-Down-Steucr.'.u:tui 1 t.unj', {?()) /.urn Liefern (.-ines nLeuer-

BAD ORIGINAL ^C0PY

3329098

-A-

:>LgriaUüi an die; Steuere 1 ektroden der Pul 1 -Down-Transistoren (15, 16),

eine Wortleitungsfreigabesignalleitung (14), die mit allen anderen Enden der Mehrzahl von Wortleitungen (5, 7) verbunden ist und mit einem Signal (<$_w) zum Freigeben der Wort-Jeitungen versorgt wird,

eine !''rei gäbe signal generatorschal tung (30), die mit der Wortleitungsfreigabesignalleitung (14) zum Erzeugen des Wortleitungsfreigabesignales (0_w) verbunden ist, einen ersten Boost-Kondensator (33), dessen eine Elektrode mit einem Ausgangsansehluß der t'reigabesignalgeneratorschaltung (30) verbunden ist,

eine Verstärkungssignalgeneratorschaltung (31), die mit der anderen Elektrode des Boost-Kondensators (33) zum Erzeugen eines Verstärkungssignales (φ_ρ) zum Verstärken des Wortleitungsfreigabesignales (φ,,) verbunden ist,

eine Schaltung (Fig. 8) zum Erzeugen eines Wiederholungssignales (Φ_α),

einen Feldeffekttransistor (36), dessen eine Hauptelektrode mit dem Wiederholungssignal (φ,,) verbunden ist und dessen Steuerelektrode mit einem Ausgangsanschluß der Verstärkungssignalgeneratorschaltung (31) verbunden ist, einen zweiten Boost-Kondensal.or (38), dessen eine Elektrode mit der anderen Hauptelektrode des Feldeffekttransistors

2b (3ü) verbunden ist, einen Ladet.ransi stör (40) zwischen der anderen Elektrode dos zweiten Hoost-Kondensators (38) und ο i netn Stromversorgungsanschl uM (V), dessen Steuerelektrode mit dem AiUigangsansrh 1 uß ilev Verstärkungssignalgeneratorschaltung (31) verbunden ist, und

einen Gleichrichtertransistor (41), dessen Steuerelektrode und eine Hauptelektrode mit der anderen Elektrode des zweiten Hoosl-Kondensators (38) und dessen andere Hauptelektrode mit", der Wort 1 ei tungr.f rc igabcisignal 1 ei tung (14) verbunden ist.

7. Direktzugriffsspeicher nach"Anspruch G, gekennzeichnet durch einen Klemm-Transistor (42) zwischen dem Stromversorgungsanschlui3 (V) und der Wortleitungsfreigabesignalleitung (14).

COPY