DE19957124B4

DE19957124B4 - Verfahren zum Testen von Speicherzellen Hysteresekurve

Info

Publication number: DE19957124B4
Application number: DE19957124A
Authority: DE
Inventors: Peter Pöchmüller
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 1999-11-26
Filing date: 1999-11-26
Publication date: 2007-01-11
Anticipated expiration: 2019-11-27
Also published as: US6456098B1; DE19957124A1

Abstract

Verfahren zum Testen von ferroelektrischen Speicherzellen mit Hysterese-Eigenschaften, bei dem während eines Testvorganges an die Speicherzellen (C_fe, T) sich stufenweise verändernde Testspannungen angelegt werden, um Speicherzellen herauszufinden, deren Polarisation niedriger als ein Mindestpegel (A, B) ist, so dass damit die Speicherzellen mit deformierten Hysteresekurven erfasst werden, und bei dem als Testspannung eine Referenzspannung, mit der eine aus der Speicherzelle ausgelesene Lesespannung verglichen wird, oder eine an eine Wortleitung (WL) angelegte Spannung oder eine an die Speicherzelle (C_fe, T) angelegte Schreibspannung verändert wird.

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Testen von Speicherzellen mit Hysteresekurve, bei dem während eines Testvorganges an die Speicherzelle Testspannungen angelegt werden.
Bei solchen Speicherzellen mit Hysteresekurve kann es sich um ferroelektrische Speicherzellen, magnetische Speicherzellen usw. handeln. Allgemein ist die Erfindung ohne weiteres auf alle Speicherzellen anwendbar, deren Speichermedium Hystereseeigenschaften hat.
2 zeigt schematisch den Aufbau einer ferroelektrischen Speicherzelle aus einem ferroelektrischen Speicherkondensator C_fe und einem Auswahltransistor T, der mit einer Bitleitung BL verbunden ist und an dessen Gate eine Wortleitung WL angeschlossen ist. Die nicht mit dem Auswahltransistor T verbundene Elektrode des Speicherkondensators C_fe wird als Platte PL bezeichnet und liegt auf einem gepulsten Potential. Gegebenenfalls kann die Platte PL auch mit fester Spannung beaufschlagt sein.
Eine Information "0" oder "1" ist in dem ferroelektrischen Speicherkondensator C_fe entsprechend dessen Polarisationszustand gespeichert.
Die Speicherzelle wird aktiviert, indem beispielsweise ein positiver Spannungsimpulse an die Platte PL angelegt und die Wortleitung WL auf einen hohen Spannungspegel angehoben wird. Der Auswahltransistor T öffnet, und der Speicherkondensator C_fe gibt seine Ladung an die Bitleitung BL ab. Abhängig von der in dem Speicherkondensator C_fe gespeicherten Information hat die an die Bitleitung BL abgegebene Ladung einen größeren oder kleineren Wert, so daß ein Spannungspegel V1 oder V0 auf der Bitleitung BL auftritt.
Für ein optimales Erfassen dieses Spannungspegels auf der Bitleitung BL, der ein Datensignal darstellt, das eine logische "1" oder "0" bedeutet, wird der Spannungspegel mit einem Referenzsignal verglichen, das gewöhnlich den Wert (V1 + V0)/2 hat. Dieses Referenzsignal kann beispielsweise unabhängig für jedes Bitleitungspaar durch zwei Speicherzellen erzeugt werden, die jeweils Signale entsprechend einer logischen "0" bzw. "1" speichern. Diese Information einer "0" bzw. "1" wird an ein Referenzbitleitungspaar abgegeben, das kurzgeschlossen wird und so die Spannung (V1 + V0)/2 auf beiden Bitleitungen liefert. Diese Referenzspannung (V1 + V0)/2 wird aus den Referenzspeicherzellen gewonnen, bevor eine tatsächliche Leseoperation auf einer Wortleitung für eine Speicherzelle beginnt.
Die Speicherung einer "0" oder "1" im Speichermedium des ferroelektrischen Speicherkondensators C_fe beruht auf dem bistabilen Verhalten dieses Speichermediums. Hierzu zeigt 3 die Hysteresekurve des ferroelektrischen Speicherkondensators C_fe, wobei die Polarisation P (in As) des Speichermediums in Abhängigkeit von der elektrischen Feldstärke (in V/m) aufgetragen ist. Durch Anlegen eines geeigneten elektrischen Feldes E an den ferroelektrischen Speicherkondensator C_fe können so zwei stabile Zustände "0" und "1" nach Abschalten des elektrischen Feldes E erhalten werden.
Allerdings ist dabei zu beachten, daß die Hysteresekurve nicht konstant ist, sondern einem Alterungsprozeß ("aging") unterworfen ist. Dieser Alterungsprozeß hängt von zahlreichen Faktoren ab, wie beispielsweise der Anzahl der mit dem ferroelektrischen Speicherkondensator ausgeführten Lese/Schreibzyklen, thermischen und mechanischen Belastungen usw. Dieser Alterungsprozeß wirkt sich so aus, daß die Hysteresekurve in ihrem Verlauf schrumpft, was als Relaxation bezeichnet wird, sich in horizontaler und/oder vertikaler Richtung verschiebt oder horizontal/vertikal deformiert wird. Die zuletzt genannte Alterungserscheinung wird auch als "fatigue" bezeichnet und ist schematisch in 3 angedeutet.
Durch "fatigue" wird nun die Lage der stabilen Zustände "0" bzw. "1" beeinflußt, d.h. die durch Lesen der Speicherzelle wiedergewonnene Energie bzw. Ladung hängt von "fatigue" ab.
In 3 sind nun zwei Mindestpegel A bzw. B für die Polarisation angegeben, die auf jeden Fall vorliegen müssen, damit ein korrektes Lesen der logischen Information "0" bzw. "1" aus dem Speicherkondensator noch möglich ist. Ist durch "aging" infolge "fatigue" die Hysteresekurve horizontal/vertikal so deformiert, daß sie unterhalb der Mindestpegel A bzw. B liegt, wie dies in 3 angedeutet ist, so können solche Speicherzellen nicht mehr richtig bewertet werden.
Es ist nun unbedingt erforderlich, schwache Speicherzellen, die nicht mehr zu bewerten sind, aus den übrigen Speicherzellen auszusondern und durch Speicherzellen zu ersetzen, die normal arbeiten, bei denen also die Hysteresekurve über den Mindestpegeln A bzw. B verläuft. Eine solche Aussonderung erhöht auch die Produktionsausbeute, da Speicher vor ihrer Auslieferung einem "Burn-in"-Test unterworfen werden, um auf jeden Fall schwache Speicherzellen durch Einwirkung von hohen externen Temperaturen, Spannungen usw. schnell zu altern, wodurch diese schwachen Speicherzellen, also insbesondere solche Speicherzellen, die ein übermäßiges "aging" aufweisen, identifiziert werden. Eine Reparatur solcher schwacher Speicherzellen ist zu diesem späten Produktionszustand nicht mehr möglich, so daß Speicher mit schwachen Speicherzellen zu verwerfen sind.
Es ist also von entscheidender Bedeutung, schwache Speicherzellen von normalen Speicherzellen möglichst frühzeitig zu unterscheiden, um sie noch durch normale Speicherzellen ersetzen zu können.
Im einzelnen ist aus IBM Technical Disclosure Bulletin, Vol. 37, No. 11, 1. November 1994, S. 83, ein Verfahren zum Testen von DRAM-Speicherzellen bekannt, bei dem eine Versorgungsspannung VDD konstant gehalten wird, während eine Plattenspannung, die an jeder der Speicherkondensatoren liegt, modifiziert wird, um die Signalspannung zu vermindern.
Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren zum Testen von Speicherzellen mit Hysteresekurve anzugeben, das ein möglichst zuverlässiges Erkennen von schwachen Speicherzellen, also insbesondere solchen Speicherzellen, die ein stärkeres "aging" als üblich aufweisen, zu einem frühen Zeitpunkt erlaubt.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen des Patentanspruches gelöst.
Bei dem erfindungsgemäßen Verfahren wird also ein Speicher, sobald dessen Speicherzellenfeld in einem Chip realisiert ist, einem Testvorgang unterworfen, bei dem stufenweise die an die einzelnen Speicherzellen gelegte Testspannung verändert wird. Damit können schwache Speicherzellen ermittelt und gegebenenfalls noch durch normale Speicherzellen ersetzt werden. Wesentlich an der Erfindung ist insbesondere die stufenweise bzw. inkrementelle (oder dekrementelle) Veränderung der internen, an den Speicherzellen im Chip anlegenden Spannung, wodurch schwache Zellen ohne Einsatz einer übermäßigen Testzeit festgestellt werden können.
Das Anlegen der Testspannungen kann auf verschiedene Weise erfolgen: so ist es möglich, beispielsweise die an dem Speicherkondensator anliegende Plattenspannung stufenweise zu verändern. Ebenso kann eine Referenzspannung, mit der eine aus der Speicherzelle ausgelesene Lesespannung verglichen wird, stufenweise verändert werden. Auch kann die an eine Wortleitung angelegte Spannung stufenweise verändert werden. Schließlich ist es auch möglich, eine an die Speicherzelle angelegte Schreibspannung stufenweise zu verändern.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
1 ein schematisches Schaltbild zur Erläuterung des erfindungsgemäßen Verfahrens,
2 eine schematische Darstellung einer Speicherzelle und
3 eine Hysteresekurve bei einem ferroelektrischen Speicherkondensator.
Die 2 und 3 sind bereits eingangs erläutert worden. In den Figuren werden für einander entsprechende Bauteile jeweils die gleichen Bezugszeichen verwendet.
1 zeigt eine ferroelektrische Speicherzelle mit einem ferroelektrischen Speicherkondensator C_fe und einem Auswahltransistor T sowie eine Referenzzelle mit einem ferroelektrischen Referenzspeicherkondensator C_fer und einem Referenzauswahltransistor Tr. Eine Bitleitung BL und eine Referenzbitleitung BLr sind mit einem Bewerter 1 verbunden. Außerdem sind die Platte PL des Speicherkondensators C_fe, eine Referenzplatte PLr des Referenzspeicherkondensators C_fer, die Wortleitung WL und eine Referenzwortleitung WLr an eine Steuereinrichtung 2 angeschlossen, mit deren Hilfe die jeweiligen Spannungen an der Platte PL, der Referenzplatte PLr, der Wortleitung und der Referenzwortleitung WLr verändert werden können.
Wenn ein ferroelektrischer Speicher mit Speicherzellen und Referenzspeicherzellen fertiggestellt ist, kann mit dem er findungsgemäßen Verfahren beispielsweise die an der Platte PL (oder Referenzplatte PLr) liegende Plattenspannung V_plate bei einem Test schrittweise, beispielsweise um einen Faktor 0,95 des zuerst angelegten Wertes, reduziert werden. Dieser Vorgang wird durch weitere Reduktion der Spannung V_plate schrittweise ausgeführt, bis eine bestimmte Anzahl an schwachen Speicherzellen ermittelt ist, die dann durch normale redundante Speicherzellen ersetzt werden.
In einem anderen Testmodus wird die Referenzspannung, die aus den Spannungspegeln V0 und V1 von zwei Referenzspeicherzellen mit gespeicherter "0" bzw. "1" gewonnen ist (in 1 ist nur eine Referenzspeicherzelle zur Vereinfachung dargestellt), schrittweise verändert. Durch eine solche Modifikation der Referenzspannung ist es ebenfalls möglich, schwache Speicherzellen zu identifizieren und durch normale, redundante Speicherzellen zu ersetzen. Dieser Testmodus kommt einem Verschieben der Mindestpegel A und B (vgl. 3) gleich, da hier die ausgelesenen Informationen, also "0" bzw. "1" mit einer sich schrittweise ändernden Referenzspannung verglichen werden, so daß für die Speicherzellen der jeweilige Verlauf der Hysteresekurve festgestellt wird. Auf diese Weise kann auch eine Relaxation der Hysterese ermittelt werden.
Weiterhin kann in einem anderen Testmodus die an der Wortleitung WL (oder an der Referenzwortleitung WLr) liegende Spannung VPP schrittweise verändert bzw. reduziert werden. Durch eine solche Reduktion der Spannung VPP liegen schrittweise niedrigere Spannungspegel am ferroelektrischen Speicherkondensator C_fe (oder Referenzspeicherkondensator C_fer) während eines Schreibvorganges. Dadurch können normale logische Zustände "0" bzw. "1" nicht oder nur mit geringerer Energie erreicht werden, so daß weniger Ladung während einer späteren Leseoperation an die Bitleitungen BL (oder Referenzbitleitungen BLr) abgegeben wird. Durch schrittweise Reduktion der an der Wortleitung WL (oder Referenzwortleitung WLr) liegenden Spannung VPP können nun diejenigen Zellen festgestellt wer den, die durch Deformation der Hysteresekurve beeinträchtigt sind. Diese Zellen werden nämlich bei dieser Reduktion zuerst ausfallen.
Schließlich können auch die Spannungspegel an der Bitleitung BL (oder Referenzbitleitung BLr) während Leseoperationen schrittweise reduziert werden. Das heißt, die "0"- bzw. "1"-Pegel von Schreiboperationen werden zwischen verschiedenen Testsequenzen schrittweise reduziert. Bei einem derartigen Vorgehen kreuzen deformierte Hysteresekurven zuerst die kritischen Polarisationspegel A bzw. B, so daß auch auf diese Weise schwache Speicherzellen zuerst ausfallen und identifiziert werden können.