DE19957124A1 - Verfahren zum Testen von Speicherzellen Hysteresekurve - Google Patents

Abstract

Die Erfindung betrifft ein Verfahren zum Testen von Speicherzellen (C¶fe¶, T) mit Hysteresekurve, bei dem während eines Testvorganges an die Speicherzelle sich stufenweise verändernde Testspannungen angelegt werden, um Speicherzellen mit deformierter Hysteresekurve zu erfassen.

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Testen von Speicherzellen mit Hysteresekurve, bei dem während eines Testvorganges an die Speicherzelle Testspannungen angelegt werden.

Bei solchen Speicherzellen mit Hysteresekurve kann es sich um ferroelektrische Speicherzellen, magnetische Speicherzellen usw. handeln. Allgemein ist die Erfindung ohne weiteres auf alle Speicherzellen anwendbar, deren Speichermedium Hystere­ seeigenschaften hat.

Fig. 2 zeigt schematisch den Aufbau einer ferroelektrischen Speicherzelle aus einem ferroelektrischen Speicherkondensator C_fe und einem Auswahltransistor T, der mit einer Bitleitung BL verbunden ist und an dessen Gate eine Wortleitung WL ange­ schlossen ist. Die nicht mit dem Auswahltransistor T verbun­ dene Elektrode des Speicherkondensators C_fe wird als Platte PL bezeichnet und liegt auf einem gepulsten Potential. Gege­ benenfalls kann die Platte PL auch mit fester Spannung beauf­ schlagt sein.

Eine Information "0" oder "1" ist in dem ferroelektrischen Speicherkondensator C_fe entsprechend dessen Polarisationszu­ stand gespeichert.

Die Speicherzelle wird aktiviert, indem beispielsweise ein positiver Spannungsimpulse an die Platte PL angelegt und die Wortleitung WL auf einen hohen Spannungspegel angehoben wird. Der Auswahltransistor T öffnet, und der Speicherkondensator Cfe gibt seine Ladung an die Bitleitung BL ab. Abhängig von der in dem Speicherkondensator C_fe gespeicherten Information hat die an die Bitleitung BL abgegebene Ladung einen größeren oder kleineren Wert, so daß ein Spannungspegel V1 oder V0 auf der Bitleitung BL auftritt.

Für ein optimales Erfassen dieses Spannungspegels auf der Bitleitung BL, der ein Datensignal darstellt, das eine logi­ sche "1" oder "0" bedeutet, wird der Spannungspegel mit einem Referenzsignal verglichen, das gewöhnlich den Wert (V1 + V0)/2 hat. Dieses Referenzsignal kann beispielsweise unabhän­ gig für jedes Bitleitungspaar durch zwei Speicherzellen er­ zeugt werden, die jeweils Signale entsprechend einer logi­ schen "0" bzw. "1" speichern. Diese Information einer "0" bzw. "1" wird an ein Referenzbitleitungspaar abgegeben, das kurzgeschlossen wird und so die Spannung (V1 + V0)/2 auf bei­ den Bitleitungen liefert. Diese Referenzspannung (V1 + V0)/2 wird aus den Referenzspeicherzellen gewonnen, bevor eine tat­ sächliche Leseoperation auf einer Wortleitung für eine Spei­ cherzelle beginnt.

Die Speicherung einer "0" oder "1" im Speichermedium des fer­ roelektrischen Speicherkondensators C_fe beruht auf dem bista­ bilen Verhalten dieses Speichermediums. Hierzu zeigt Fig. 3 die Hysteresekurve des ferroelektrischen Speicherkondensators Cfe, wobei die Polarisation P (in As) des Speichermediums in Abhängigkeit von der elektrischen Feldstärke (in V/m) aufge­ tragen ist. Durch Anlegen eines geeigneten elektrischen Fel­ des E an den ferroelektrischen Speicherkondensator C_fe können so zwei stabile Zustände "0" und "1" nach Abschalten des elektrischen Feldes E erhalten werden.

Allerdings ist dabei zu beachten, daß die Hysteresekurve nicht konstant ist, sondern einem Alterungsprozeß ("aging") unterworfen ist. Dieser Alterungsprozeß hängt von zahlreichen Faktoren ab, wie beispielsweise der Anzahl der mit dem ferro­ elektrischen Speicherkondensator ausgeführten Lese/Schreib­ zyklen, thermischen und mechanischen Belastungen usw. Dieser Alterungsprozeß wirkt sich so aus, daß die Hysteresekurve in ihrem Verlauf schrumpft, was als Relaxation bezeichnet wird, sich in horizontaler und/oder vertikaler Richtung verschiebt oder horizontal/vertikal deformiert wird. Die zuletzt genann­ te Alterungserscheinung wird auch als "fatigue" bezeichnet und ist schematisch in Fig. 3 angedeutet.

Durch "fatigue" wird nun die Lage der stabilen Zustände "0" bzw. "1" beeinflußt, d. h. die durch Lesen der Speicherzelle wiedergewonnene Energie bzw. Ladung hängt von "fatigue" ab.

In Fig. 3 sind nun zwei Mindestpegel A bzw. B für die Polari­ sation angegeben, die auf jeden Fall vorliegen müssen, damit ein korrektes Lesen der logischen Information "0" bzw. "1" aus dem Speicherkondensator noch möglich ist. Ist durch "aging" infolge "fatigue" die Hysteresekurve horizontal/ver­ tikal so deformiert, daß sie unterhalb der Mindestpegel A bzw. B liegt, wie dies in Fig. 3 angedeutet ist, so können solche Speicherzellen nicht mehr richtig bewertet werden.

Es ist nun unbedingt erforderlich, schwache Speicherzellen, die nicht mehr zu bewerten sind, aus den übrigen Speicherzel­ len auszusondern und durch Speicherzellen zu ersetzen, die normal arbeiten, bei denen also die Hysteresekurve über den Mindestpegeln A bzw. B verläuft. Eine solche Aussonderung er­ höht auch die Produktionsausbeute, da Speicher vor ihrer Aus­ lieferung einem "Burn-in"-Test unterworfen werden, um auf je­ den Fall schwache Speicherzellen durch Einwirkung von hohen externen Temperaturen, Spannungen usw. schnell zu altern, wo­ durch diese schwachen Speicherzellen; also insbesondere sol­ che Speicherzellen, die ein übermäßiges "aging" aufweisen, identifiziert werden. Eine Reparatur solcher schwacher Spei­ cherzellen ist zu diesem späten Produktionszustand nicht mehr möglich, so daß Speicher mit schwachen Speicherzellen zu ver­ werfen sind.

Es ist also von entscheidender Bedeutung, schwache Speicher­ zellen von normalen Speicherzellen möglichst frühzeitig zu unterscheiden, um sie noch durch normale Speicherzellen er­ setzen zu können.

Es ist somit Aufgabe der vorliegenden Erfindung, ein Verfah­ ren zum Testen von Speicherzellen mit Hysteresekurve anzuge­ ben, das ein möglichst zuverlässiges Erkennen von schwachen Speicherzellen, also insbesondere solchen Speicherzellen, die ein stärkeres "aging" als üblich aufweisen, zu einem frühen Zeitpunkt erlaubt.

Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß die Testspannungen während des Testvorganges stufenweise verändert werden, um Speicherzellen mit deformierter Hysteresekurve zu erfassen.

Bei dem erfindungsgemäßen Verfahren wird also ein Speiche, sobald dessen Speicherzellenfeld in einem Chip realisiert ist, einem Testvorgang unterworfen, bei dem stufenweise die an die einzelnen Speicherzellen gelegte Testspannung verän­ dert wird. Damit können schwache Speicherzellen ermittelt und gegebenenfalls noch durch normale Speicherzellen ersetzt wer­ den. Wesentlich an der Erfindung ist insbesondere die stufen­ weise bzw. inkrementelle (oder dekrementelle) Veränderung der internen, an den Speicherzellen im Chip anlegenden Spannung, wodurch schwache Zellen ohne Einsatz einer übermäßigen Test­ zeit festgestellt werden können.

Das Anlegen der Testspannungen kann auf verschiedene Weise erfolgen: so ist es möglich, beispielsweise die an dem Spei­ cherkondensator anliegende Plattenspannung stufenweise zu verändern. Ebenso kann eine Referenzspannung, mit der eine aus der Speicherzelle ausgelesene Lesespannung verglichen wird, stufenweise verändert werden. Auch kann die an eine Wortleitung angelegte Spannung stufenweise verändert werden. Schließlich ist es auch möglich, eine an die Speicherzelle angelegte Schreibspannung stufenweise zu verändern.

Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein schematisches Schaltbild zur Erläuterung des erfindungsgemäßen Verfahrens,

Fig. 2 eine schematische Darstellung einer Speicherzelle und

Fig. 3 eine Hysteresekurve bei einem ferroelektrischen Speicherkondensator.

Die Fig. 2 und 3 sind bereits eingangs erläutert worden. In den Figuren werden für einander entsprechende Bauteile je­ weils die gleichen Bezugszeichen verwendet.

Fig. 1 zeigt eine ferroelektrische Speicherzelle mit einem ferroelektrischen Speicherkondensator C_fe und einem Auswahl­ transistor T sowie eine Referenzzelle mit einem ferroelektri­ schen Referenzspeicherkondensator C_fer und einem Referenzaus­ wahltransistor Tr. Eine Bitleitung BL und eine Referenzbit­ leitung BLr sind mit einem Bewerter 1 verbunden. Außerdem sind die Platte PL des Speicherkondensators C_fe, eine Refe­ renzplatte PLr des Referenzspeicherkondensators C_fer, die Wortleitung WL und eine Referenzwortleitung WLr an eine Steu­ ereinrichtung 2 angeschlossen, mit deren Hilfe die jeweiligen Spannungen an der Platte PL, der Referenzplatte PLr, der Wortleitung und der Referenzwortleitung WLr verändert werden können.

Wenn ein ferroelektrischer Speicher mit Speicherzellen und Referenzspeicherzellen fertiggestellt ist, kann mit dem er­ findungsgemäßen Verfahren beispielsweise die an der Platte PL (oder Referenzplatte PLr) liegende Plattenspannung V_plate bei einem Test schrittweise, beispielsweise um einen Faktor 0,95 des zuerst angelegten Wertes, reduziert werden. Dieser Vor­ gang wird durch weitere Reduktion der Spannung V_plate schritt­ Weise ausgeführt, bis eine bestimmte Anzahl an schwachen Speicherzellen ermittelt ist, die dann durch normale redun­ dante Speicherzellen ersetzt werden.

In einem anderen Testmodus wird die Referenzspannung, die aus den Spannungspegeln V0 und V1 von zwei Referenzspeicherzellen mit gespeicherter "0" bzw. "1" gewonnen ist (in Fig. 1 ist nur eine Referenzspeicherzelle zur Vereinfachung darge­ stellt), schrittweise verändert. Durch eine solche Modifika­ tion der Referenzspannung ist es ebenfalls möglich, schwache Speicherzellen zu identifizieren und durch normale, redundan­ te Speicherzellen zu ersetzen. Dieser Testmodus kommt einem Verschieben der Mindestpegel A und B (vgl. Fig. 3) gleich, da hier die ausgelesenen Informationen, also "0" bzw. "1" mit einer sich schrittweise ändernden Referenzspannung verglichen werden, so daß für die Speicherzellen der jeweilige Verlauf der Hysteresekurve festgestellt wird. Auf diese Weise kann auch eine Relaxation der Hysterese ermittelt werden.

Weiterhin kann in einem anderen Testmodus die an der Wortlei­ tung WL (oder an der Referenzwortleitung WLr) liegende Span­ nung VPP schrittweise verändert bzw. reduziert werden. Durch eine solche Reduktion der Spannung VPP liegen schrittweise niedrigere Spannungspegel am ferroelektrischen Speicherkon­ densator C_fe (oder Referenzspeicherkondensator C_fer) während eines Schreibvorganges. Dadurch können normale logische Zu­ stände "0" bzw. "1" nicht oder nur mit geringerer Energie er­ reicht werden, so daß weniger Ladung während einer späteren Leseoperation an die Bitleitungen BL (oder Referenzbitleitun­ gen BLr) abgegeben wird. Durch schrittweise Reduktion der an der Wortleitung WL (oder Referenzwortleitung WLr) liegenden Spannung VPP können nun diejenigen Zellen festgestellt wer­ den, die durch Deformation der Hysteresekurve beeinträchtigt sind. Diese Zellen werden nämlich bei dieser Reduktion zuerst ausfallen.

Schließlich können auch die Spannungspegel an der Bitleitung BL (oder Referenzbitleitung BLr) während Leseoperationen schrittweise reduziert werden. Das heißt, die "0"- bzw. "1"- Pegel von Schreiboperationen werden zwischen verschiedenen Testsequenzen schrittweise reduziert. Bei einem derartigen Vorgehen kreuzen deformierte Hysteresekurven zuerst die kri­ tischen Polarisationspegel A bzw. B, so daß auch auf diese Weise schwache Speicherzellen zuerst ausfallen und identifi­ ziert werden können.

Claims (6)

1. Verfahren zum Testen von Speicherzellen mit Hysteresekur­ ve, bei dem während eines Testvorganges an die Speicher­ zelle (C_fe, T) Testspannungen angelegt werden, dadurch gekennzeichnet, daß die Testspannungen während des Testvorganges stufenweise verändert werden, um Speicherzellen mit deformierter Hy­ steresekurve zu erfassen.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine ferroelektrische Speicherzelle (C_fe, T) getestet wird.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß eine an einen ferroelektrischen Speicherkondensator (C_fe) der Speicherzelle anliegende Plattenspannung verändert wird.

4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine Referenzspannung, mit der eine aus der Speicherzelle ausgelesene Lesespannung verglichen wird, verändert wird.

5. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine an eine Wortleitung (WL) angelegte Spannung verän­ dert wird.

6. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine an die Speicherzelle (C_fe, T) angelegte Schreibspan­ nung verändert wird.