DE10393791T5 - Verringern der Auswirkungen von Rauschkopplung in integrierten Schaltungen mit Speicherfeldern - Google Patents

Verringern der Auswirkungen von Rauschkopplung in integrierten Schaltungen mit Speicherfeldern Download PDF

Info

Publication number
DE10393791T5
DE10393791T5 DE10393791T DE10393791T DE10393791T5 DE 10393791 T5 DE10393791 T5 DE 10393791T5 DE 10393791 T DE10393791 T DE 10393791T DE 10393791 T DE10393791 T DE 10393791T DE 10393791 T5 DE10393791 T5 DE 10393791T5
Authority
DE
Germany
Prior art keywords
logical
bit lines
lines
column
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10393791T
Other languages
English (en)
Inventor
Thomas Dr. Roehr
Michael Jacob
Norbert Rehm
Daisaburo Kawasaki Takashima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Toshiba Corp
Original Assignee
Infineon Technologies AG
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, Toshiba Corp filed Critical Infineon Technologies AG
Publication of DE10393791T5 publication Critical patent/DE10393791T5/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

Verfahren zum Betreiben eines Speicherfeldes mit verringerter Rauschkopplung, mit folgenden Schritten:
– Bereitstellen eines Speicherfeldes mit einer Mehrzahl von durch Wortleitungen, Bitleitungen und Plattenleitungen miteinander verbundenen Speicherzellen, wobei die Speicherzellen des Feldes in einer Mehrzahl von Spalten angeordnet sind, eine Spalte ein Bitleitungspaar mit ersten und zweiten an einen Leseverstärker gekoppelten Bitleitungen umfasst;
– Durchführen eines Speicherzugriffs auf das Feld, wobei durch den Zugriff eine der Spalten von Speicherzellen ausgewählt wird; und
– Bereitstellen eines Plattenleitungsimpulses für die ausgewählte Spalte.

Description

  • Erfindungsgebiet
  • Die vorliegende Erfindung betrifft allgemein integrierte Schaltungen (ICs). Insbesondere betrifft die Erfindung die Verringerung von Rauschkopplung in ICs mit einem Feld von Speicherzellen wie beispielsweise ferroelektrischen Speicherzellen.
  • Stand der Technik
  • Zur Verwendung in ferroelektrischen Halbleiterspeichervorrichtungen sind ferroelektrische Metalloxid-Keramikmaterialien wie beispielsweise Bleizirkonattitanat (PZT) untersucht worden. Auch können andere ferroelektrische Materialien wie beispielsweise Strontiumwismuttantalat (SBT) benutzt werden. 1 zeigt eine herkömmliche ferroelektrische Speicherzelle 105 mit einem Transistor 130 und einem ferroelektrischen Kondensator 140. Eine Elektrode 142 ist an eine Plattenleitung 170 gekoppelt, und eine weitere Elektrode 141 ist an den Transistor gekoppelt, der den Kondensator selektiv in Abhängigkeit von dem Zustand (aktiv oder inaktiv) einer an das Transistorgate gekoppelten Wortleitung 150 an eine Bitleitung 160 koppelt oder von ihr abkoppelt.
  • Vom ferroelektrischen Speicher werden Informationen im Kondensator als remanente Polarisation gespeichert. Der in der Speicherzelle gespeicherte Logikwert ist von der Polarisation des ferroelektrischen Kondensators abhängig. Zur Änderung der Polarisation des Kondensators muss eine höhere Spannung als die Schaltspannung (Koerzitivspannung) an seine Elektroden angelegt werden. Ein Vorteil des ferroelektrischen Kondensators besteht darin, dass er seinen Polarisationszustand nach Abschalten der Versorgung beibehält, wodurch sich eine nichtflüchtige Speicherzelle ergibt.
  • Eine Mehrzahl von Speicherzellen sind durch Wortleitungen, Bitleitungen und Plattenleitungen miteinander verbunden, um ein Speicherfeld zu bilden. Bitleitungen sind an Leseverstärker gekoppelt, um Speicherzugriffe wie beispielsweise Leseoperationen und Schreiboperationen zu erleichtern. Typischerweise ist ein Leseverstärker an ein Paar Bitleitungen gekoppelt, die ein Bitleitungspaar bzw. eine Spalte des Feldes bilden. Von jeder Spalte ist eine Wortleitung an eine Speicherzelle gekoppelt, wodurch eine Zeile gebildet wird. Die Leseverstärker sind an einen Spaltendekoder und die Wortleitungen an einen Zeilendekoder gekoppelt.
  • Während eines Lesespeicherzugriffs werden die Bitleitungen des Speicherfeldes auf beispielsweise 0 Volt voraufgeladen. Nach Voraufladung der Bitleitungen wird durch den Zeilendekoder in Abhängigkeit von dem Zeilenteil der Adresse eine Wortleitung ausgewählt, wodurch eine Zeile von Speicherzellen an jeweilige Bitleitungen gekoppelt wird. Dann wird ein Plattenleitungsimpuls auf den Plattenleitungen bereitgestellt. Der Impuls beträgt beispielsweise ca. 2,5 V. Der Impuls erzeugt ein elektrisches Feld am Kondensator der Speicherzelle der ausgewählten Zeile. Dieses Feld erzeugt eine Spannung bzw. ein Lesedifferenzsignal auf dem Bitleitungspaar, an das die Zelle gekoppelt ist. Das Differenzsignal kann entweder ein erster oder ein zweiter Spannungswert sein, der den in der ausgewählten Speicherzelle gespeicherten ersten und zweiten Logikpegel darstellt (z.B. logische 0 oder logische 1).
  • Bei herkömmlichen Speicherarchitekturen wird eine Zeile von Speicherzellen gleichzeitig gelesen (z.B. alle Bitleitungspaare des Speicherblocks werden gleichzeitig ausgelesen). Vom Spaltendekoder wird einer der Leseverstärker entsprechend dem Spaltenteil der Adresse zum Ausgeben seiner Information auf beispielsweise eine Datenleitung ausgewählt. Bei Architekturen mit mehr als einer Datenleitung kann mehr als ein Leseverstärker gleichzeitig ausgewählt werden. Für jede Datenleitung wird ein Leseverstärker ausgewählt.
  • Während eines Speicherzugriffs können Signale auf benachbarten Bitleitungen von benachbarten Bitleitungspaaren Signale mit unterschiedlichem Logikpegel aufweisen. Beispielsweise kann eine Bitleitung eine logische 1 oder eine logische 0 sein. Auch kann in einigen Anwendungen eine Bitleitung einen Logikpegel gleich einer Bezugsspannung wie beispielsweise VDD/2 aufweisen. Aufgrund der Nähe der Bitleitungspaare kann das Signal auf einer Bitleitung eines Bitleitungspaars das Signal auf einer benachbarten Bitleitung eines anderen Bitleitungspaars beeinflussen. Dies wird als ein Bitleitungsrauschkopplungseffekt bezeichnet. Beispielsweise weisen zwei benachbarte Bitleitungen von benachbarten Bitleitungspaaren unterschiedliche Signale auf (z.B. eine weist eine logische 1 auf, während die andere eine logische 0 aufweist). Die mit dem Lesesignal der logischen 1 wird das Lesesignal der logischen 0 des anderen Bitleitungspaars höher ziehen, während das Lesesignal der logischen 0 das Lesesignal der logischen 1 des anderen Bitleitungspaars tiefer ziehen wird. Es kann auch der Fall eintreten, wo eine der benachbarten Bitleitungen von zwei benachbarten Bitleitungspaaren entweder ein Signal mit logischer 1 oder mit logischer 0 aufweist, während die andere ein Signal mit Bezugsspannungspegel (z.B. VDD/2) aufweist. Die Bitleitung mit dem Bezugsspannungspegel würde von der benachbarten Bitleitung höher gezogen werden, wenn sie ein Signal mit logischer 1 aufweist, oder niedriger, wenn sie ein Signal mit logischer 0 aufweist.
  • Durch den Rauschkopplungseffekt benachbarter Bitleitungspaare kann die Lesesignalreserve des Differenzsignals verringert werden, wodurch Zuverlässigkeit und Ausbeute verringert wird. Dieses Problem der Rauschkopplung verschlimmert sich bei kleineren Grundmaßen. Um das verringerte Lesesignal auszugleichen, werden möglicherweise höhere Spannungspegel benötigt. Dies ergibt jedoch einen höheren Stromverbrauch und Mehrverbrauch an Chipfläche.
  • Aus der obigen Erläuterung wird deutlich, dass es wünschenswert ist, den Einfluss von Rauschkopplung zu verringern, um eine Verschlechterung oder Verringerung der Signalreserve eines Differenzsignals zu vermeiden.
  • Kurze Beschreibung der Erfindung
  • Die Erfindung betrifft Speicherfelder und insbesondere die Verringerung von Rauschkopplung in Speicherfelder. Bei einer Ausführungsform umfasst das Speicherfeld eine Mehrzahl von durch Wortleitungen, Bitleitungen und Plattenleitungen miteinander verbundener Speicherzellen. Bei einer Ausführungsform umfassen die Speicherzellen ferroelektrische Speicherzellen. Auch sind andere Arten von Speicherzellen nützlich. Die Speicherzellen sind in Spalten angeordnet, wobei eine Spalte an einen Leseverstärker gekoppelte erste und zweite Bitleitungen enthält. Bei einem Speicherzugriff wird eine Spalte ausgewählt. Die Spalte wird aktiviert und mit einem Plattenleitungsimpuls versehen.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt eine herkömmliche ferroelektrische Speicherzelle;
  • 2–4 zeigen verschiedene ferroelektrische Speicherarchitekturen; und
  • 5–7 zeigen verschiedene Ausführungsformen der Erfindung zum Verringern von Rauschkopplung in ferroelektrischen Speicherfelder.
  • Ausführliche Beschreibung der Erfindung
  • Die Erfindung betrifft die Verringerung von Rauschkopplungseffekten in ICs mit einem Feld von Speicherzellen. Bei einer Ausführungsform sind die Speicherzellen ferroelektrische Speicherzellen. Die Erfindung ist auch auf andere Arten von Speicherzellen mit Plattenleitungen anwendbar. 2 zeigt einen Teil 201 eines Feldes von ferroelektrischen Speicherzellen 205 gemäß einer Ausführungsform der Erfindung. Das Speicherfeld ist beispielsweise Teil eines ICs wie beispielsweise eines ferroelektrischen Speicher-ICs. Andere Arten von ICs einschließlich von eingebetteten ICs sind ebenfalls nützlich. Nach der Darstellung enthält der Teil ein Paar an einen Leseverstärker 209 gekoppelte Bitleitungen 260a-b. Eine Bitleitung wird beispielsweise als wahre Bitleitung (BL) bezeichnet, und die andere wird als komplementäre Bitleitung (/BL) bezeichnet. An die Bitleitungen ist eine Mehrzahl von Speicherzellen gekoppelt. An die Speicherzellen sind Wortlei tungen in einer Zeilenrichtung für Adressierungszwecke gekoppelt. In einer Ausführungsform sind Plattenleitungen in Spaltenrichtung an die Speicherzellen gekoppelt.
  • Bei einer Ausführungsform sind die Speicherzellen in einer Architektur mit gefalteten Bitleitungen angeordnet. Bei der Architektur mit gefalteten Bitleitungen liegen die Bitleitungen des Bitleitungspaars nebeneinander. Benachbarte Wortleitungen sind an Speicherzellen einer unterschiedlichen Bitleitung des Bitleitungspaars gekoppelt. Um ein Speicherfeld zu bilden, sind mehrere Bitleitungspaare durch Wortleitungen miteinander verbunden. Die Leseverstärker sind an einen Spaltendekoder gekoppelt, und die Wortleitungen sind an einen Zeilendekoder gekoppelt. Die Plattenleitungen sind an einen Plattenleitungsdekoder gekoppelt. Ein Anordnen der Speicherzellen in einer Architektur mit offenen Bitleitungen, wie in der 3 dargestellt, ist ebenfalls nützlich. Bei der Architektur mit offenen Bitleitungen liegen die Bitleitungen eines Bitleitungspaars auf entgegengesetzten Seiten des Leseverstärkers (z.B. nicht nebeneinander).
  • Bei einer weiteren Ausführungsform der Erfindung sind die Speicherzellen in Gruppen angeordnet, um eine Reihenarchitektur zu bilden. Reihenarchitekturen sind beispielsweise bei Takashima et al., "High Density Chain Ferroelectric Random Access Memory (chain FRAM)", IEEE Jrnl. of Solid State Circuits, Band 33, S. 787–792, Mai 1998, beschrieben, das hiermit durch Bezugnahme für alle Zwecke aufgenommen wird. Bezug nehmend auf 4 ist eine Gruppe von Speicherzellen 405 dargestellt. Die Speicherzellen der Gruppe, jeweils mit einem an einen parallel geschalteten ferroelektrischen Kondensator gekoppelten Transistor 430, sind in Reihe geschaltet. Ein Ende 408 der Gruppe ist an eine Plattenleitung 470 gekoppelt, während das andere Ende 409 an eine Bitleitung 450 gekoppelt ist. Bei einer Ausführungsform ist ein Auswahltransistor 438 an das andere Ende der Gruppe und die Bitleitung gekoppelt. Wenn der Auswahltransistor aktiviert wird, wird die Gruppe von Speicherzellen an die Bitleitung gekoppelt.
  • Mehrere Gruppen sind durch Wortleitungen, Plattenleitungen und Bitleitungen miteinander verbunden, um ein Feld zu bilden. Die Bitleitungen sind in Paare gruppiert, wobei jedes Paar an einen Leseverstärker gekoppelt ist. Die Bitleitungen können in einer gefalteten oder offenen Architektur angeordnet sein. Auch sind andere Arten von Architekturen nützlich.
  • Nach der Beschreibung enthält eine ferroelektrische Speicherzelle des Feldes einen Transistor und einen Kondensator (lTlC). Das Bereitstellen eines Feldes von ferroelektrischen Zellen, bei der jede Zelle zwei Transistoren und zwei Kondensatoren umfasst, ist ebenfalls nützlich (2T2C). Solche 2T2C-Architekturen sind beispielsweise bei Bondurant et al., "Ferroelectrics for nonvolatile RAMs", IEEE Spektrum, S. 30–33, Juli 1989 beschrieben, das hiermit durch Bezugnahme für alle Zwecke aufgenommen wird.
  • 5–7 zeigen verschiedene Ausführungsformen der Erfindung zum Verringern von Bitleitungskopplungsrauschen in ferroelektrischen Speicherfelder gemäß der Erfindung. Bezug nehmend auf 5 ist ein Speicherfeld 501 dargestellt. Das Feld enthält eine Mehrzahl von Bitleitungen 550 jeweils mit einer Mehrzahl von (nicht gezeigten) daran gekoppelten Speicherzellen. Bei einer Ausführungsform sind die Speicherzellen ferroelektrische Speicherzellen. Die Speicherzellen können beispielsweise Speicherzellen der in 1 dargestellten Art oder in einer Reihenarchitektur nach der Darstellung in 3 angeordnet sein. Auch sind andere Arten von Speicherzellen nützlich. Bei einer Ausführungsform ist eine Bitleitung einer (nicht gezeigten) Plattenleitung zugeordnet. Auch ist Bereitstellen einer Plattenleitung in Zuordnung zu einer Spalte nützlich. Die Bitleitungen sind in n Paare 520 gruppiert, wobei n eine ganze Zahl ist. Der Indexteil der Bezugsziffern kennzeichnet, welchem Bitleitungspaar des Feldes es zugeordnet ist. Vorzugsweise ist n gleich 2y, wobei y eine ganze Zahl ist. Beispielsweise umfasst das Feld 216 Bitleitungspaare. Auch sind Felder mit anderen Anzahlen von Bitleitungspaaren nützlich. Ein Bitleitungspaar enthält erste und zweite Bitleitungen 550a-b, die an einen Leseverstärker 509 gekoppelt sind. Die Leseverstärker werden durch einen Spaltendekoder angesteuert, die Plattenleitungen werden durch einen Plattenleitungsdekoder angesteuert, und die Wortleitungen werden durch Zeilendekoder angesteuert.
  • Während eines Zugriffs (z.B. einer Leseoperation) wird allgemein eine Speicherzelle aus dem Feld ausgewählt. Das Bitleitungspaar, an das die ausgewählte Speicherzelle gekoppelt ist, wird als das ausgewählte Bitleitungspaar bezeichnet. Bei einer Ausführungsform ist nur das ausgewählte Paar des Feldes aktiviert. Auch ist Aktivieren anderer Bitleitungspaare zusätzlich zu dem ausgewählten Paar nützlich. Dies ist besonders nützlich für Betriebsabläufe mit seitenweisem Betrieb, um die Zugriffsgeschwindigkeit zu erhöhen. Ein Auswählen von mehr als einem Bitleitungspaar zur Aktivierung ist ebenfalls während eines Zugriffs für Anwendungen mit mehr als einer Datenleitung nützlich. Bei einer weiteren Ausführungsform kann das Feld in Teilfelder aufgeteilt werden, von denen jedes einer Datenleitung zum Ausgeben von Daten aus dem Feld zugeordnet ist. Aus jedem Teilfeld wird eine Zelle für den Zugriff ausgewählt. Als Alternative sind für jedes Teilfeld mehr als eine Datenleitung vorgesehen. Auch sind andere Arten von Speicherarchitekturen nützlich.
  • Bei einer Ausführungsform werden, wenn während eines Zugriffs mehr als ein Bitleitungspaar aktiviert (oder zur Aktivierung ausgewählt) wird, zumindest benachbarte Bitleitungspaare der ausgewählten Bitleitungspaare nicht aktiviert. Vorzugsweise wird eine Anzahl n benachbarter Bitleitungspaare der ausgewählten Bitleitungspaare deaktiviert, wobei n mindestens 1 beträgt. Man beachte, dass die Anzahl deaktivierter benachbarter Bitleitungspaare beidseitig eines aktivierten Bitleitungspaars nicht gleich sein muss. Zusätzlich ist es nicht notwendig, dass alle ausgewählten Bitleitungspaare die gleiche Anzahl deaktivierter benachbarter Bitleitungspaare aufweisen.
  • Bei einer beispielhaften Ausführungsform ist ein Bitleitungspaar 520x ausgewählt. Das ausgewählte Bitleitungspaar und abwechselnde Bitleitungspaare (z.B. 520x±2 ) aus den ausgewählten Bitleitungspaaren sind ebenfalls aktiviert. Die aktivierten Bitleitungspaare sind durch fett gezeichnete Bitleitungen angezeigt. Bei diesem Beispiel ist n gleich 1. Auch ist es nützlich, n gleich einer anderen Anzahl oder Anzahlen zu machen. Die aktivierten Bitleitungspaare können zum Ausgeben von Daten auf Datenleitungen oder für Betriebsabläufe mit seitenweisem Betrieb oder einer Kombination davon benutzt werden.
  • Bei einer Ausführungsform wird der Plattenleitungsimpuls für die Bitleitungen des aktivierten Bitleitungspaars bzw. der aktivierten Bitleitungspaare bereitgestellt. Der Plattenleitungsimpuls ist beispielsweise eine logische 1. Ein Bereitstellen von Plattenleitungsimpulsen mit anderen Logikpegeln wie beispielsweise einer logischen 0 oder einer Kombination beider ist ebenfalls nützlich. Für nicht aktivierte Bitleitungspaare werden keine Plattenleitungsimpulse bereitgestellt. Bei einer Ausführungsform wird das selektive Bereitstellen des Plattenleitungsimpulses für die aktivierten Bitleitungspaare mit dem Plattenleitungsdekoder erreicht.
  • Bei einer bevorzugten Ausführungsform werden die Bitleitungen der nicht aktivierten Bitleitungspaare auf einen definierten Zustand gesetzt. Der definierte Zustand sollte so gewählt werden, dass Rauschkopplungseffekte verringert werden. Der definierte Zustand kann beispielsweise ein statisches Potential sein. Bei einer Ausführungsform ist das statische Potential gleich dem Voraufladungspotential der Bitleitungen für die Vorbereitung beispielsweise für den Speicherzugriff. Andere statische Potentiale wie beispielsweise Bezugsspannung, logische 1, logische 0 oder eine Kombination davon können ebenfalls nützlich sein. Die Bezugsspannung ist beispielsweise gleich ca. VDD/2, wobei VDD die Betriebsspannung des ICs ist. Auch sind andere Bezugsspannungspegel nützlich. Eine Bezugsspannungsquelle kann an den Leseverstärker gekoppelt sein, um die Bitleitungen auf das definierte Potential zu setzen. Wenn der definierte Zustand sich vom Voraufladungspotential unterscheidet, wird eine unterschiedliche Bezugsspannungsquelle bereitgestellt, um die nicht aktivierten Bitleitungen auf den definierten Zustand zu setzen. Der Spaltendekoder kann dazu benutzt werden, zu bestimmen, welche Spannungsquelle (z.B. Voraufladungsquelle oder Quelle mit definiertem Zustand) für den Speicherzugriff auszuwählen ist. Bei einer Ausführungsform werden die deaktivierten Bitleitungspaare schwebend gemacht. Schwebende Bitleitungspaare in einer Ausführungsform werden dadurch erreicht, dass sie von den Leseverstärkern abgetrennt werden.
  • Bezug nehmend auf 6 ist eine alternative Ausführungsform der Erfindung dargestellt. Nach der Darstellung enthält ein Feld 601 von ferroelektrischen Speicherzellen eine Mehrzahl von Bitleitungspaaren 6201_n . Die Speicherzellen können Speicherzellen der in 1 gezeigten Art sein oder in einer Reihenarchitektur wie in 3 dargestellt angeordnet sein. Auch sind andere Arten von Speicherzellen nützlich. Die Bitleitungen sind in einer Architektur mit gefalteten Bitleitungen konfiguriert, wo die Bitleitungen eines Bitleitungspaars benachbart sind (z.B. auf der gleichen Seite des Leseverstärkers). Bei einer Ausführungsform sind die Bitleitungen des Bitleitungspaars mit anderen Bitleitungspaaren verschachtelt. Das heißt Bitleitungen eines Bitleitungspaars sind um mindestens eine Bitleitung aus einem anderen Bitleitungspaar getrennt. Nach der Darstellung sind Bitleitungen eines Bitleitungspaars durch eine Bitleitung von einem der benachbarten Bitleitungspaare getrennt. Die Leseverstärker von benachbarten Bitleitungspaaren befinden sich beispielsweise an entgegengesetzten Enden der Bitleitungen. Ein Verschachteln eines Bitleitungspaars mit t Bitleitungen von anderen Bitleitungspaaren ist ebenfalls nützlich, wobei t größer gleich 1 ist.
  • Während eines Speicherzugriffs wird nur das ausgewählte Bitleitungspaar aktiviert. Bei Anwendungen, wo mehr als ein Bitleitungspaar aktiviert wird, werden zumindest benachbarte Bitleitungspaare der ausgewählten Bitleitungspaare nicht aktiviert. Vorzugsweise sind eine Anzahl von n benachbarter Bitleitungspaare der ausgewählten Bitleitungspaare deaktiviert, wobei n mindestens 1 beträgt. Bei einer Ausführungsform ist das ausgewählte Bitleitungspaar und abwechselnde Paare davon aktiviert. Beispielsweise wird das ausgewählte Bitleitungspaar 620x und alle zweiten Bitleitungen vom ausge wählten Bitleitungspaar aus (wie durch die fetten Bitleitungen angezeigt) aktiviert. Die Bitleitungen werden wie vorher beschrieben aktiviert. Auch können die nicht aktivierten Bitleitungen wie schon beschrieben auf einen definierten Zustand gesetzt werden.
  • Bezug nehmend auf 7 ist ein Feld 701 ferroelektrischer Speicherzellen dargestellt. Die Speicherzellen sind beispielsweise in einer Reihenarchitektur angeordnet. Auch sind andere Arten von Speicherzellen, wie in 1 gezeigt, oder andere Arten von ferroelektrischen Speicherzellen nützlich. Das Feld enthält eine Mehrzahl von Bitleitungspaaren 7201–n , die in einer offenen Bitleitungsarchitektur angeordnet sind. Bitleitungen 750a-b eines Bitleitungspaars 720 befinden sich auf entgegengesetzten Seiten eines Leseverstärkers 709. Die Speicherzellen von a Bitleitungen sind an entsprechende Wortleitungen gekoppelt. Bei einer Ausführungsform ist eine Bitleitung einer (nicht gezeigten) Plattenleitung zugeordnet. Die Leseverstärker werden durch Spaltendekoder angesteuert, die Plattenleitungen werden durch einen Plattenleitungsdekoder angesteuert, und die Wortleitungen werden durch Zeilendekoder angesteuert.
  • Während eines Speicherzugriffs wird nur das ausgewählte Bitleitungspaar aktiviert. Bei Anwendungen, wo mehr als ein Bitleitungspaar aktiviert wird, werden mindestens zwei benachbarte Bitleitungspaare der ausgewählten Bitleitungspaare nicht aktiviert. Vorzugsweise wird eine Anzahl n benachbarter Bitleitungspaare der ausgewählten Bitleitungspaare deaktiviert, wobei n mindestens 1 beträgt. Bei einer Ausführungsform wird das ausgewählte Bitleitungspaar und abwechselnde Paare davon aktiviert. Beispielsweise wird das ausgewählte Bitleitungspaar 720x und jede zweite Bitleitung von dem aus gewählten Bitleitungspaar (wie durch die fetten Bitleitungen angezeigt) aktiviert. Die Bitleitungen werden wie oben beschrieben aktiviert. Auch können die nicht aktivierten Bitleitungen wie schon beschrieben auf einen definierten Zustand gesetzt werden.
  • Obgleich die Erfindung insbesondere unter Bezugnahme auf verschiedene Ausführungsformen dargestellt und beschrieben worden ist, wird der Fachmann erkennen, dass an der vorliegenden Erfindung Abänderungen und Änderungen durchgeführt werden können, ohne von dem Sinn und Umfang derselben abzuweichen. Der Umfang der Erfindung sollte daher nicht unter Bezugnahme auf die obige Beschreibung sondern unter Bezugnahme auf die beiliegenden Ansprüche zusammen mit ihrem vollen Umfang von Äquivalenten bestimmt werden.
  • Zusammenfassung
  • Es wird ein Verfahren zum Verringern von Rauschkopplung in einem Speicherfeld offenbart. Das Speicherfeld enthält eine Mehrzahl von durch Wortleitungen, Bitleitungen und Plattenleitungen miteinander verbundener Speicherzellen. Die Speicherzellen sind in Spalten mit ersten und zweiten an einen Leseverstärker gekoppelten Bitleitungen angeordnet. Während eines Speicherzugriffs werden mindestens benachbarte Bitleitungspaare nicht aktiviert. Für das ausgewählte Bitleitungspaar oder die ausgewählten Bitleitungspaare wird ein Plattenleitungsimpuls bereitgestellt.

Claims (43)

  1. Verfahren zum Betreiben eines Speicherfeldes mit verringerter Rauschkopplung, mit folgenden Schritten: – Bereitstellen eines Speicherfeldes mit einer Mehrzahl von durch Wortleitungen, Bitleitungen und Plattenleitungen miteinander verbundenen Speicherzellen, wobei die Speicherzellen des Feldes in einer Mehrzahl von Spalten angeordnet sind, eine Spalte ein Bitleitungspaar mit ersten und zweiten an einen Leseverstärker gekoppelten Bitleitungen umfasst; – Durchführen eines Speicherzugriffs auf das Feld, wobei durch den Zugriff eine der Spalten von Speicherzellen ausgewählt wird; und – Bereitstellen eines Plattenleitungsimpulses für die ausgewählte Spalte.
  2. Verfahren nach Anspruch 1, wobei die Speicherzellen ferroelektrische Speicherzellen sind.
  3. Verfahren nach Anspruch 2, wobei die Speicherzellen des Feldes in einer Architektur mit offenen Bitleitungen, mit gefalteten Bitleitungen oder mit einer Reihenschaltung angeordnet sind.
  4. Verfahren nach Anspruch 1, wobei die Speicherzellen des Feldes in einer Architektur mit offenen Bitleitungen, mit gefalteten Bitleitungen oder mit einer Reihenschaltung angeordnet sind.
  5. Verfahren nach Anspruch 1, wobei nicht ausgewählte Bitleitungen auf einen definierten Zustand gesetzt werden.
  6. Verfahren nach Anspruch 5, wobei der definierte Zustand als gleich einer logischen 1, logischen 0, Bezugsspannung oder einer Kombination derselben ausgewählt wird.
  7. Verfahren nach Anspruch 6, wobei die Bezugsspannung gleich ca. VDD/2 ist.
  8. Verfahren nach Anspruch 7, wobei die nicht ausgewählten Bitleitungen schwebend gemacht werden.
  9. Verfahren nach Anspruch 8, wobei der Plattenleitungsimpuls durch einen an die Plattenleitungen gekoppelten Plattenleitungsdekoder an die ausgewählte Spalte bereitgestellt wird.
  10. Verfahren nach Anspruch 7, wobei der Plattenleitungsimpuls gleich einer logischen 1 oder logischen 0 ist.
  11. Verfahren nach Anspruch 10, wobei der Plattenleitungsimpuls durch einen an die Plattenleitungen gekoppelten Plattenleitungsdekoder an die ausgewählte Spalte bereitgestellt wird.
  12. Verfahren nach Anspruch 8, wobei der Plattenleitungsimpuls durch einen an die Plattenleitungen gekoppelten Plattenleitungsdekoder an die ausgewählte Spalte bereitgestellt wird.
  13. Verfahren nach Anspruch 6, wobei der Plattenleitungsimpuls gleich einer logischen 1 oder logischen 0 ist.
  14. Verfahren nach Anspruch 13, wobei der Plattenleitungsimpuls durch einen an die Plattenleitungen gekoppelten Plat tenleitungsdekoder an die ausgewählte Spalte bereitgestellt wird.
  15. Verfahren nach Anspruch 13, wobei die nicht ausgewählten Bitleitungen schwebend gemacht werden.
  16. Verfahren nach Anspruch 15, wobei der Plattenleitungsimpuls durch einen an die Plattenleitungen gekoppelten Plattenleitungsdekoder an die ausgewählte Spalte bereitgestellt wird.
  17. Verfahren nach Anspruch 5, wobei der Plattenleitungsimpuls gleich einer logischen 1 oder logischen 0 ist.
  18. Verfahren nach Anspruch 17, wobei der Plattenleitungsimpuls durch einen an die Plattenleitungen gekoppelten Plattenleitungsdekoder an die ausgewählte Spalte bereitgestellt wird.
  19. Verfahren nach Anspruch 17, wobei die Bezugsspannung gleich ca. VDD/2 ist.
  20. Verfahren nach Anspruch 19, wobei der Plattenleitungsimpuls durch einen an die Plattenleitungen gekoppelten Plattenleitungsdekoder an die ausgewählte Spalte bereitgestellt wird.
  21. Verfahren nach Anspruch 5, wobei die nicht ausgewählten Bitleitungen schwebend gemacht werden.
  22. Verfahren nach Anspruch 6, wobei der Plattenleitungsimpuls durch einen an die Plattenleitungen gekoppelten Plat tenleitungsdekoder an die ausgewählte Spalte bereitgestellt wird.
  23. Verfahren nach Anspruch 5, wobei der Plattenleitungsimpuls durch einen an die Plattenleitungen gekoppelten Plattenleitungsdekoder an die ausgewählte Spalte bereitgestellt wird.
  24. Verfahren nach Anspruch 1, wobei – ein Durchführen des Speicherzugriffs x Spalten von Speicherzellen auswählt, wobei x eine ganze Zahl größer als 1 ist, n benachbarte Spalten jeder ausgewählten Spalte abgewählt werden, wobei n gleich mindestens 1 ist; und – ein Bereitstellen von Plattenleitungsimpulsen für die x ausgewählten Spalten.
  25. Verfahren nach Anspruch 24, wobei 1, einige oder alle x Spalten zur Ausgabe von Daten während des Speicherzugriffs ausgewählt werden.
  26. Verfahren nach Anspruch 25, wobei der Plattenleitungsimpuls gleich einer logischen 1 oder logischen 0 ist.
  27. Verfahren nach Anspruch 26, wobei abgewählte Bitleitungen auf einen definierten Zustand gesetzt werden.
  28. Verfahren nach Anspruch 27, wobei der definierte Zustand gleich einer logischen 1, logischen 0, Bezugsspannung oder einer Kombination derselben ausgewählt wird.
  29. Verfahren nach Anspruch 28, wobei die nicht ausgewählten Bitleitungen schwebend gemacht werden.
  30. Verfahren nach Anspruch 27, wobei die nicht ausgewählten Bitleitungen schwebend gemacht werden.
  31. Verfahren nach Anspruch 25, wobei abgewählte Bitleitungen auf einen definierten Zustand gesetzt werden.
  32. Verfahren nach Anspruch 31, wobei der definierte Zustand gleich einer logischen 1, logischen 0, Bezugsspannung oder einer Kombination derselben ausgewählt wird.
  33. Verfahren nach Anspruch 32, wobei die nicht ausgewählten Bitleitungen schwebend gemacht werden.
  34. Verfahren nach Anspruch 31, wobei die nicht ausgewählten Bitleitungen schwebend gemacht werden.
  35. Verfahren nach Anspruch 24, wobei die Plattenleitungsimpulse gleich einer logischen 1, einer logischen 0 oder einer Kombination derselben sind.
  36. Verfahren nach Anspruch 35, wobei die abgewählten Bitleitungen auf einen definierten Zustand gesetzt werden.
  37. Verfahren nach Anspruch 36, wobei der definierte Zustand gleich einer logischen 1, logischen 0, Bezugsspannung oder einer Kombination derselben ausgewählt wird.
  38. Verfahren nach Anspruch 37, wobei die nicht ausgewählten Bitleitungen schwebend gemacht werden.
  39. Verfahren nach Anspruch 36, wobei die nicht ausgewählten Bitleitungen schwebend gemacht werden.
  40. Verfahren nach Anspruch 24, wobei abgewählte Bitleitungen auf einen definierten Zustand gesetzt werden.
  41. Verfahren nach Anspruch 40, wobei der definierte Zustand gleich einer logischen 1, logischen 0, Bezugsspannung oder einer Kombination derselben ausgewählt wird.
  42. Verfahren nach Anspruch 41, wobei die nicht ausgewählten Bitleitungen schwebend gemacht werden.
  43. Verfahren nach Anspruch 40, wobei die nicht ausgewählten Bitleitungen schwebend gemacht werden.
DE10393791T 2002-11-29 2003-11-13 Verringern der Auswirkungen von Rauschkopplung in integrierten Schaltungen mit Speicherfeldern Ceased DE10393791T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/065,921 US6920059B2 (en) 2002-11-29 2002-11-29 Reducing effects of noise coupling in integrated circuits with memory arrays
US10/065,921 2002-11-29
PCT/EP2003/012715 WO2004051666A2 (en) 2002-11-29 2003-11-13 Reducing effects of noise coupling in integrated circuits with memory arrays

Publications (1)

Publication Number Publication Date
DE10393791T5 true DE10393791T5 (de) 2005-10-06

Family

ID=32391952

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10393791T Ceased DE10393791T5 (de) 2002-11-29 2003-11-13 Verringern der Auswirkungen von Rauschkopplung in integrierten Schaltungen mit Speicherfeldern

Country Status (4)

Country Link
US (1) US6920059B2 (de)
AU (1) AU2003292016A1 (de)
DE (1) DE10393791T5 (de)
WO (1) WO2004051666A2 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040119105A1 (en) * 2002-12-18 2004-06-24 Wilson Dennis Robert Ferroelectric memory
JP4091577B2 (ja) * 2004-07-20 2008-05-28 株式会社東芝 強誘電体メモリ
FR2881565B1 (fr) * 2005-02-03 2007-08-24 Atmel Corp Circuits de selection de ligne binaire pour memoires non volatiles
US8053749B2 (en) 2008-11-07 2011-11-08 Seagate Technology Llc Mirrored-gate cell for non-volatile memory
US8179708B2 (en) * 2009-02-18 2012-05-15 Atmel Corporation Anti-cross-talk circuitry for ROM arrays
KR20150073487A (ko) * 2013-12-23 2015-07-01 에스케이하이닉스 주식회사 반도체 메모리 장치
JP6375884B2 (ja) * 2014-11-13 2018-08-22 富士通セミコンダクター株式会社 半導体記憶装置及びその制御方法
US10403347B2 (en) * 2018-01-29 2019-09-03 Micron Technology, Inc. Apparatuses and methods for accessing ferroelectric memory including providing reference voltage level

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4118847A1 (de) 1990-06-08 1991-12-12 Toshiba Kawasaki Kk Halbleiterspeicheranordnung mit ferroelektrischem kondensator
JPH07111085A (ja) * 1993-10-14 1995-04-25 Sharp Corp 不揮発性半導体記憶装置
JPH09147577A (ja) 1995-11-24 1997-06-06 Sony Corp 強誘電体記憶装置
DE19915081C2 (de) * 1999-04-01 2001-10-18 Infineon Technologies Ag Integrierter Speicher, dessen Speicherzellen mit Plattenleitungen verbunden sind
DE19919360C2 (de) 1999-04-28 2001-09-20 Infineon Technologies Ag Integrierter Speicher mit Bitleitungen, Wortleitungen und Plattenleitungen sowie Betriebsverfahren für einen entsprechenden Speicher
KR100338552B1 (ko) * 1999-07-28 2002-05-27 윤종용 불휘발성 강유전체 랜덤 액세스 메모리 장치 및 그것의 데이터읽기 방법
JP4350222B2 (ja) * 1999-08-26 2009-10-21 Ｏｋｉセミコンダクタ株式会社 強誘電体メモリ装置の動作方法
JP3913451B2 (ja) * 2000-08-23 2007-05-09 株式会社東芝 半導体記憶装置
JP4040243B2 (ja) * 2000-09-08 2008-01-30 株式会社東芝 強誘電体メモリ
US6574135B1 (en) * 2002-04-19 2003-06-03 Texas Instruments Incorporated Shared sense amplifier for ferro-electric memory cell
US6903959B2 (en) * 2002-09-24 2005-06-07 Infineon Technologies Aktiengesellschaft Sensing of memory integrated circuits

Also Published As

Publication number Publication date
WO2004051666A2 (en) 2004-06-17
AU2003292016A8 (en) 2004-06-23
US20040105293A1 (en) 2004-06-03
WO2004051666A3 (en) 2005-02-24
AU2003292016A1 (en) 2004-06-23
US6920059B2 (en) 2005-07-19

Similar Documents

Publication Publication Date Title
DE60129073T2 (de) Halbleiterspeicheranordnung
DE60116350T2 (de) Ferro-elektrischer speicher und sein betriebsverfahren
DE69736080T2 (de) Ferroelekrische Speicheranordnung
DE60309461T2 (de) Ferroelektrischer speicher
DE69815600T2 (de) Ferroelektrische Speicheranordnung
DE4206832C2 (de) Nichtflüchtige Halbleiter-Speicheranordnung
DE69829011T2 (de) Referenzzelle für ferroelektrischen 1T/1C-Speicher
DE60303721T2 (de) Speichervorrichtung mit Speicherzelleinheiten aus einer Speicherzelle und einer komplementären Speicherzelle, und ein Leseverfahren
DE4024295C2 (de) Dynamische Halbleiterspeichervorrichtung
DE112018003001T5 (de) Ferroelektrische 2T1C-Direktzugriffsspeicherzelle
DE60109307T2 (de) Nichtfluechtige passive speicherarray und sein leseverfahren
DE19732694A1 (de) Nichtflüchtiges ferroelektrisches Speicherbauelement und Ansteuerverfahren hierfür
DE19983711B3 (de) Wortleitungstreiber für Halbleiterspeicher
DE4231355C2 (de) Statische Schreib/Lesespeicheranordnung
EP1094468A1 (de) Anordnung zur Selbstreferenzierung von ferroelektrischen Speicherzellen
DE112019001212T5 (de) Erfassungsschema eines ferroelektrischen Direktzugriffsspeichers
DE10323052B4 (de) Ferroelektrisches Speicherbauelement
DE19756929B4 (de) Zellenarray und Leseverstärkerstruktur mit verbesserten Rauscheigenschaften und verringerter Größe
DE19921259A1 (de) Ansteuerschaltung für einen nichtflüchtigen ferroelektrischen Speicher
DE60107174T2 (de) Halbleiterspeicheranordnung
DE60305668T2 (de) Erhöhen des lesesignals in ferroelektrischen speichern
DE69920306T2 (de) Ferroelektrische Speicheranordnung
DE10001940B4 (de) Direktzugriffsspeicherbauelement
DE10393791T5 (de) Verringern der Auswirkungen von Rauschkopplung in integrierten Schaltungen mit Speicherfeldern
DE19963417A1 (de) Nichtflüchtiger ferroelektrischer Speicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law

Ref document number: 10393791

Country of ref document: DE

Date of ref document: 20051006

Kind code of ref document: P

8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: KABUSHIKI KAISHA TOSHIBA, TOKIO/TOKYO, JP

8131 Rejection