-
GEBIET DER
ERFINDUNG
-
Die Erfindung betrifft eine nichtflüchtige Halbleiterspeichervorrichtung
und insbesondere eine ferroelektrische Speichervorrichtung, bei
welcher ferroelektrisches Material verwendet wird.
-
HINTERGRUND
DER ERFINDUNG
-
In einer ferroelektrischen Speichervorrichtung
wird ein in einer Speicherzelle gespeichertes Datum in den meisten
Fällen
basierend auf einer durch eine Dummyzelle erzeugten Referenzspannung
gelesen, und es sind ernsthafte Anstrengungen unternommen worden,
um die Charakteristiken der Dummyzelle zu verbessern. Jedoch sind
bezüglich der
herkömmlichen
Dummyzellen zwei Nachteile aufgezeigt worden; siehe beispielsweise
EP 0 767 464 A .
-
Bei der Dummyzelle mit einem ferroelektrischen
Kondensator, bei welcher die Richtung der Polarisation des ferroelektrischen
Kondensators invertiert wird, wann immer die Referenzspannung erzeugt
wird, wird die Referenzspannung aufgrund einer dielektrischen Ermüdung von
ferroelektrischem Material der Dummyzelle unsicher, wenn die Referenzspannung
viele Male erzeugt wird.
-
In der Dummyzelle der anderen Art
ist der ferroelektrische Kondensator in der Dummyzelle so entwickelt,
dass seine Kapazität
unterschiedlich von derjenigen der Speicherzelle ist. Jedoch ist
gemäß diesem
Verfahren das Verfahren zum Entwerfen der Kondensatorgröße des ferroelektrischen
Kondensators in der Dummyzelle zu kompliziert.
-
Wie es oben angegeben ist, ist es äußerst wünschenswert,
eine Dummyzelle zu entwickeln, bei welcher die Polarisation der
Dummyzelle in einem Fall nicht invertiert wird, in welchem die Referenzspannung
erzeugt wird, und der ferroelektrische Kondensator der Dummyzelle
derselbe wie derjenige der Speicherzelle ist.
-
ZUSAMMENFASSUNG
DER ERFINDUNG
-
Demgemäß ist es eine Aufgabe der Erfindung,
Probleme in Bezug auf Verfahren zum Erzeugen einer Referenzspannung
zu lösen,
welche für eine
Halbleiterspeichervorrichtung unter Verwendung ferroelektrischen
Materials vom Typ mit einem Transistor – einem Kondensator nötig ist,
und eine ferroelektrische Speichervorrichtung mit einer äußerst zuverlässigen Leseschaltung
zu schaffen.
-
Gemäß dem Merkmal der Erfindung
weist eine ferroelektrische Speichervorrichtung folgendes auf:
mehrere
Speicherzellen, die mit den jeweiligen Bitleitungen verbunden sind,
wobei jede der Speicherzellen aus einem ferroelektrischen Kondensator
und einem MOS-Transistor besteht,
wobei eine Richtung einer
Polarisation von ferroelektrischem Material des ferroelektrischen
Kondensators einem in der Speicherzelle gespeicherten Datum entspricht,
zwei
Dummyzellen, die jeweils mit den Bitleitungen verbunden sind, wobei
jede der Dummyzellen dieselbe Struktur und denselben ferroelektrischen
Kondensator wie diejenigen der Speicherzelle hat,
wobei eine
Richtung einer Polarisation eines ferroelektrischen Materials eines
ferroelektrischen Kondensators der Dummyzelle so eingestellt ist,
dass sie in einem Fall nicht invertiert wird, in welchem ein in
der Dummyzelle gespeichertes Datum gelesen wird, und
einen
Leseverstärker,
der mit den Bitleitungen verbunden ist, und der mit einer Einrichtung
zum Erzeugen eines Offsets bzw. Versatzes darin versehen ist, indem
er absichtlich ins Ungleichgewicht gebracht wird, und der das in
der Speicherzelle gespeicherte Datum unter Bezugnahme auf eine Spannung,
die durch den Offset erzeugt wird, und eine Signalspannung, die
von der Dummyzelle gelesen wird, liest.
-
KURZE BESCHREIBUNG
DER ZEICHNUNG
-
Die Erfindung wird in Zusammenhang
mit den beigefügten
Zeichnungen detaillierter erklärt, wobei:
-
1 ein
Schaltungsdiagramm zum Erklären
eines herkömmlichen
Verfahrens zum Erzeugen einer Referenzspannung ist,
-
2 ein
Schaltungsdiagramm zum Erklären
eines herkömmlichen
Verfahrens zum Erzeugen einer Referenzspannung ist,
-
3 ein
Schaltungsdiagramm zum Erklären
eines herkömmlichen
Verfahrens zum Erzeugen einer Referenzspannung ist,
-
4 ein
Schaltungsdiagramm zum Zeigen einer ferroelektrischen Speichervorrichtung
als das erste bevorzugte Ausführungsbeispiel
der Erfindung ist,
-
5 ein
Schaltungsdiagramm zum Zeigen einer ferroelektrischen Speichervorrichtung
als das zweite bevorzugte Ausführungsbeispiel
der Erfindung ist,
-
6A Verhalten
von Spannungen von Bitleitungen der ferroelektrischen Speichervorrichtung im
Zeitbereich zeigt, wenn ein in einer Speicherzelle gespeichertes
Datum gelesen wird,
-
6B Verhalten
von Spannungen von Bitleitungen der ferroelektrischen Speichervorrichtung im
Zeitbereich zeigt, wenn ein in einer Speicherzelle gespeichertes
Datum gelesen wird,
-
7 eine
dielektrische Hysterese eines ferroelektrischen Materials zeigt,
und
-
8 eine
Beziehung zwischen einer Polarisationsladung von ferroelektrischem
Material und der Anzahl von Lesezyklen zeigt.
-
BESCHREIBUNG
DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
-
Vor einem Erklären einer ferroelektrischen Speichervorrichtung
bei den bevorzugten Ausführungsbeispielen
gemäß der Erfindung
wird die vorgenannte herkömmliche
ferroelektrische Speichervorrichtung unter Bezugnahme auf die 1 bis 3 erklärt.
-
Bei einer ferroelektrischen Speichervorrichtung,
die eine Speicherzelle vom Typ mit einem Transistor- einem Kondensator
(vom 1T1C-Typ) verwendet, ist es nötig, eine Referenzspannung
zu erzeugen, um zu unterscheiden, ob ein aus einer Speicherzelle
gelesenes Datum "0" oder "1" ist. Als eines der Verfahren zum Erzeugen
der Referenzspannung ist eine Technologie wohlbekannt, bei welcher
eine Dummyzelle verwendet wird. Als Verfahren zum Aufbauen der Dummyzelle
können
diejenigen aufgezählt werden,
die in den japanischen Patenten Kokai 7-192476 und 7-93978 offenbart
sind. Bei diesen Verfahren werden zwei Dummyzellen aufgebaut, die jeweils
ferroelektrische Kondensatoren aufweisen, und werden Daten von jeweils "1" und "0" in
beide Dummyzellen geschrieben. Die Referenzspannung wird durch Lesen
dieser Daten und durch Ableiten des Mittelwerts von ihnen erzeugt.
-
Das im japanischen Patent Kokai 7-93978
offenbarte Verfahren wird unter Bezugnahme auf 1 erklärt. Daten "1" und "0" werden jeweils in Dummyzellen DMCa1
und DMCa2 geschrieben. Nachdem Bitleitungen BLa1 und BLa2 vorgeladen sind,
werden die Dummyzellen DMCa1 und DMCa2 jeweils durch Wortleitungen
DWLa1 und DWLa2 ausgewählt,
und dadurch werden Signalspannungen entsprechend "1" und "0" jeweils
auf den Bitleitungen BLa1 und BLa2 erzeugt. Als nächstes wird
durch ein Signal zum Kurzschließen
der Bitleitungen veranlasst, dass ein Transistor TSW1 eingeschaltet
wird, und eine Signalspannung, die zwischen denjenigen entsprechend "1" und "0" ist,
wird auf beiden Bitleitungen erzeugt. Dann wird veranlasst, dass
TSW1 in den Aus-Zustand gelangt, und die Bitleitung BLa1 wird wiederum
vorgeladen, und ein in der Speicherzelle MCa1 gespeichertes Datum
wird gelesen. In diesem Fall entspricht die Spannung der Bitleitung BLa1
einem aus der Speicherzelle MCa1 gelesenen Datum, d. h. "1" und "0",
und die Spannung der Bitleitung BLa2 entspricht einem Datum in der
Mitte zwischen "1" und "0". Auf diese Weise kann eine ferroelektrische
Speichervorrichtung vom Typ mit einem Transistor – einem
Kondensator aufgebaut sein. Darüber
hinaus wird bei einer im japanischen Patent Kokai 7-192476 offenbarten
Technologie eine durch die Dummyzelle erzeugte Referenzspannung
in einem Speicher gespeichert, und darauffolgend wird die Referenzspannung
nicht durch die Dummyzelle erzeugt, und dadurch kann die Verschlechterung
der Dummyzelle, welche Verschlechterung durch eine dielektrische
Ermüdung
von ferroelektrischem Material verursacht wird, verhindert werden.
-
Als weitere Verfahren zum Aufbauen
einer Dummyzelle können
Technologien aufgezählt
werden, die im japanischen Patent Kokai 2-301093 und im US-Patent
4873664 offenbart sind. Bei diesen Technologien ist die Größe eines
ferroelektri schen Kondensators der Dummyzelle unterschiedlich von derjenigen
einer Speicherzelle, und eine Referenzspannung wird durch eine solche
Struktur erzeugt.
-
Die im japanischen Patent Kokai 2-301093 offenbarte
Technologie wird unter Bezugnahme auf 2 erklärt. In dieser
Zeichnung wird eine Speicherzelle MCa1 durch eine Wortleitung WLa1
ausgewählt,
und eine Signalspannung wird auf einer Bitleitung BLa1 durch Antreiben
einer Plattenleitung PLa1 erzeugt. Die Dummyzelle DMCa1 wird durch
eine Wortleitung DWLa1 ausgewählt,
und eine Referenzspannung wird auf einer Bitleitung BLa2 durch Antreiben
einer Plattenleitung DPLa1 erzeugt. Die Kondensatorgröße der Dummyzelle
wird so ausgewählt, dass
sie kleiner als diejenige der Speicherzelle ist, und die Richtung
ihrer Polarisation wird so eingestellt, dass die Polarisation immer
invertiert wird, wann immer die Referenzspannung erzeugt wird.
-
Darüber hinaus ist die Kapazität von CFa1
in einem Fall, in welchem ihre Polarisation nicht invertiert wird,
kleiner als die Kapazität
von DCFa1 in einem Fall, in welchem ihre Polarisation invertiert
wird. Als Ergebnis ist die Kapazität von DCFa1 kleiner als diejenige
von CFa1 in einem Fall, in welchem ihre Polarisation invertiert
wird, und größer als
diejenige von CFa1 in einem Fall, in welchem ihre Polarisation nicht
invertiert wird. Demgemäß kann eine
Signalspannung entsprechend einem Datum in der Mitte zwischen "1" und "0" auf
der Bitleitung BLa2 erzeugt werden. Beim vorgenannten Beispiel ist
die Kondensatorgröße von DCFa1
kleiner als diejenige von CFa1, aber ein gleiches Ergebnis kann
in einem Fall erhalten werden, in welchem die Kondensatorgröße von DCFa1
größer als
diejenige von CFa1 ist und die Richtung einer Polarisation der Dummyzelle
so eingestellt ist, dass sie nicht invertiert wird, in einem Fall, in
welchem die Referenzspannung erzeugt wird, wie es im US-Patent 4873664
gezeigt ist.
-
Darüber hinaus kann als weitere
Technologie zum Aufbauen einer Dummyzelle diejenige beispielhaft
gezeigt werden, die im japanischen Patent Kokai 5-114741 offenbart
ist. Bei dieser Technologie wird ein Kondensator mit einem gewöhnlichen
dielektrischen Material als Dummyzelle verwendet, und eine durch
Lesen einer Speicherzelle erhaltene Signalspannung wird durch Verwenden
einer in der Dummyzelle gespeicherten elektrischen Ladung erhöht, so dass
eine Vorladespannung gleich einer Spannung entsprechend einem Zwischenpegel
zwischen "1" und "0" ist.
-
Diese Technologie wird unter Bezugnahme auf 3 erklärt. Eine Spannung VCC/2 wird
zwischen beide Elektroden des Speicherzellenkondensators CFa1 von
der Außenseite
aus angelegt. Darüber
hinaus wird eine Speicherzelle MCa1 durch eine Wortleitung WLa1
ausgewählt,
und eine Signalspannung wird auf eine Bitleitung BLa1 erzeugt. Ein
Dummyzellenkondensator DCa1 wird durch eine Dummyzellen-Wortleitung
DWLa1 ausgewählt,
und die Spannung der Bitleitung BLa1 wird erhöht. Wenn das Datum der Speicherzelle
MCa1 gelesen wird, werden zuerst die Bitleitungen BLa1 und BLa2
auf die Spannung von VCC vorgeladen, wird dann eine Wortleitung
WLa1 ausgewählt
und wird ein Datum auf einer Bitleitung gelesen. Als nächstes wird
eine Dummyzellen-Wortleitung DWLa1 ausgewählt und wird die Spannung der
Bitleitung erhöht.
In diesem Fall wird die Kapazität
der Dummyzelle so ausgewählt,
dass die erhöhte
Spannung der Bitleitung höher
als die Vorladespannung in einem Fall ist, in welchem das Datum "1" ist, und niedriger als die Vorladespannung in
einem Fall ist, in welchem das Datum "0" ist.
Als Ergebnis kann das Datum mittels eines Leseverstärkers SAa1
unter Verwendung der Vorladespannung von BLa2 als die Referenzspannung
erfasst werden.
-
In einem Fall, in welchem ein Datum
wiederholt aus einem ferroelektrischen Speicherelement mit ferroelektrischem
Material mit einer dielektrischen Hysterese-Kennlinie in 7 gelesen wird, ist es wünschenswert,
dass eine elektrische Polarisationsladung unabhängig von der Anzahl der Male
eines Auslesens konstant ist. Jedoch wird, wie es in 8 gezeigt ist, in einem
Fall, in welchem die Polarisation von ferroelektrischem Material
jedes Mal invertiert wird, wenn das Datum gelesen wird, die Polarisation wegen
einer dielektrischen Ermüdung
von ferroelektrischem Material kleiner, wenn sich die Anzahl von Lesezyklen
für ein
Lesen erhöht.
Gegensätzlich
dazu wird in einem Fall, in welchem die Polarisation nicht jedes
Mal invertiert wird, wenn das Datum gelesen wird, die Polarisationsladung
unabhängig
von der Anzahl von Lesezyklen nahezu konstant gehalten. Wegen dem
vorgenannten Grund kann gemäß der ersten
Dummyzelle, bei welcher Daten "1" und "0" jeweils in zwei Dummyzellen geschrieben
werden und eine Referenzspannung als Zwischenpegel zwischen denjenigen
zugeteilt wird, die aus den zwei Dummyzellen gelesen werden, aufgrund
des Unterschieds bezüglich
der Anzahl von Zugriffen zwischen der Speicherzelle und der Dummyzelle
die exakte Referenzspannung nicht erzeugt werden, nachdem sie viele
Male verwendet ist. Dieses Problem tritt auch in einem Fall der
Dummyzelle auf, die im japanischen Patent Kokai 7-192476 offenbart
ist.
-
Darüber hinaus wird bei der in 2 gezeigten zweiten Dummyzelle,
bei welcher die Kondensatorgrößen zwischen
dem Dummyzellenkondensator und der Speicherzelle unterschiedlich
sind, die Kapazität
des Speicherzellenkondensators im Voraus abgeschätzt, wonach die Kapazität der Dummyzelle
abgeschätzt
wird, und zwar in beiden Fällen,
in welchen die Polarisation der Dummyzelle invertiert und nicht invertiert
wird, und wird die Kondensatorgröße der Dummyzelle
basierend auf den vorgenannten Abschätzungen bestimmt, so dass es
schwierig ist, die Kondensatorgröße der Dummyzelle
zu entwerfen. In dem Fall einer dritten Dummyzelle, die in 3 gezeigt ist, wobei ein
Kondensator mit einem gewöhnlichen
dielektrischen Material als Dummyzelle verwendet wird, tritt auch
ein gleiches bzw. ähnliches
Problem auf.
-
Als nächstes wird das Ausführungsbeispiel der
Erfindung erklärt. 4 zeigt das erste bevorzugte
Ausführungsbeispiel
der Erfindung, welches eine Grundschaltungsstruktur ist, die sich
auf eine nichtflüchtige
Halbleiterspeichervorrichtung gemäß der Erfindung bezieht. An
Enden von zwei benachbarten Bitleitungen BL1 und BL2 ist ein Leseverstärker SA1, der
ein Datum durch Verstärken
einer Spannungsdifferenz zwischen beiden Bitleitungen erfasst, an
ihren Enden angeschlossen. Zum absichtlichen Versetzen des Leseverstärkers SA1
in ein Ungleichgewicht und zum Erzeugen eines Offsets bzw. Versatzes
darin sind PMOS-Transistoren T1 und T2 parallel zu PMOS-Transistoren
eines herkömmlichen
Leseverstärkers
vom Latch-Typ bzw. Zwischenspeicherungstyp geschaltet. Die Breiten
W der Kanäle
der PMOS-Transistoren T1 und T2 sind so ausgewählt, dass ein geringer Offset
in den Leseverstärker
SA1 eingeführt
wird und eine offensichtliche Referenzspannung etwas höher als
eine Spannung ist, die auf der Bitleitung in einem Fall gelesen
wird, in welchem die Polarisation einer Dummyzelle nicht invertiert wird,
wie es in 8 gezeigt
ist.
-
Eine Speicherzelle MC1 besteht aus
einem ferroelektrischen Kondensator CF1 und einem Zellentransistor
TC1. Ein Anschluss des ferroelektrischen Kondensators CF1 ist mit
einer Plattenleitung PL1 verbunden, und sein anderer Anschluss ist
mit einem von Source- und Drainanschlüssen des Zellentransistors
TC1 verbunden. Der andere Anschluss bei den Source- und Drainanschlüssen des
Zellentransistors TC1 ist mit der Bitleitung BL1 verbunden, und
ein Gateanschluss ist mit einer Wortleitung WL1 verbunden. Die andere
Speicherzelle MC2 und Dummyzellen DMC1 und DMC2 haben dieselben
Schaltungsstrukturen wie diejenige der Speicherzelle MC1, und die
Größen der
strukturellen Elemente sind dieselben wie diejenigen der Speicherzelle
MC1.
-
Als nächstes wird der Betrieb der
in 4 gezeigten Schaltung
zum Lesen von in einer Speicherzelle gespeicherten Daten erklärt. In den
Dummyzellenkondensatoren DCF1 und DCF2 werden die Richtungen der
Polarisationen im Voraus so eingestellt, dass die Polarisationen
in einem Fall nicht invertiert werden, in welchem darin gespeicherte
Daten gelesen werden. Zuerst werden die Bitleitungen BL1 und BL2
auf die Endungsspannung vorgeladen. Als nächstes wird der Speicher MC1
durch Anlegen eines "H"-Pegels an die Wortleitung
WL1 ausgewählt, und
ein Datum der Speicherzelle MC1 wird auf der Bitleitung BL1 durch
Anlegen eines "H"-Pegels an die Plattenleitung PL1 gelesen.
Zum Erzeugen einer Referenzspannung wird eine Dummyzelle DMC2 durch Anlegen
eines "H"-Pegels an die Wortleitung
DWL2 ausgewählt,
und eine Ladung, die einem Fall entspricht, in welchem die Polarisation
nicht invertiert wird, wird auf der Bitleitung BL2 durch Anlegen
eines "H"-Pegels an die Plattenleitung DPL2 gelesen.
Dann wird veranlasst, dass der PMOS-Transistor T1 in den Aus-Zustand gelangt,
und wird veranlasst, dass der Transistor T2 in den Ein-Zustand gelangt,
um zu veranlassen, dass der Leseverstärker SA1 in ein Ungleichgewicht
gelangt, und wird der Leseverstärker SA1
aktiviert.
-
Auf diese Weise ist die Referenzspannung offensichtlich
höher als
eine Spannung, die auf der Bitleitung gelesen wird, die mit der
Speicherzelle verbunden ist, von welcher die Polarisation nicht
invertiert wird, und niedriger als eine Spannung, die auf der Bitleitung
gelesen wird, die mit der Speicherzelle verbunden ist, deren Polarisation
invertiert wird, wie es in 8 gezeigt
ist. Dann werden die Spannungen der Bitleitungen BL1 und BL2 betrachtet.
In einem Fall, in welchem die Polarisation der Speicherzelle invertiert
wird, ist die Bitleitung auf der Speicherzellenseite auf einem hohen
Pegel und ist die Bitleitung auf der Dummyzellenseite auf einem
niedrigen Pegel, wie es in 6A gezeigt
ist. In einem Fall, in welchem die Polarisation der Speicherzelle
nicht invertiert wird, ist die Bitleitung auf der Speicherzellenseite
auf einem niedrigen Pegel und ist die Bitleitung auf der Dummyzellenseite
auf einem hohen Pegel, wie es in 6B gezeigt
ist. Demgemäß kann ein Datum
in der Speicherzelle MC1 exakt gelesen werden. Darüber hinaus
ist deshalb, weil die Polarisation der Dummyzelle in einem Fall
nicht invertiert wird, in welchem das in der Dummyzelle gespeicherte
Datum gelesen wird, das Problem einer dielektrischen Ermüdung, welches
in einem Fall auftritt, in welchem die Polarisation wiederholt invertiert
wird, anders ausgedrückt
die Unsicherheit der Referenzspannung, welche durch die Differenz
bezüglich
der Anzahl von Zugriffen zwischen der Speicherzelle und der Dummyzelle
verursacht wird, außer
Frage.
-
5 zeigt
das zweite bevorzugte Ausführungsbeispiel
der Erfindung. Die Strukturen der Speicherzelle und der Dummyzelle
sind dieselben wie diejenigen, die beim ersten bevorzugten Ausführungsbeispiel
gezeigt sind. Ein Leseverstärker
SA2 ist an den Enden von Bitleitungen BL1 und BL2 aufgebaut, und
NMOS-Transistoren T3 und T4 sind zu NMOS-Transistoren des herkömmlichen
Leseverstärkers
vom Zwischenspeicherungstyp bzw. Latch-Typ geschaltet.
-
Als nächstes wird der Betrieb der
in 5 gezeigten Schaltung
zum Lesen eines in der Speicherzelle gespeicherten Datums erklärt. Gleich
dem Fall des ersten bevorzugten Ausführungsbeispiels werden die
Richtungen der Polarisationen der Dummyzellen DMC1 und DMC2 im Voraus
so eingestellt, dass die Polarisationen in einem Fall nicht invertiert werden,
in welchem darin gespeicherte Daten gelesen werden. Dann werden
die Bitleitungen BL1 und BL2 auf die Endungsspannung vorgeladen.
Als nächstes
wird eine Speicherzelle MC1 durch Anlegen eines "H"-Pegels an die Wortleitung
WL1 ausgewählt
und wird ein Datum in der Speicherzelle MC1 auf der Bitleitung BL1
durch Anlegen eines "H"-Pegels an eine Plattenleitung
PL1 gelesen. Zum Erzeugen einer Referenzspannung wird eine Dummyzelle DMC2
durch Anlegen eines "H"-Pegels an eine Wortleitung
DWL2 ausgewählt,
und wird eine Ladung, die einem Fall entspricht, in welchem die
Polarisation der Dummyzelle DMC2 nicht invertiert wird, auf der
Bitleitung BL2 durch Anlegen eines "H"-Pegels
an eine Plattenleitung DPL2 gelesen. Danach wird veranlasst, dass
ein NMOS-Transistor
T3 in den Ein-Zustand gelangt, und wird veranlasst, dass ein NMOS-Transistor T4 in
den Aus-Zustand gelangt, um zu veranlassen, dass der Leseverstärker SA2
in ein Ungleichgewicht gelangt, und wird der Leseverstärker SA2
aktiviert. Demgemäß ist die
offensichtliche Spannung der Bitleitung BL2 höher als eine Spannung, die
auf der Bitleitung BL1 in einem Fall gelesen wird, in welchem die
Polarisation des Speichers nicht invertiert wird, und niedriger
als die Spannung, die auf der Bitleitung BL1 in einem Fall gelesen
wird, in welchem die Polarisation der Speicherzelle invertiert wird,
so dass ein Datum in der Speicherzelle exakt gelesen werden kann.
Darüber
hinaus ist gleich dem Fall des ersten bevorzugten Ausführungsbeispiels deshalb,
weil die Polarisation der Dummyzelle in einem Fall nicht invertiert
wird, in welchem das darin gespeicherte Datum gelesen wird, die
Unsicherheit der Referenzspannung, welche Unsicherheit durch den
Unterschied be züglich
der Anzahl von Zugriffen zwischen der Speicherzelle und der Dummyzelle
verursacht wird, außer
Frage.
-
Wie es im obigen angegeben ist, kann
gemäß der Erfindung
deshalb, weil die Polarisation der Dummyzelle in einem Fall nicht
invertiert wird, in welchem das darin gespeicherte Datum gelesen
wird, eine dielektrische Ermüdung
des Dummyzellenkondensators unterdrückt werden, und kann die Unsicherheit
der Referenzspannung, welche Unsicherheit durch den Unterschied
bezüglich
der Anzahl von Zugriffen zwischen der Speicherzelle und der Dummyzelle
verursacht wird, eliminiert werden. Darüber hinaus kann deshalb, weil
die Kondensatorgröße der Dummyzelle
gleich derjenigen der Speicherzelle ist, der Entwurf der Kondensatorgröße vereinfacht
werden.