JPH09134594A - 半導体不揮発メモリ - Google Patents
半導体不揮発メモリInfo
- Publication number
- JPH09134594A JPH09134594A JP7289596A JP28959695A JPH09134594A JP H09134594 A JPH09134594 A JP H09134594A JP 7289596 A JP7289596 A JP 7289596A JP 28959695 A JP28959695 A JP 28959695A JP H09134594 A JPH09134594 A JP H09134594A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- memory cell
- memory
- data line
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】強誘電体キャパシタの疲労に対して長寿命で、
かつ高信頼性の高集積不揮発性強誘電体メモリを提供す
る。 【解決手段】一トランジスタ一キャパシタ型の強誘電体
メモリで、常誘電体キャパシタおよびメモリセルと同形
の強誘電体キャパシタを含むダミーセルにより、強誘電
体キャパシタが疲労する前のメモリセルの二値の分極情
報に対応する二つのデータ線電位の丁度中間の電位より
低い参照電位を発生させる。
かつ高信頼性の高集積不揮発性強誘電体メモリを提供す
る。 【解決手段】一トランジスタ一キャパシタ型の強誘電体
メモリで、常誘電体キャパシタおよびメモリセルと同形
の強誘電体キャパシタを含むダミーセルにより、強誘電
体キャパシタが疲労する前のメモリセルの二値の分極情
報に対応する二つのデータ線電位の丁度中間の電位より
低い参照電位を発生させる。
Description
【０００１】
【発明の属する技術分野】本発明は強誘電体を用いた不
揮発性の半導体メモリに関する。
揮発性の半導体メモリに関する。
【０００２】
【従来の技術】強誘電体を用いたメモリは、現在広く用
いられているダイナミックランダムアクセスメモリ（Ｄ
ＲＡＭ）とほぼ同等の短時間で読み書きができる。加え
て、電源が無くとも情報が保持される不揮発性を有す
る。強誘電体メモリの形式は主に、ＤＲＡＭ同様のセル
構成を持つトランジスタ付きキャパシタ方式と強誘電体
膜をＭＯＳトランジスタの絶縁膜に用いるＭＯＳトラン
ジスタ方式がある。前者には、互いに相反する残留分極
の向きの二つのセルを一組として分極の組み合わせで一
つの情報を記録する二トランジスタ二キャパシタ（以下
２Ｔｒ２Ｃ）型と、一つのセルで一つの情報を記録する
一トランジスタ一キャパシタ（以下1Tr1C ）型がある。
高集積化に適する１Ｔｒ１Ｃ型では、読み出すときに残
留分極の向きを判別するために基準となる電位（参照電
位）を発生させる必要がある。
いられているダイナミックランダムアクセスメモリ（Ｄ
ＲＡＭ）とほぼ同等の短時間で読み書きができる。加え
て、電源が無くとも情報が保持される不揮発性を有す
る。強誘電体メモリの形式は主に、ＤＲＡＭ同様のセル
構成を持つトランジスタ付きキャパシタ方式と強誘電体
膜をＭＯＳトランジスタの絶縁膜に用いるＭＯＳトラン
ジスタ方式がある。前者には、互いに相反する残留分極
の向きの二つのセルを一組として分極の組み合わせで一
つの情報を記録する二トランジスタ二キャパシタ（以下
２Ｔｒ２Ｃ）型と、一つのセルで一つの情報を記録する
一トランジスタ一キャパシタ（以下1Tr1C ）型がある。
高集積化に適する１Ｔｒ１Ｃ型では、読み出すときに残
留分極の向きを判別するために基準となる電位（参照電
位）を発生させる必要がある。
【０００３】参照電位を発生する方法として、ダミーセ
ルを用いる方法がいくつか提案されている。一例とし
て、特開昭63−201998号公報で述べられているダミーセ
ルを用いたアレー構成を図１０に示す。この例ではダミ
ーセルのキャパシタ面積をメモリセルキャパシタ面積の
２倍以上にして、ダミーセルの分極非反転時の容量を、
メモリセルキャパシタの分極反転時の容量と非反転時の
容量の間の容量値とする。読み出し時には、ダミーセル
のキャパシタを反転させずに用いてダミーセル側データ
線に、メモリセル側データ線の反転時の電位と非反転時
の電位の間の電位を発生する。参照電位は従来、例えば
アイエスエスシーシー １９９４ ダイジェスト オブ
テクニカル ペーパーズ(ISSCC Dig.Tech.Pap.）２６
８頁から２６９頁に示されるように、反転時と非反転時
とのメモリセル側データ線電位の丁度中間が最適とされ
てきた。
ルを用いる方法がいくつか提案されている。一例とし
て、特開昭63−201998号公報で述べられているダミーセ
ルを用いたアレー構成を図１０に示す。この例ではダミ
ーセルのキャパシタ面積をメモリセルキャパシタ面積の
２倍以上にして、ダミーセルの分極非反転時の容量を、
メモリセルキャパシタの分極反転時の容量と非反転時の
容量の間の容量値とする。読み出し時には、ダミーセル
のキャパシタを反転させずに用いてダミーセル側データ
線に、メモリセル側データ線の反転時の電位と非反転時
の電位の間の電位を発生する。参照電位は従来、例えば
アイエスエスシーシー １９９４ ダイジェスト オブ
テクニカル ペーパーズ(ISSCC Dig.Tech.Pap.）２６
８頁から２６９頁に示されるように、反転時と非反転時
とのメモリセル側データ線電位の丁度中間が最適とされ
てきた。
【０００４】
【発明が解決しようとする課題】上記のダミーセルによ
る参照電位発生法には以下の問題点がある。 （１）分極反転を繰り返すことによりメモリセルの強誘
電体キャパシタは疲労して読み出し時のデータ線電位が
変化することが考慮されておらず、この変化を想定した
ときに、最適な参照電位をどのように設定すべきかとい
う問題。
る参照電位発生法には以下の問題点がある。 （１）分極反転を繰り返すことによりメモリセルの強誘
電体キャパシタは疲労して読み出し時のデータ線電位が
変化することが考慮されておらず、この変化を想定した
ときに、最適な参照電位をどのように設定すべきかとい
う問題。
【０００５】（２）上記のダミーセルのキャパシタ面積
を２倍以上にする方法では、微細な強誘電体膜では膜質
の制御が難しいため容量は必ずしも面積に比例せず所望
の容量を得るのが難しいという問題。
を２倍以上にする方法では、微細な強誘電体膜では膜質
の制御が難しいため容量は必ずしも面積に比例せず所望
の容量を得るのが難しいという問題。
【０００６】本発明は、上記（１)，(２）の問題を解決
するための１Ｔｒ１Ｃ型強誘電体メモリの参照電位発生
法を提供するものである。
するための１Ｔｒ１Ｃ型強誘電体メモリの参照電位発生
法を提供するものである。
【０００７】
【課題を解決するための手段】本発明の１Ｔｒ１Ｃ型メ
モリセル構造の強誘電体メモリは、情報を記憶するメモ
リセルと、上記メモリセルの二値の記憶情報を判定する
ための参照電位をデータ線に発生するダミーセルとを有
し、上記ダミーセルは、常誘電体キャパシタと上記メモ
リセルと同形の強誘電体キャパシタとを含む。上記ダミ
ーセルが上記データ線に出力する参照電位は、上記メモ
リセルの強誘電体キャパシタが疲労する前の状態にある
とき上記メモリセルの二値の記憶情報に対応してデータ
線に出力される二つの信号電位の丁度中間の電位よりも
低くなるように、望ましくは上記の二つの信号電位のう
ち低い方の電位よりも高くその差がセンスアンプの最小
検知可能電位差になるように、上記ダミーセルの常誘電
体キャパシタの容量を決める。参照電位を上記の二つの
信号電位の丁度中間の電位よりも低くすることにより、
メモリセルの強誘電体キャパシタの疲労現象による信号
量低下に対して、より大きなメモリアクセス可能回数を
実現できる。また、ダミーセルにメモリセルと同形の強
誘電体キャパシタを用いて上記の二つの信号電位の低い
ほうの電位の分を発生させ、確立された技術であるＳｉ
Ｏ2 ，Ｓｉ3Ｎ4等の常誘電体キャパシタを用いてセンス
アンプで増幅する電位差の分を発生する参照電位発生法
により、強誘電体膜の加工ばらつき等によるメモリセル
の信号量ばらつきに対して高信頼の、かつ信号量の低下
に対する読み出しの余裕を大きく精密に設定できる参照
電位を発生できる。
モリセル構造の強誘電体メモリは、情報を記憶するメモ
リセルと、上記メモリセルの二値の記憶情報を判定する
ための参照電位をデータ線に発生するダミーセルとを有
し、上記ダミーセルは、常誘電体キャパシタと上記メモ
リセルと同形の強誘電体キャパシタとを含む。上記ダミ
ーセルが上記データ線に出力する参照電位は、上記メモ
リセルの強誘電体キャパシタが疲労する前の状態にある
とき上記メモリセルの二値の記憶情報に対応してデータ
線に出力される二つの信号電位の丁度中間の電位よりも
低くなるように、望ましくは上記の二つの信号電位のう
ち低い方の電位よりも高くその差がセンスアンプの最小
検知可能電位差になるように、上記ダミーセルの常誘電
体キャパシタの容量を決める。参照電位を上記の二つの
信号電位の丁度中間の電位よりも低くすることにより、
メモリセルの強誘電体キャパシタの疲労現象による信号
量低下に対して、より大きなメモリアクセス可能回数を
実現できる。また、ダミーセルにメモリセルと同形の強
誘電体キャパシタを用いて上記の二つの信号電位の低い
ほうの電位の分を発生させ、確立された技術であるＳｉ
Ｏ2 ，Ｓｉ3Ｎ4等の常誘電体キャパシタを用いてセンス
アンプで増幅する電位差の分を発生する参照電位発生法
により、強誘電体膜の加工ばらつき等によるメモリセル
の信号量ばらつきに対して高信頼の、かつ信号量の低下
に対する読み出しの余裕を大きく精密に設定できる参照
電位を発生できる。
【０００８】本発明の別の１Ｔｒ１Ｃ型メモリセル構造
の強誘電体メモリは、ダミーセルに属する上記データ線
の一部は電源電圧に、その他のデータ線部分およびこれ
と対をなし所望のメモリセルが接続するデータ線を別電
位にプリチャージし、読み出し動作を行う。上記方法に
より発生する参照電位が、上記メモリセルの強誘電体キ
ャパシタが疲労する前の状態のとき上記メモリセルが二
値の記憶情報に対応してデータ線に出力される二つの信
号電位の丁度中間の電位よりも低くなるように、望まし
くは上記の二つの信号電位のうち低い方の電位よりも高
くその差がセンスアンプの最小検知可能電位差になるよ
うに、上記参照電位を発生させる上記データ線を分割プ
リチャージする。参照電位を上記の二つの信号電位の丁
度中間の電位よりも低くすることにより、メモリセルの
強誘電体キャパシタの疲労現象による信号量低下に対し
て、より大きなメモリアクセス可能回数を実現できる。
また、メモリセルとの同形のダミーセルとプリチャージ
させたデータ線の一部とを用いて上記参照電位を発生さ
せることにより、強誘電体膜の加工ばらつき等によるメ
モリセルの信号量ばらつきに対して高信頼の、かつ高集
積な強誘電体メモリを実現できる効果が得られる。
の強誘電体メモリは、ダミーセルに属する上記データ線
の一部は電源電圧に、その他のデータ線部分およびこれ
と対をなし所望のメモリセルが接続するデータ線を別電
位にプリチャージし、読み出し動作を行う。上記方法に
より発生する参照電位が、上記メモリセルの強誘電体キ
ャパシタが疲労する前の状態のとき上記メモリセルが二
値の記憶情報に対応してデータ線に出力される二つの信
号電位の丁度中間の電位よりも低くなるように、望まし
くは上記の二つの信号電位のうち低い方の電位よりも高
くその差がセンスアンプの最小検知可能電位差になるよ
うに、上記参照電位を発生させる上記データ線を分割プ
リチャージする。参照電位を上記の二つの信号電位の丁
度中間の電位よりも低くすることにより、メモリセルの
強誘電体キャパシタの疲労現象による信号量低下に対し
て、より大きなメモリアクセス可能回数を実現できる。
また、メモリセルとの同形のダミーセルとプリチャージ
させたデータ線の一部とを用いて上記参照電位を発生さ
せることにより、強誘電体膜の加工ばらつき等によるメ
モリセルの信号量ばらつきに対して高信頼の、かつ高集
積な強誘電体メモリを実現できる効果が得られる。
【０００９】本発明の別の１Ｔｒ１Ｃ型メモリセル構造
の強誘電体メモリは、情報を記憶するメモリセルと、上
記メモリセルと同形の強誘電体キャパシタを備えた第１
のダミーセルが付属したデータ線対と、常誘電体キャパ
シタと上記メモリセルと同形の強誘電体キャパシタとを
備えた第２のダミーセルが付属したデータ線対とが、交
互に配置され、隣り合う２本のデータ線間すべてに置か
れた差動型センスアンプと、隣り合う二つの差動型セン
スアンプを同時に選択駆動できる選択回路と、隣り合う
３本のデータ線を同時に選択できるプリチャージ回路と
を有する。読み出し時にはメモリセルの情報を出力する
データ線に隣り合う２本のデータ線に、上記第１および
第２のダミーセルから参照電位をそれぞれ発生して、こ
れらの参照電位と上記メモリセルの情報を出力したデー
タ線の電位とを、上記メモリセルの情報が出力されるデ
ータ線につながる二つのセンスアンプを選択駆動するこ
とによって比較し、上記メモリセルの情報を判定する。
の強誘電体メモリは、情報を記憶するメモリセルと、上
記メモリセルと同形の強誘電体キャパシタを備えた第１
のダミーセルが付属したデータ線対と、常誘電体キャパ
シタと上記メモリセルと同形の強誘電体キャパシタとを
備えた第２のダミーセルが付属したデータ線対とが、交
互に配置され、隣り合う２本のデータ線間すべてに置か
れた差動型センスアンプと、隣り合う二つの差動型セン
スアンプを同時に選択駆動できる選択回路と、隣り合う
３本のデータ線を同時に選択できるプリチャージ回路と
を有する。読み出し時にはメモリセルの情報を出力する
データ線に隣り合う２本のデータ線に、上記第１および
第２のダミーセルから参照電位をそれぞれ発生して、こ
れらの参照電位と上記メモリセルの情報を出力したデー
タ線の電位とを、上記メモリセルの情報が出力されるデ
ータ線につながる二つのセンスアンプを選択駆動するこ
とによって比較し、上記メモリセルの情報を判定する。
【００１０】上記常誘電体キャパシタの容量は、第２の
ダミーセルが発生する参照電位が、上記メモリセルの強
誘電体キャパシタが疲労前の状態にあるとき上記メモリ
セルの二値の記憶情報に対応してデータ線に出力される
二つの信号電位の丁度中間の電位よりも低くなるよう
に、望ましくは上記の二つの信号電位のうち低い方の電
位よりも高く、その差がセンスアンプの最小検知可能電
位差になるように決める。第１のダミーセルからは上記
の二つの信号電位のうち低い方の電位と同電位の参照電
位を発生する。第２のダミーセルから発生する参照電位
を上記の二つの信号電位の丁度中間の電位よりも低くす
ることにより、メモリセルの強誘電体キャパシタの疲労
現象による信号量低下に対して、より大きなメモリアク
セス可能回数を実現できる。また、参照電位を二つ発生
させ、メモリセルの低い方の出力電位を高い方の参照電
位で判定し、メモリセルの高い方の出力電位を低い方の
参照電位で判定することによって、実効的にセンスアン
プの感度が向上し、メモリセルの強誘電体キャパシタの
疲労現象による信号量低下に対して大きなメモリアクセ
ス可能回数が得られる。
ダミーセルが発生する参照電位が、上記メモリセルの強
誘電体キャパシタが疲労前の状態にあるとき上記メモリ
セルの二値の記憶情報に対応してデータ線に出力される
二つの信号電位の丁度中間の電位よりも低くなるよう
に、望ましくは上記の二つの信号電位のうち低い方の電
位よりも高く、その差がセンスアンプの最小検知可能電
位差になるように決める。第１のダミーセルからは上記
の二つの信号電位のうち低い方の電位と同電位の参照電
位を発生する。第２のダミーセルから発生する参照電位
を上記の二つの信号電位の丁度中間の電位よりも低くす
ることにより、メモリセルの強誘電体キャパシタの疲労
現象による信号量低下に対して、より大きなメモリアク
セス可能回数を実現できる。また、参照電位を二つ発生
させ、メモリセルの低い方の出力電位を高い方の参照電
位で判定し、メモリセルの高い方の出力電位を低い方の
参照電位で判定することによって、実効的にセンスアン
プの感度が向上し、メモリセルの強誘電体キャパシタの
疲労現象による信号量低下に対して大きなメモリアクセ
ス可能回数が得られる。
【００１１】上記のいずれの発明でも、センスアンプで
電位差を増幅する前にダミーセルに付属するワード線を
制御して上記ダミーセルに含まれるトランジスタを非導
通にし、一連の読み出し動作の最後に上記ワード線を制
御して上記トランジスタを導通させて上記ダミーセルに
含まれるキャパシタにかかる電圧を０にする駆動法が好
ましい。この駆動法により、ダミーセルの強誘電体キャ
パシタの破壊読み出しを回避でき、安定した参照電位の
発生が実現できる。
電位差を増幅する前にダミーセルに付属するワード線を
制御して上記ダミーセルに含まれるトランジスタを非導
通にし、一連の読み出し動作の最後に上記ワード線を制
御して上記トランジスタを導通させて上記ダミーセルに
含まれるキャパシタにかかる電圧を０にする駆動法が好
ましい。この駆動法により、ダミーセルの強誘電体キャ
パシタの破壊読み出しを回避でき、安定した参照電位の
発生が実現できる。
【００１２】
【発明の実施の形態】図１は、強誘電体メモリのセル構
成を示す本発明の第１の実施例である。１アレー単位
は、一つのセンスアンプに２本の対データ線ＤＬＭmと
ＢＬＭmが結合されている。ｍはアレーの順番をあらわ
す。各データ線には強誘電体キャパシタＣＦＥと電界効
果トランジスタからなるメモリセルがｎ個(ＤＬＭmには
ＭＣ1 2mからＭＣ2n-1 2m-1，ＢＬＭmにはＭＣ2 2mから
ＭＣ2n 2m-1 ）と、メモリセルと同形セルおよび常誘電
体キャパシタＣＯと電界効果トランジスタからなるセル
を組み合わせたダミーセルが１個（ＤＬＭmにはＤＣ
2m-1，ＢＬＭmにはＤＣ2m）結合されている。ダミーセ
ルの強誘電体キャパシタは動作中分極反転が起こらない
方向に分極させておく。常誘電体キャパシタＣＯの容量
は（ＶＲＥＦ−ＶＳＳ）／（ＶＣＣ−ＶＲＥＦ）×ＣＤ
ーＣＦＥ0（ＣＦＥ0はＣＦＥの非反転時容量、ＶＲＥＦ
は参照電位）とする。
成を示す本発明の第１の実施例である。１アレー単位
は、一つのセンスアンプに２本の対データ線ＤＬＭmと
ＢＬＭmが結合されている。ｍはアレーの順番をあらわ
す。各データ線には強誘電体キャパシタＣＦＥと電界効
果トランジスタからなるメモリセルがｎ個(ＤＬＭmには
ＭＣ1 2mからＭＣ2n-1 2m-1，ＢＬＭmにはＭＣ2 2mから
ＭＣ2n 2m-1 ）と、メモリセルと同形セルおよび常誘電
体キャパシタＣＯと電界効果トランジスタからなるセル
を組み合わせたダミーセルが１個（ＤＬＭmにはＤＣ
2m-1，ＢＬＭmにはＤＣ2m）結合されている。ダミーセ
ルの強誘電体キャパシタは動作中分極反転が起こらない
方向に分極させておく。常誘電体キャパシタＣＯの容量
は（ＶＲＥＦ−ＶＳＳ）／（ＶＣＣ−ＶＲＥＦ）×ＣＤ
ーＣＦＥ0（ＣＦＥ0はＣＦＥの非反転時容量、ＶＲＥＦ
は参照電位）とする。
【００１３】図２は、図１の実施例で発生させる参照電
位である。読み出し時に、メモリセルの強誘電体キャパ
シタの分極が非反転の場合データ線に発生する電位が非
反転信号、反転した場合に発生する電位が反転信号であ
る。参照電位ＶＲＥＦは反転信号と非反転信号との丁度
中間の電位よりも低く、望ましくは非反転信号より高く
その差がセンスアンプで検知可能な電位差（例えば２０
０ｍＶ）である電位とする。
位である。読み出し時に、メモリセルの強誘電体キャパ
シタの分極が非反転の場合データ線に発生する電位が非
反転信号、反転した場合に発生する電位が反転信号であ
る。参照電位ＶＲＥＦは反転信号と非反転信号との丁度
中間の電位よりも低く、望ましくは非反転信号より高く
その差がセンスアンプで検知可能な電位差（例えば２０
０ｍＶ）である電位とする。
【００１４】図３は、図１における読み出し動作を示す
ものである。ＭＣ1 2m-1セル選択の例を示す。ダミーセ
ルは、選択メモリセルのデータ線対で、選択メモリセル
側でないデータ線ＢＬＭm に結合しているＤＣ2mが選択
される。まずＰＣＳスイッチを切り、ＶＳＳにプリチャ
ージされていたデータ線対を分離しフローティング状態
にする。同時にメモリセルのワード線ＶＷ1 とダミーセ
ルのワード線ＶＷＤ2を駆動する。この状態でＶＳＳに
プリチャージされていたプレート線ＶＰ1 とＶＰＤ2を
ＶＣＣに駆動する。このとき、ダミーセル側データ線Ｂ
ＬＭmには図１に示した参照電位ＶＲＥＦが発生する。
一方メモリセル側データ線ＤＬＭm には、書き込まれて
いる分極方向に応じて反転信号か非反転信号（図２参
照）が発生する。その後、ダミーセルのＣＦＥが分極反
転しないようにＶＷＤ2 を閉じた上で、センスアンプで
ＤＬＭmとＢＬＭmとの電位差をＶＳＳとＶＣＣに増幅す
る。増幅したデータ線電位はＹＳm によりＩ／Ｏ線に読
み出す。読み出し終了後、プレート線ＶＰ1とＶＰＤ2を
ＶＳＳに戻してメモリセルのＣＦＥの再書き込みを行
い、センスアンプをオフにする。ＤＬＭmとＢＬＭmをＶ
ＳＳに再びプリチャージし、ＶＷＤ2 をオンにしてダミ
ーセルのキャパシタにかかっている電位差を０にする。
ＶＷＤ2 をオフにして一連の読み出し動作を終了する。
ものである。ＭＣ1 2m-1セル選択の例を示す。ダミーセ
ルは、選択メモリセルのデータ線対で、選択メモリセル
側でないデータ線ＢＬＭm に結合しているＤＣ2mが選択
される。まずＰＣＳスイッチを切り、ＶＳＳにプリチャ
ージされていたデータ線対を分離しフローティング状態
にする。同時にメモリセルのワード線ＶＷ1 とダミーセ
ルのワード線ＶＷＤ2を駆動する。この状態でＶＳＳに
プリチャージされていたプレート線ＶＰ1 とＶＰＤ2を
ＶＣＣに駆動する。このとき、ダミーセル側データ線Ｂ
ＬＭmには図１に示した参照電位ＶＲＥＦが発生する。
一方メモリセル側データ線ＤＬＭm には、書き込まれて
いる分極方向に応じて反転信号か非反転信号（図２参
照）が発生する。その後、ダミーセルのＣＦＥが分極反
転しないようにＶＷＤ2 を閉じた上で、センスアンプで
ＤＬＭmとＢＬＭmとの電位差をＶＳＳとＶＣＣに増幅す
る。増幅したデータ線電位はＹＳm によりＩ／Ｏ線に読
み出す。読み出し終了後、プレート線ＶＰ1とＶＰＤ2を
ＶＳＳに戻してメモリセルのＣＦＥの再書き込みを行
い、センスアンプをオフにする。ＤＬＭmとＢＬＭmをＶ
ＳＳに再びプリチャージし、ＶＷＤ2 をオンにしてダミ
ーセルのキャパシタにかかっている電位差を０にする。
ＶＷＤ2 をオフにして一連の読み出し動作を終了する。
【００１５】この実施例によれば、ダミーセルにメモリ
セルと同形の強誘電体キャパシタを用いてメモリセルの
非反転信号量を発生し、既に確立した技術のある常誘電
体キャパシタを用いてセンスアンプで検知する電位差を
高精度に発生する。このため、メモリセルの強誘電体キ
ャパシタの特性のばらつきに対して信頼性が高く、疲労
による信号量の低下に対して許容メモリアクセス回数を
大きくとれる参照電位を精密に供給できる。
セルと同形の強誘電体キャパシタを用いてメモリセルの
非反転信号量を発生し、既に確立した技術のある常誘電
体キャパシタを用いてセンスアンプで検知する電位差を
高精度に発生する。このため、メモリセルの強誘電体キ
ャパシタの特性のばらつきに対して信頼性が高く、疲労
による信号量の低下に対して許容メモリアクセス回数を
大きくとれる参照電位を精密に供給できる。
【００１６】図４に、第１の実施例の参照電位ＶＲＥＦ
を発生させる、図１に示した実施例以外のダミーセルの
例を示す。図４(ａ)は、強誘電体キャパシタの非反転容
量がＣＤ・（ＶＲＥＦ−ＶＳＳ）／（ＶＣＣーＶＲＥ
Ｆ）の１Ｔｒ１Ｃ型のダミーセルである。容量を持つな
らば、常誘電体キャパシタに代えることもできる。図４
(ｂ)はメモリセルと同形の１Ｔｒ１Ｃ型のダミーセルで
ある。ただし読み出す際には、ダミーセルプレート線を
ＶＣＣではなく（１＋ＣＤ／ＣＦＥ0)×ＶＲＥＦ−ＣＤ
／ＣＦＥ0×ＶＳＳ に駆動する。図１のダミーセルを図
４のダミーセルに置き換えても、疲労による信号量の低
下に対して許容メモリアクセス回数を大きく取れる効果
がある。
を発生させる、図１に示した実施例以外のダミーセルの
例を示す。図４(ａ)は、強誘電体キャパシタの非反転容
量がＣＤ・（ＶＲＥＦ−ＶＳＳ）／（ＶＣＣーＶＲＥ
Ｆ）の１Ｔｒ１Ｃ型のダミーセルである。容量を持つな
らば、常誘電体キャパシタに代えることもできる。図４
(ｂ)はメモリセルと同形の１Ｔｒ１Ｃ型のダミーセルで
ある。ただし読み出す際には、ダミーセルプレート線を
ＶＣＣではなく（１＋ＣＤ／ＣＦＥ0)×ＶＲＥＦ−ＣＤ
／ＣＦＥ0×ＶＳＳ に駆動する。図１のダミーセルを図
４のダミーセルに置き換えても、疲労による信号量の低
下に対して許容メモリアクセス回数を大きく取れる効果
がある。
【００１７】図５は強誘電体メモリのセル構成を示す本
発明の第２の実施例である。この実施例でも、第１実施
例と同じ参照電位ＶＲＥＦを発生させる。ダミーセルは
メモリセルと同形である。データ線ＤＬＭmはＰＣＢ1，
ＢＬＭmはＰＣＢ2によりメモリセル側（ＤＬＭ1m，ＢＬ
Ｍ1m）とダミーセル側（ＤＬＭ2m，ＢＬＭ2m）に分けら
れる。ただしメモリセル側ＤＬＭ1m，ＢＬＭ1m のデー
タ線容量をＣＤ1，ダミーセル側ＤＬＭ2m，ＢＬＭ2mの
データ線容量ＣＤ2 としたときに、ＶＲＥＦ＝（ＣＦＥ
0＋ＣＤ2)ＶＣＣ／（ＣＦＥ0＋ＣＤ1＋ＣＤ2）が成り立
つように分割する。メモリセル側データ線にはＶＳＳプ
リチャージ回路、ダミーセル側データ線にはＶＣＣプリ
チャージ回路が付属している。
発明の第２の実施例である。この実施例でも、第１実施
例と同じ参照電位ＶＲＥＦを発生させる。ダミーセルは
メモリセルと同形である。データ線ＤＬＭmはＰＣＢ1，
ＢＬＭmはＰＣＢ2によりメモリセル側（ＤＬＭ1m，ＢＬ
Ｍ1m）とダミーセル側（ＤＬＭ2m，ＢＬＭ2m）に分けら
れる。ただしメモリセル側ＤＬＭ1m，ＢＬＭ1m のデー
タ線容量をＣＤ1，ダミーセル側ＤＬＭ2m，ＢＬＭ2mの
データ線容量ＣＤ2 としたときに、ＶＲＥＦ＝（ＣＦＥ
0＋ＣＤ2)ＶＣＣ／（ＣＦＥ0＋ＣＤ1＋ＣＤ2）が成り立
つように分割する。メモリセル側データ線にはＶＳＳプ
リチャージ回路、ダミーセル側データ線にはＶＣＣプリ
チャージ回路が付属している。
【００１８】図６は図５における読み出し動作を示すも
のである。ＭＣ1 2m-1セル選択の例を示す。待機時には
ＰＣＡ，ＰＣＢ1，ＰＣＢ2はオンであり、データ線はメ
モリセル側とダミーセル側がつながった状態でＶＳＳに
プリチャージされている。読み出し開始するときにはＰ
ＣＢ2 をオフにして選択ダミーセル側のデータ線を分離
し、ＰＣＣ2をオンにしてＢＬＭ2m をＶＣＣにプリチャ
ージする。その後ＰＣＣ2，ＰＣＡをオフにしてデータ
線をフローティングにし、ＰＣＢ2をオンにして、以下
第１実施例と同様の手順により読み出し動作を行う。
のである。ＭＣ1 2m-1セル選択の例を示す。待機時には
ＰＣＡ，ＰＣＢ1，ＰＣＢ2はオンであり、データ線はメ
モリセル側とダミーセル側がつながった状態でＶＳＳに
プリチャージされている。読み出し開始するときにはＰ
ＣＢ2 をオフにして選択ダミーセル側のデータ線を分離
し、ＰＣＣ2をオンにしてＢＬＭ2m をＶＣＣにプリチャ
ージする。その後ＰＣＣ2，ＰＣＡをオフにしてデータ
線をフローティングにし、ＰＣＢ2をオンにして、以下
第１実施例と同様の手順により読み出し動作を行う。
【００１９】本実施例によれば、図１から図３の実施例
と同じ効果がある。また、常誘電体キャパシタが不要な
分、高集積な強誘電体メモリを実現できる。
と同じ効果がある。また、常誘電体キャパシタが不要な
分、高集積な強誘電体メモリを実現できる。
【００２０】図７は、別の参照電位発生法により読み出
しを行う強誘電体メモリのセル構成を示す本発明の第３
の実施例である。データ線はセンスアンプで連続的に結
ばれている。例えば、データ線ＤＬＭx-1とＤＬＭxの
間、ＤＬＭxとＤＬＭx+1との間にセンスアンプが一つず
つ配置されている。各データ線には、第１実施例と同形
のダミーセルと、メモリセルと同形のダミーセルが２個
ずつ交互に付属している。例えば、データ線ＤＬＭx-1
とＤＬＭxにはメモリセルと同形のセルと常誘電体キャ
パシタを備えたセルからなるダミーセル、ＤＬＭx+1，
ＤＬＭx+2にはメモリセルと同形のダミーセルがついて
いる。ダミーセルの強誘電体キャパシタは動作中分極反
転が起こらない方向に分極させておく。また、データ線
にはＰＣx 等で制御され、同時に３本のデータ線を選択
できるＶＳＳプリチャージ回路が付属している。センス
アンプは、ＰＣＳx 等により同時に二つ選択駆動できる
回路を備えている。
しを行う強誘電体メモリのセル構成を示す本発明の第３
の実施例である。データ線はセンスアンプで連続的に結
ばれている。例えば、データ線ＤＬＭx-1とＤＬＭxの
間、ＤＬＭxとＤＬＭx+1との間にセンスアンプが一つず
つ配置されている。各データ線には、第１実施例と同形
のダミーセルと、メモリセルと同形のダミーセルが２個
ずつ交互に付属している。例えば、データ線ＤＬＭx-1
とＤＬＭxにはメモリセルと同形のセルと常誘電体キャ
パシタを備えたセルからなるダミーセル、ＤＬＭx+1，
ＤＬＭx+2にはメモリセルと同形のダミーセルがついて
いる。ダミーセルの強誘電体キャパシタは動作中分極反
転が起こらない方向に分極させておく。また、データ線
にはＰＣx 等で制御され、同時に３本のデータ線を選択
できるＶＳＳプリチャージ回路が付属している。センス
アンプは、ＰＣＳx 等により同時に二つ選択駆動できる
回路を備えている。
【００２１】図８は図７の実施例で発生させる参照電位
を示す。読み出し時に、メモリセルの強誘電体キャパシ
タの分極が非反転の場合データ線に発生する電位が非反
転信号、反転した場合に発生する電位が反転信号であ
る。参照電位ＶＲＥＦ1 は第１の実施例の参照電位ＶＲ
ＥＦと同電位とする。別の参照電位ＶＲＥＦ2 は非反転
信号量と同電位とする。反転信号はＶＲＥＦ2との差
を、非反転信号はＶＲＥＦ1との差をセンスアンプで増
幅する。
を示す。読み出し時に、メモリセルの強誘電体キャパシ
タの分極が非反転の場合データ線に発生する電位が非反
転信号、反転した場合に発生する電位が反転信号であ
る。参照電位ＶＲＥＦ1 は第１の実施例の参照電位ＶＲ
ＥＦと同電位とする。別の参照電位ＶＲＥＦ2 は非反転
信号量と同電位とする。反転信号はＶＲＥＦ2との差
を、非反転信号はＶＲＥＦ1との差をセンスアンプで増
幅する。
【００２２】図９は図７における読み出し動作を示すも
のである。ＭＣ2 x セル選択の例を示す。待機時には全
てのデータ線をＶＳＳにプリチャージしておく。読み出
し開始時にはＰＣxをオフにして３本のデータ線ＤＬＭ
x-1，ＤＬＭx，ＤＬＭx+1をフローティングにする。同
時にＶＷ2とＶＷＤ2をオンにしてメモリセルＭＣ2xとダ
ミーセルＤＣx-1，ＤＣx+1を選択する。また、ＰＣＳx
をオンにしてＤＭＬxに隣接する二つのセンスアンプを
選択しておく。次に、プレート線ＶＰx，ＶＰＤx-1,Ｖ
ＰＤx+1をＶＳＳからＶＣＣに駆動すると、ＤＬＭx-1に
は参照電位ＶＲＥＦ1，ＤＬＭxには分極方向に応じて反
転信号あるいは非反転信号電位、ＤＬＭx+1には参照電
位ＶＲＥＦ2 が発生する（図８参照）。ダミーセルに分
極反転が起こらないようにＶＷＤ2をオフにした後、セ
ンスアンプをオンにしてＤＬＭxとＤＭＬx-1，ＤＭＬ
x+1との電位差をＶＣＣにまで増幅する。このときメモ
リセルの反転信号電位はＶＲＥＦ2との間で主に増幅さ
れ、非反転信号電位はＶＲＥＦ1との間で主に増幅され
る。このためメモリセルの強誘電体キャパシタが疲労し
て反転信号電位が次第に減少しても、見掛け上非反転信
号電位（疲労しても減少しない）との差が、ＶＲＥＦ1
−ＶＲＥＦ2以下になるまでは、メモリセルの分極情報
を読み出すことができる。増幅後、ＹＳx によりＩ／Ｏ
線にメモリセルの分極情報を読み出す。その後、駆動し
たプレート線ＶＰx ，ＶＰＤx-1，ＶＰＤx+1をＶＳＳに
戻してメモリセルにもとの情報を再書き込みした後、セ
ンスアンプをオフにする。ＰＣxをオンにして３本のデ
ータ線ＤＬＭx-1，ＤＬＭx，ＤＬＭx+1を再びＶＳＳに
プリチャージする。同時にＰＣＳx をオフにしてセンス
アンプを非選択の状態に戻しておく。最後にＶＷＤ2 を
オンにしてダミーセルのキャパシタにかかる電圧を０に
リセットし、ＶＷ2とＶＷＤ2をオフにする。
のである。ＭＣ2 x セル選択の例を示す。待機時には全
てのデータ線をＶＳＳにプリチャージしておく。読み出
し開始時にはＰＣxをオフにして３本のデータ線ＤＬＭ
x-1，ＤＬＭx，ＤＬＭx+1をフローティングにする。同
時にＶＷ2とＶＷＤ2をオンにしてメモリセルＭＣ2xとダ
ミーセルＤＣx-1，ＤＣx+1を選択する。また、ＰＣＳx
をオンにしてＤＭＬxに隣接する二つのセンスアンプを
選択しておく。次に、プレート線ＶＰx，ＶＰＤx-1,Ｖ
ＰＤx+1をＶＳＳからＶＣＣに駆動すると、ＤＬＭx-1に
は参照電位ＶＲＥＦ1，ＤＬＭxには分極方向に応じて反
転信号あるいは非反転信号電位、ＤＬＭx+1には参照電
位ＶＲＥＦ2 が発生する（図８参照）。ダミーセルに分
極反転が起こらないようにＶＷＤ2をオフにした後、セ
ンスアンプをオンにしてＤＬＭxとＤＭＬx-1，ＤＭＬ
x+1との電位差をＶＣＣにまで増幅する。このときメモ
リセルの反転信号電位はＶＲＥＦ2との間で主に増幅さ
れ、非反転信号電位はＶＲＥＦ1との間で主に増幅され
る。このためメモリセルの強誘電体キャパシタが疲労し
て反転信号電位が次第に減少しても、見掛け上非反転信
号電位（疲労しても減少しない）との差が、ＶＲＥＦ1
−ＶＲＥＦ2以下になるまでは、メモリセルの分極情報
を読み出すことができる。増幅後、ＹＳx によりＩ／Ｏ
線にメモリセルの分極情報を読み出す。その後、駆動し
たプレート線ＶＰx ，ＶＰＤx-1，ＶＰＤx+1をＶＳＳに
戻してメモリセルにもとの情報を再書き込みした後、セ
ンスアンプをオフにする。ＰＣxをオンにして３本のデ
ータ線ＤＬＭx-1，ＤＬＭx，ＤＬＭx+1を再びＶＳＳに
プリチャージする。同時にＰＣＳx をオフにしてセンス
アンプを非選択の状態に戻しておく。最後にＶＷＤ2 を
オンにしてダミーセルのキャパシタにかかる電圧を０に
リセットし、ＶＷ2とＶＷＤ2をオフにする。
【００２３】本実施例によれば、メモリセルの疲労によ
り次第に反転信号が低下しても、見かけ上反転信号量と
非反転信号量との差がセンスアンプの検知できる最小の
電位差になるまで読み出しが可能になるので、実効的に
センスアンプの感度が向上する効果がある。
り次第に反転信号が低下しても、見かけ上反転信号量と
非反転信号量との差がセンスアンプの検知できる最小の
電位差になるまで読み出しが可能になるので、実効的に
センスアンプの感度が向上する効果がある。
【００２４】以上の三つの実施例はいずれもプレート線
をＶＣＣに駆動して読み書きを行う方式を示したが、プ
レート線をＶＣＣ／２に固定して読み書きを行う方式で
も本発明の参照電位発生法は有効である。
をＶＣＣに駆動して読み書きを行う方式を示したが、プ
レート線をＶＣＣ／２に固定して読み書きを行う方式で
も本発明の参照電位発生法は有効である。
【００２５】
【発明の効果】本発明によれば、強誘電体膜疲労に対し
て高信頼性の高集積不揮発性強誘電体メモリが得られ
る。
て高信頼性の高集積不揮発性強誘電体メモリが得られ
る。
【図１】本発明の参照電位発生ダミーセルを用いたアレ
ー構成の説明図。
ー構成の説明図。
【図２】本発明の発生方式による参照電位の特性図。
【図３】図１のアレーにおける読み出し動作のタイミン
グチャート。
グチャート。
【図４】図１の参照電位を発生するダミーセルの例の説
明図。
明図。
【図５】本発明のアレー構成の説明図。
【図６】図５のアレーにおける読み出し動作のタイミン
グチャート。
グチャート。
【図７】本発明の参照電位発生ダミーセルを用いたアレ
ー構成の説明図。
ー構成の説明図。
【図８】本発明の発生方式による参照電位の特性図。
【図９】図７のアレーにおける読み出し動作のタイミン
グチャート。
グチャート。
【図１０】従来の参照電位発生ダミーセルを用いたアレ
ー構成の説明図。
ー構成の説明図。
ＶＲＥＦ…参照電位、ＤＬＭm，ＢＬＭm，ＤＬＭ，ＤＬ
Ｍ1m，ＤＬＭ2m，，ＢＬＭ1m，ＢＬＭ2m，ＤＬＭ，ＢＬ
Ｍ…データ線、ＶＷ1，ＶＷ2，ＶＷ2n-1，ＶＷ2n，ＶＷ
…メモリセルのワード線、ＶＷＤ1，ＶＷＤ2，ＶＷＤ…
ダミーセルのワード線、ＶＰ1，ＶＰ2，ＶＰx-1，Ｖ
Ｐx，ＶＰx+1，ＶＰx+2…メモリセルのプレート線、Ｖ
ＰＤ1，ＶＰＤ2，ＶＰＤ，ＶＰＤＤ，ＶＰＤx-1，ＶＰ
Ｄx，ＶＰＤx+1，ＶＰＤx+2…ダミーセルのプレート
線。
Ｍ1m，ＤＬＭ2m，，ＢＬＭ1m，ＢＬＭ2m，ＤＬＭ，ＢＬ
Ｍ…データ線、ＶＷ1，ＶＷ2，ＶＷ2n-1，ＶＷ2n，ＶＷ
…メモリセルのワード線、ＶＷＤ1，ＶＷＤ2，ＶＷＤ…
ダミーセルのワード線、ＶＰ1，ＶＰ2，ＶＰx-1，Ｖ
Ｐx，ＶＰx+1，ＶＰx+2…メモリセルのプレート線、Ｖ
ＰＤ1，ＶＰＤ2，ＶＰＤ，ＶＰＤＤ，ＶＰＤx-1，ＶＰ
Ｄx，ＶＰＤx+1，ＶＰＤx+2…ダミーセルのプレート
線。
Claims (6)
- 【請求項１】一トランジスタ一キャパシタ型メモリセル
構造の強誘電体メモリにおいて、情報を記憶するメモリ
セルと、上記メモリセルの二値の記憶情報を判定するた
めの参照電位をデータ線に発生するダミーセルとを有
し、上記ダミーセルは、常誘電体キャパシタと上記メモ
リセルと同形の強誘電体キャパシタとを含むことを特徴
とする半導体不揮発メモリ。 - 【請求項２】請求項１において、上記ダミーセルが上記
データ線に出力する参照電位は、上記メモリセルの強誘
電体キャパシタが疲労前の状態にあるとき上記メモリセ
ルの二値の記憶情報に対応してデータ線に出力される二
つの信号電位の丁度中間の電位よりも低くなるように、
ダミーセルの常誘電体キャパシタの容量が設定されてい
る半導体不揮発メモリ。 - 【請求項３】上記常誘電体キャパシタは上記データ線の
一部からなる請求項１又は請求項２に記載の半導体不揮
発性メモリ。 - 【請求項４】情報を記憶するメモリセルと、上記メモリ
セルと同形の強誘電体キャパシタを備えた第１のダミー
セルが付属したデータ線対と、請求項１又は請求項２に
記載の第２のダミーセルが付属したデータ線対とが交互
に配置され、隣り合う２本のデータ線間すべてに置かれ
た差動型センスアンプと、隣り合う二つの差動型センス
アンプを同時に選択駆動できる選択回路と、隣り合う３
本のデータ線を同時に選択できるプリチャージ回路とを
有する半導体不揮発メモリ。 - 【請求項５】請求項４において、読み出し時にメモリセ
ルの情報を出力するデータ線に隣り合う２本のデータ線
に、上記第１および第２のダミーセルから参照電位をそ
れぞれ発生して、これらの参照電位と上記メモリセルの
情報を出力したデータ線の電位とを、上記メモリセルの
情報が出力されるデータ線につながる二つのセンスアン
プを選択駆動することによって比較し、上記メモリセル
の情報を判定する半導体不揮発メモリ。 - 【請求項６】センスアンプで電位差を増幅する前に参照
電位を出力するダミーセルに付属するワード線を制御し
て上記ダミーセルに含まれるトランジスタを非導通に
し、一連の読み出し動作の最後に上記ワード線を制御し
て上記トランジスタを導通させて上記ダミーセルに含ま
れるキャパシタにかかる電圧を０にする請求項１，請求
項３または請求項４に記載の半導体不揮発メモリの駆動
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7289596A JPH09134594A (ja) | 1995-11-08 | 1995-11-08 | 半導体不揮発メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7289596A JPH09134594A (ja) | 1995-11-08 | 1995-11-08 | 半導体不揮発メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09134594A true JPH09134594A (ja) | 1997-05-20 |
Family
ID=17745289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7289596A Pending JPH09134594A (ja) | 1995-11-08 | 1995-11-08 | 半導体不揮発メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09134594A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100293622B1 (ko) * | 1997-07-16 | 2001-07-12 | 가네꼬 히사시 | 강유전체기억장치 |
| JP2002269970A (ja) * | 2001-03-05 | 2002-09-20 | Samsung Electronics Co Ltd | 強誘電体ランダムアクセスメモリ装置のデータ感知方法 |
| US6853600B2 (en) | 2002-10-15 | 2005-02-08 | Kabushiki Kaisha Toshiba | Ferro-electric random access memory using paraelectric and ferroelectric capacitor for generating a reference potential |
| KR100492793B1 (ko) * | 1997-12-24 | 2005-08-25 | 주식회사 하이닉스반도체 | 불량셀리페어기능을갖는강유전체메모리장치 |
| JP2007141371A (ja) * | 2005-11-18 | 2007-06-07 | Toshiba Corp | 温度検知回路、電圧発生回路及び半導体記憶装置 |
| US7930467B2 (en) | 2007-03-08 | 2011-04-19 | Samsung Electronics Co., Ltd. | Method of converting a hybrid hard disk drive to a normal HDD |
-
1995
- 1995-11-08 JP JP7289596A patent/JPH09134594A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100293622B1 (ko) * | 1997-07-16 | 2001-07-12 | 가네꼬 히사시 | 강유전체기억장치 |
| KR100492793B1 (ko) * | 1997-12-24 | 2005-08-25 | 주식회사 하이닉스반도체 | 불량셀리페어기능을갖는강유전체메모리장치 |
| JP2002269970A (ja) * | 2001-03-05 | 2002-09-20 | Samsung Electronics Co Ltd | 強誘電体ランダムアクセスメモリ装置のデータ感知方法 |
| US6853600B2 (en) | 2002-10-15 | 2005-02-08 | Kabushiki Kaisha Toshiba | Ferro-electric random access memory using paraelectric and ferroelectric capacitor for generating a reference potential |
| JP2007141371A (ja) * | 2005-11-18 | 2007-06-07 | Toshiba Corp | 温度検知回路、電圧発生回路及び半導体記憶装置 |
| US7930467B2 (en) | 2007-03-08 | 2011-04-19 | Samsung Electronics Co., Ltd. | Method of converting a hybrid hard disk drive to a normal HDD |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100201737B1 (ko) | 강유전체 램덤 액세스 메모리 | |
| JP3196824B2 (ja) | 強誘電体メモリ装置 | |
| JP3183076B2 (ja) | 強誘電体メモリ装置 | |
| US5677865A (en) | Ferroelectric memory using reference charge circuit | |
| JP4531886B2 (ja) | 強誘電体メモリ装置 | |
| US5959922A (en) | Ferroelectric random access memory device with reference cell array blocks | |
| JP3495905B2 (ja) | 半導体記憶装置 | |
| JP3196829B2 (ja) | 強誘電体メモリ装置 | |
| JP2005182978A (ja) | 強誘電体メモリ装置及びその駆動方法 | |
| EP0721189B1 (en) | Ferroelectric memory and method for controlling operation of the same | |
| JPH11260066A (ja) | 強誘電体メモリセルをもったメモリ及び強誘電体メモリセルの読出し方法 | |
| JP2002269971A (ja) | 半導体メモリおよび半導体メモリの駆動方法 | |
| US6525956B2 (en) | Ferroelectric capacitor memory | |
| US6208550B1 (en) | Ferroelectric memory device and method for operating thereof | |
| EP0986066A2 (en) | Ferroelectric memory and method of testing the same | |
| US5805495A (en) | Ferroelectric semiconductor memory and accessing method therefor | |
| US5940316A (en) | Ferroelectric memory device using a ferroelectric material and method of reading data from the ferroelectric memory device | |
| JP3487753B2 (ja) | 半導体記憶装置 | |
| US6438020B1 (en) | Ferroelectric memory device having an internal supply voltage, which is lower than the external supply voltage, supplied to the memory cells | |
| JPH09134594A (ja) | 半導体不揮発メモリ | |
| JP2000048577A (ja) | 強誘電体メモリ | |
| JP3397452B2 (ja) | 半導体記憶装置 | |
| US6487128B2 (en) | Integrated memory having memory cells and reference cells, and operating method for such a memory | |
| US7120045B2 (en) | Reference voltage generating apparatus for use in a ferroelectric random access memory (FRAM) and a driving method therefor | |
| JPH06119773A (ja) | 半導体メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A02 | Decision of refusal |
Effective date: 20060307 Free format text: JAPANESE INTERMEDIATE CODE: A02 |