KR100492793B1 - 불량셀리페어기능을갖는강유전체메모리장치 - Google Patents

불량셀리페어기능을갖는강유전체메모리장치 Download PDF

Info

Publication number
KR100492793B1
KR100492793B1 KR1019970073416A KR19970073416A KR100492793B1 KR 100492793 B1 KR100492793 B1 KR 100492793B1 KR 1019970073416 A KR1019970073416 A KR 1019970073416A KR 19970073416 A KR19970073416 A KR 19970073416A KR 100492793 B1 KR100492793 B1 KR 100492793B1
Authority
KR
South Korea
Prior art keywords
cell
address
ferroelectric
signal
redundant
Prior art date
Application number
KR1019970073416A
Other languages
English (en)
Other versions
KR19990053726A (ko
Inventor
김대현
김재환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970073416A priority Critical patent/KR100492793B1/ko
Publication of KR19990053726A publication Critical patent/KR19990053726A/ko
Application granted granted Critical
Publication of KR100492793B1 publication Critical patent/KR100492793B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Abstract

본 발명은 불량셀 리페어 기능을 갖는 강유전체 메모리 장치에 관한 것으로, 특히 강유전체 셀의 반복사용에 따른 Fatigue 현상에 의해 발생되는 불량셀을 사용자 모드에서 리페어하기 위한 불량셀 리페어 기능을 갖는 것으로, 이를 위해 메인어레이 내의 불량셀 저장정보를 백업하고 저장정보를 출력하는 보조 레지스터와, 리드 동작시 하이데이터와 기준전압을 상호 비교하여 패스신호 또는 페일신호를 출력하는 리페어 센스앰프와, 페일신호에 의해 동작하여 현재의 사이클에 해당하는 불량셀 지정 어드레스를 어드레스 기억셀에 래치하고, 불량셀지정 어드레스에 해당되는 대체 플래그셀에 하이데이터를 라이트하며, 플래그셀 및 어드레스 기억셀의 라이트 및 래치기능이 완료된 후 보조 레지스터에 완료신호를 출력하여 저장데이터를 출력하도록 하고, 이후 불량셀지정 어드레스가 입력되면 리던던트 어레이를 지정하도록 하는 매취신호를 출력하며, 리던던트 로오패스에 의해 리던던트 어레이부에 연결되어 있는 플래그셀부와, 보조 레지스터의 출력데이터를 입력받아 저장하며 리던던트 로오패스를 통해 입력되는 어드레스 신호에 의해 동작하여 데이터의 입/출력동작을 수행하는 리던던트 어레이부와, 불량셀지정 어드레스에 의해 플래그셀부로부터 출력되는 매취신호에 의해 정상 로오패스 라인을 차단하는 스위치부를 구비하므로써 칩의 성능 및 수명을 연장하고 비용을 절감하는 효과가 있다.

Description

불량셀 리페어 기능을 갖는 강유전체 메모리 장치
본 발명은 불량셀 리페어 기능을 갖는 강유전체 메모리 장치에 관한 것으로, 특히 강유전체 셀의 반복사용에 따른 Fatigue 현상에 의해 발생되는 불량셀을 사용자 모드에서 리페어하기 위한 불량셀 리페어 기능을 갖는 강유전체 메모리 장치에 관한 것이다.
일반적으로, 메모리 셀 어레이에 대한 내구시험(Endurance Test)을 위해서는 Burn-In Test 등 여러가지 Stress를 가하여 Back-End Test 과정 및 Qualification 과정을 통해 불량셀을 미리 걸러낸다.
그러나, FeRAM(Ferroelectric RAM)의 경우 상기한 바와 같은 내구시험을 거쳐 불량셀을 제거한 후 실제 사용자 시스템 모드에서 사용할 때 후술하겠지만 Fatigue 현상에 의해 불량셀이 발생할 수가 있다.
이 경우 그 디바이스는 더이상 사용이 불가능해진다.
본 발명은 이러한 강유전체 소자에서 Fatigue 현상에 의한 불량셀이 발생시 이를 사용자 모드에서 리페어시키기 위한 것이다.
도 1a 내지 도 1b는 강유전체로 만들어진 커패시터의 심볼과 강유전체 커패시터가 가지는 전압-전하량의 관계를 보여주는 히스테리시스 곡선을 나타낸 것이다.
상기 도 1b의 히스테리시스 곡선에서 보여지는 바와 같이 a, b 양단의 전압차가 없어지더라도 "1"와 정보를 저장하고 있는 강유전체 커패시터의 분극상태는 P1의 상태에 있게 되고, "0"의 정보를 저장하고 있는 강유전체 커패시터는 분극상태는 P3의 상태에 있게 된다.
저장된 정보를 읽어내기 위해서 강유전체 커패시터의 a, b 양단에 충분히 큰 음의 전압(〉│Vc│)을 인가하면, "1"의 정보를 저장하고 있는 강유전체 커패시터는 P1의 분극상태를 유지하고 있다가 히스테리시스 곡선을 따라 P2의 상태로 이동하게 되어 Qm1만큼의 차지(Charge)를 발생하고, 다시 양단의 전압차이를 없애주면 P3의 상태로 가게 되어, P3 상태에서의 정보의 재저장 과정을 거치면서 다시 P1의 상태로 되돌아오게 된다.
또한, "0"의 정보를 저장하고 있는 강유전체 커패시터는 P3 상태에서 P2의 상태로 되면서 Qm0만큼의 차지를 발생하게 되고 재저장 과정을 거쳐 원래의 위치인 P3로 되돌아간다.
이때 발생되어지는 차지량(Qm1, Qm0)의 차이를 감지하여 2진 정보를 저장하는 메모리를 구성할 수가 있다.
이러한 강유전체 커패시터의 특성을 이용하여 여러가지 형태의 메모리가 구성되어지고 있다.
한편, 강유전체 커패시터는 도 2와 같이 사용횟수가 누적됨에 따라 커패시터에 차지되는 양이 점차 감소하게 되는 Fatigue 현상을 가지게 되는데, 이로 인하여 전하량에 의해 유기되는 전압값 역시 변화하게 된다.
도 2는 Fatigue 현상을 개략적으로 나타낸 도면으로서, 초기 상태의 강유전체 커패시터의 히스테리시스 곡선은 실선으로 표현되고 충분히 음의 전압을 인가하면 Q0만큼의 전하가 유기된다.
그러나, 셀의 사용횟수가 증가하여 노화된 강유전체 커패시터의 상태는 점선으로 표현되는 바와 같이 Q1처럼 점차 전하량의 감쇠가 발생하게 된다.
더 상세히 기술하면, 리드(Read)/라이트(Write)시에 "0"을 저장하고 있는 강유전체 커패시터는 사용횟수에 의한 노화는 거의 발생되지 않는다.
반면에, "1"을 저장하고 있는 강유전체 커패시터는 한번 리드(Read)/라이트(Write)할 때마다 루핑(looping)하기 때문에 Fatigue에 의한 전하량의 감쇠가 발생되기 쉬워 사용횟수가 증가함에 따라 센싱마진 확보가 어렵게 되어 칩의 신뢰성에 문제를 야기하게 된다.
이에, 본 발명은 상기한 바와 같은 종래기술의 제 문제점을 해소시키기 위하여 창안된 것으로, 시스템 사용도중 사용자가 정의한 임의의 시간마다 불량셀 점검 및 대체신호를 발생하여 칩내부에서 불량셀을 여분의 정상셀로 대체시키기 위한 불량셀 리페어 기능을 갖는 강유전체 메모리 장치를 제공함에 그 목적이 있다.
상기한 바와 같은 목적을 달성하기 위한 본 발명에 따른 불량셀 리페어 기능을 갖는 강유전체 메모리 장치는, 복수개의 강유전체 셀을 구비하여 리페어 동작을 알리는 체크신호의 인에이블시 복수개의 강유전체 셀에 하이 데이터가 라이트 되는 메인어레이; 체크신호의 인에이블시 메인어레이의 데이터를 백업하고, 메인어레이 내의 불량셀 저장정보를 재저장하는 보조 레지스터; 리드동작 모드시, 복수개의 강유전체 셀에 저장된 하이 데이터와 기설정된 기준전압을 상호 비교하여, 하이데이터가 기준전압보다 고전위 레벨이면 패스신호를 출력하고, 저전위 레벨이면 페일신호를 출력하는 리페어 센스앰프; 메인어레이의 로오 어드레스에 대응하는 개수의 강유전체 셀을 구비하고, 리페어 센스앰프로부터 패스신호의 인가시 로오 어드레스와 대체된 어드레스를 비교하여 같을 경우 매취신호를 출력하고, 페일신호의 인가시 불량셀이 발생된 로오 어드레스에 해당하는 리던던트 로오패스를 선택하는 플래그셀부; 메인어레이의 복수개의 강유전체 셀을 대체하기 위한 복수개의 리던던트 강유전체 셀을 구비하고, 보조 레지스터의 불량셀 저장정보를 입력받아 리던던트 강유전체 셀에 저장하며, 리던던트 로오패스를 통해 입력되는 어드레스 신호에 의해 동작하여 불량셀 저장정보에 해당하는 강유전체 셀을 리던던트 강유전체 셀로 대체하는 리던던트 어레이부; 및 입력 어드레스 신호를 정상 로오패스 라인으로 전달하며, 불량셀 지정 어드레스에 의해 플래그셀부로부터 출력되는 매취신호에 의해 리던던트 어레이부에서 대체된 로오 어드레스를 엑세스하기 위한 리던던트 로오 패스를 선택하고 정상 로오패스 라인을 차단하는 스위치부를 구비함을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
이하, 첨부도면을 참조하여 본 발명의 실시예를 설명한다.
도 3은 본 발명의 실시예에 따른 FeRAM 리페어장치를 나타낸 것으로, 복수개의 강유전체 셀로 이루어진 메인어레이(20)와, 상기 메인어레이 내의 불량셀 저장정보를 백업하고 상기 저장정보를 출력하는 보조 레지스터(22)와, 리드동작시, 상기 백업후 불량셀에 라이트한 하이데이터와 기준전압을 상호비교하여 상기 하이데이터가 기준전압보다 고전위레벨이면 패스신호를 출력하고 저전위레벨이면 페일신호를 출력하는 리페어 센스앰프(24)와, 상기 페일신호에 의해 동작하여 현재의 사이클에 해당하는 불량셀지정 어드레스를 어드레스 기억셀에 래치하고, 상기 불량셀지정 어드레스에 해당되는 대체 플래그셀에 하이데이터를 라이트하며, 상기 플래그셀 및 어드레스 기억셀의 라이트 및 래치기능이 완료된 후 상기 보조 레지스터(22)에 완료신호를 출력하여 저장데이터를 출력하도록 하고, 이후 불량셀지정 어드레스가 입력되면 리던던트 어레이를 지정하도록 하는 매취신호를 출력하며, 리던던트 로오패스에 의해 리던던트 어레이부(28)에 연결되어 있는 플래그셀부(26)와, 상기 보조 레지스터(22)의 출력데이터를 입력받아 저장하며 상기 리던던트 로오패스를 통해 입력되는 어드레스 신호에 의해 동작하여 데이터의 입/출력동작을 수행하는 리던던트 어레이부(28)와, 입력 어드레스 신호를 정상 로오패스 라인으로 전달하며 불량셀지정 어드레스에 의해 플래그셀부로부터 출력되는 매취신호에 의해 상기 정상 로오패스 라인을 차단하는 스위치부(30)로 구성된다.
이에 대한 동작을 살펴보면, FeRAM 칩내부에서 시스템의 전원이 ON될 때마다 인에이블 신호를 발생하는 파워업 감지회로에서 체크신호가 발생하면 본 발명의 리페어 동작이 시작된다.
먼저, 이 명령어는 메인 메모리의 데이터를 임시로 보조 레지스터(22)에 싣기 위해 데이터 백업장치로 인가되고 동시에 FeRAM Chip의 검색 및 대체회로로 인가되어 검색 및 대체동작을 인에이블시킨다.
검색 및 대체회로의 동작을 살펴보면, 메인 어레이의 셀을 검색하기 위해 로오 어드레스와 컬럼 어드레스의 어드레스 버퍼에서 0번지부터 마지막번지까지 자동으로 어드레스를 증가시키는 카운터 회로를 채용하여 컬럼 어드레스를 먼저 0부터 끝까지 증가시킨다.
첫번째 로오(Row)를 보조 레지스터(22)에 백업한 후 백업 때와 동일한 어드레스 증가방식으로 데이터 "하이"를 첫번째 로오에 모두 쓴다.
이어, 리페어 센스앰프(24)로 첫번째 로오를 한 비트씩 읽어서 센스앰프의 출력이 "로우"인 비트가 하나 이상이면 페일신호를, 모두 "하이"일 때 패스신호를 발생하여 플래그셀부(26)로 인가하게 된다.
예를 들어, 첫번째 Row에서 불량셀이 발견되었다고 가정하면, 상기 플래그셀부에서는 페일신호를 받아 현재의 사이클에 해당하는 불량셀지정 로오 어드레스를 기억하게 된다.
이 기억된 불량셀지정 어드레스에 해당하는 대체될 어드레스 기억셀을 선택하여 그 해당 플래그셀을 "하이"로 라이트하고 리던던트 로오패스를 열어놓게 된다.
이후, 보조 레지스터(22)에 백업되어 있던 데이터를 대체된 리던던트 어레이부(28)에 재저장을 한 후 빠져나와서 다음 로오 어드레스를 검색하게 된다.
이렇게 하여 리페어 동작이 아닌 정상적인 리드/라이트 동작시 위에서 대체된 어드레스가 인가될 경우 상기 어드레스가 플래그셀부(26)에도 인가되므로 이 어드레스와 플래그셀과 어드레스 기억셀로 이루어진 리페어 블럭에 대체된 어드레스가 같을 경우 매취신호를 발생하게 된다.
상기 매취신호는 스위치부(30)로 인가되어 정상 로오패스를 끊어주고 리던던트 로오패스를 통해 리던던트 어레이부(28)로 액세스하도록 한다.
상기 리페어 센스앰프(24)의 구조는 일반적인 센스앰프와 동일하나 일반적인 기준전압보다 약간 높은 기준전압 Ref-Vtg1을 사용한다.
그 이유는 본래 FeRAM 메인 어레이의 메인셀에 쓰여져있던 "하이" 데이터가 완전히 불량이 발생하기 전, 즉 "로우"로 되기 전에 미리 불량셀을 골라내기 위함이다.
다음으로 플래그셀부(26)의 구성을 간단히 살펴보면, 우선 로오 어드레스에 해당하는 갯수만큼의 플래그셀을 두고 이를 라이트/리드할 수 있는 주변회로를 둔다.
또한, 리던던트 어레이부(28)의 구성은 대체가능한 숫자만큼의 Row가 존재한다.
본 발명을 요약하면, 메인어레이에 저장되어 있는 데이터를 우선 보조 레지스터(22)에 백업하고 백업이 완료된 메인어레이 셀에 하이데이터 "1"을 쓴다.
다음으로, 그 셀에 쓰여진 데이터를 읽을 때 본래 리드동작에서 쓰이는 기준전압보다 약간 높은 기준전압을 사용하는 센스앰프로 데이터를 읽는다.
이 데이터가 "하이"가 아닐 때 리페어 센스앰프(24)의 출력은 페일신호를 만들어 리페어 동작을 인에이블시킨다.
그 결과 해당 Row를 리페어 어레이로 대체하도록 하여, 다음 실제의 리드 사이클에서 해당 어드레스를 읽거나 쓸 때는 리페어 어레이의 셀을 선택하도록 한다.
이와 같은 기술을 사용하여 FeRAM Cell이 가지고 있는 고질적인 감쇄현상, 즉 Fatigue 현상을 시스템 내에서 사용자가 직접 해결할 수 있게 해준다.
이상에서 살펴본 바와 같이, 사용자가 실제 시스템에서 사용할 때 발생할 수 있는 불량셀을 정기적인 점검을 통해 정상적인 셀로 리페어 함에 따라 칩의 성능 및 수명을 연장할 수 있으며 칩의 비용을 절감할 수 있는 경제적인 효과가 있다.
본 발명은 FeRAM 소자를 실제 사용자들이 시스템에서 사용할 때 발생할지 모르는 불량셀을 사용자가 정의한 임의의 시간에 정기점검으로 색출해내어 정상적인 셀로 대체할 수 있는 기술로 FeRAM 셀을 개발하는 모든 분야에서 적용가능하며, FeRAM Cell과 같이 읽기, 쓰기를 반복 사용할 경우 Fatigue 현상과 같은 감쇄현상이 존재하는 어떤 디바이스라도 적용가능하다.
본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로 당업자라면 첨부된 특허청구의 범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.
도 1a 강유전체 커패시터(Capacitor)의 심볼.
도 1b는 강유전체 커패시터(Capacitor)의 전하량-전압특성을 나타낸 히스테리시스 곡선.
도 2는 강유전체 커패시터의 초기상태의 히스테리시스 곡선과 노화된 상태의 히스테리시스 곡선.
도 3은 본 발명의 실시예에 따른 FeRAM의 불량셀 리페어장치를 나타낸 블록도.
〈도면의 주요부분에 대한 부호의 설명〉
20 : 메인 어레이 22 : 보조 레지스터
24 : 리페어 센스앰프 26 : 플래그셀부
28 : 리던던트 어레이부 30 : 스위치부

Claims (3)

  1. 복수개의 강유전체 셀을 구비하여 리페어 동작을 알리는 체크신호의 인에이블시 상기 복수개의 강유전체 셀에 하이 데이터가 라이트 되는 메인어레이;
    상기 체크신호의 인에이블시 상기 메인어레이의 데이터를 백업하고, 상기 메인어레이 내의 불량셀 저장정보를 재저장하는 보조 레지스터;
    리드동작 모드시, 상기 복수개의 강유전체 셀에 저장된 상기 하이 데이터와 기설정된 기준전압을 상호 비교하여, 상기 하이데이터가 상기 기준전압보다 고전위 레벨이면 패스신호를 출력하고, 저전위 레벨이면 페일신호를 출력하는 리페어 센스앰프;
    상기 메인어레이의 로오 어드레스에 대응하는 개수의 강유전체 셀을 구비하고, 상기 리페어 센스앰프로부터 상기 패스신호의 인가시 상기 로오 어드레스와 대체된 어드레스를 비교하여 같을 경우 매취신호를 출력하고, 상기 페일신호의 인가시 불량셀이 발생된 로오 어드레스에 해당하는 리던던트 로오패스를 선택하는 플래그셀부;
    상기 메인어레이의 상기 복수개의 강유전체 셀을 대체하기 위한 복수개의 리던던트 강유전체 셀을 구비하고, 상기 보조 레지스터의 상기 불량셀 저장정보를 입력받아 상기 리던던트 강유전체 셀에 저장하며, 상기 리던던트 로오패스를 통해 입력되는 어드레스 신호에 의해 동작하여 상기 불량셀 저장정보에 해당하는 강유전체 셀을 상기 리던던트 강유전체 셀로 대체하는 리던던트 어레이부; 및
    입력 어드레스 신호를 정상 로오패스 라인으로 전달하며, 불량셀지정 어드레스에 의해 플래그셀부로부터 출력되는 상기 매취신호에 의해 상기 리던던트 어레이부에서 대체된 로오 어드레스를 엑세스하기 위한 상기 리던던트 로오 패스를 선택하고 정상 로오패스 라인을 차단하는 스위치부를 구비함을 특징으로 하는 불량셀 리페어 기능을 갖는 강유전체 메모리 장치.
  2. 제 1 항에 있어서, 상기 플래그셀부는
    상기 리던던트 어레이부의 로오라인과 동일한 갯수의 플래그셀; 및
    상기 각 플래그셀당 상기 불량셀지정 어드레스를 저장하는 복수개의 강유전체 셀을 구비함을 특징으로 하는 불량셀 리페어 기능을 갖는 강유전체 메모리 장치.
  3. 제 1 항에 있어서, 상기 플래그셀부는
    현재의 사이클에 해당하는 상기 불량셀지정 어드레스를 래치하고, 상기 래치동작이 완료된 이후에 상기 보조 레지스터에 완료신호를 출력하여 저장데이터를 출력하도록 하는 복수개의 강유전체 셀을 구비함을 특징으로 하는 불량셀 리페어 기능을 갖는 강유전체 메모리 장치.
KR1019970073416A 1997-12-24 1997-12-24 불량셀리페어기능을갖는강유전체메모리장치 KR100492793B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970073416A KR100492793B1 (ko) 1997-12-24 1997-12-24 불량셀리페어기능을갖는강유전체메모리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970073416A KR100492793B1 (ko) 1997-12-24 1997-12-24 불량셀리페어기능을갖는강유전체메모리장치

Publications (2)

Publication Number Publication Date
KR19990053726A KR19990053726A (ko) 1999-07-15
KR100492793B1 true KR100492793B1 (ko) 2005-08-25

Family

ID=37304328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970073416A KR100492793B1 (ko) 1997-12-24 1997-12-24 불량셀리페어기능을갖는강유전체메모리장치

Country Status (1)

Country Link
KR (1) KR100492793B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7360144B2 (en) 2005-04-21 2008-04-15 Hynix Semiconductor Inc. Multi-bit nonvolatile ferroelectric memory device having fail cell repair circuit and repair method thereof
US7930467B2 (en) 2007-03-08 2011-04-19 Samsung Electronics Co., Ltd. Method of converting a hybrid hard disk drive to a normal HDD

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429237B1 (ko) * 2002-02-21 2004-04-29 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치의 리페어 방법 및 회로
KR100689706B1 (ko) * 2004-11-01 2007-03-08 삼성전자주식회사 반도체 메모리 장치의 리던던시 회로 및 리페어 방법
US7313037B2 (en) * 2005-04-21 2007-12-25 Hynix Semiconductor Inc. RFID system including a memory for correcting a fail cell and method for correcting a fail cell using the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06309896A (ja) * 1993-04-21 1994-11-04 Hitachi Ltd 半導体記憶装置及び不良セル救済方法
JPH09134594A (ja) * 1995-11-08 1997-05-20 Hitachi Ltd 半導体不揮発メモリ
KR970043558A (ko) * 1995-12-29 1997-07-26 백영배 스판덱스용 유제
KR19980026248A (ko) * 1996-10-08 1998-07-15 김광호 자동 결함 블럭 맵핑 기능을 갖는 반도체 메모리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06309896A (ja) * 1993-04-21 1994-11-04 Hitachi Ltd 半導体記憶装置及び不良セル救済方法
JPH09134594A (ja) * 1995-11-08 1997-05-20 Hitachi Ltd 半導体不揮発メモリ
KR970043558A (ko) * 1995-12-29 1997-07-26 백영배 스판덱스용 유제
KR19980026248A (ko) * 1996-10-08 1998-07-15 김광호 자동 결함 블럭 맵핑 기능을 갖는 반도체 메모리 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7360144B2 (en) 2005-04-21 2008-04-15 Hynix Semiconductor Inc. Multi-bit nonvolatile ferroelectric memory device having fail cell repair circuit and repair method thereof
US7930467B2 (en) 2007-03-08 2011-04-19 Samsung Electronics Co., Ltd. Method of converting a hybrid hard disk drive to a normal HDD

Also Published As

Publication number Publication date
KR19990053726A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
US6216251B1 (en) On-chip error detection and correction system for an embedded non-volatile memory array and method of operation
AU2003230468B2 (en) Methods for storing data in non-volatile memories
US6345367B1 (en) Defective memory block handling system by addressing a group of memory blocks for erasure and changing the content therewith
KR100265910B1 (ko) 용장도 스위칭 방법을 사용한 반도체 메모리 디바이스
KR100327136B1 (ko) 반도체 메모리 장치 및 이 장치의 병렬 비트 테스트 방법
US4866676A (en) Testing arrangement for a DRAM with redundancy
US20080184065A1 (en) Methods and apparatus for employing redundant arrays to configure non-volatile memory
KR0121800B1 (ko) 메모리 카드장치
CN108511029B (zh) 一种fpga中双端口sram阵列的内建自测和修复系统及其方法
US6934205B1 (en) Bist for parallel testing of on chip memory
CN113393889A (zh) 记忆体系统
JP2669303B2 (ja) ビットエラー訂正機能付き半導体メモリ
US6321360B1 (en) System including a ferroelectric memory
KR100429200B1 (ko) 불휘발성 강유전체 메모리 장치의 칼럼 구제회로 및 그구제방법
KR100492793B1 (ko) 불량셀리페어기능을갖는강유전체메모리장치
EP0637034B1 (en) Method for detecting faulty elements of a redundancy semiconductor memory
US5533196A (en) Method and apparatus for testing for a sufficient write voltage level during power up of a SRAM array
JPH0479098A (ja) 半導体記憶装置
CN117037884B (zh) 在存储阵列中使用的熔断器单元及其处理方法、存储阵列
US7428671B2 (en) Memory module with test structure
JPH1196795A (ja) 半導体記憶装置
SU930388A1 (ru) Запоминающее устройство с самоконтролем
JP2000163319A (ja) 電子情報記憶方法及び電子情報記憶装置
JPH06259337A (ja) データ保護方式
US20070047289A1 (en) Semiconductor integrated circuit device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee