-
Gebiet der Erfindung
-
Die
Erfindung betrifft einen ferroelektrischen Speicher, einen nichtflüchtigen
Speicher sowie einen im Chip integrierten Speicher und insbesondere
betrifft diese eine Zweitransistor-Speichereinheit mit einer langfristigen
Speicheraufrechterhaltung und niedrigem Leistungsverbrauch.
-
Hintergrund der Erfindung
-
In
der Fachwelt ist eine Anzahl von nichtflüchtigen Festkörper-Speichervorrichtungen
bekannt. Flash-Speicher stellen gewöhnlich eine Eintransistor-Speicherzelle
dar, die in einer Anordnung mit hoher Packungsdichte hergestellt
werden kann, jedoch eine hohe Spannung erfordert und einen vergleichsweise
langsamen Programmierprozess aufweist. Elektrisch löschbare,
programmierbare Nur-Lesespeicher (EEPOM, Electrically Erasable Programmable
Read-Only Memory) stellen eine programmierbare Speicheranordnung
dar, die ähnliche strukturelle
und Verhaltens-Eigenschaften wie ein Flash-Speicher aufweisen, jedoch
selektiv gelöscht werden
können.
Ein ferroelektrischer Ein-Transistor Ein-Kondensator Speicher mit
wahlfreiem Zugriff (1T-1C FeRAM) ist einem dynamischen RAM (DRAM) ähnlich,
der ein destruktives Auslesen aufweist. Die Familie der 1T FeRAMs
ist immer noch in der Entwicklung. Diese Vorrichtungen weisen hohe Standby-Leckströme und eine
niedrige Speicheraufrechterhaltungszeit auf, welche die beiden hauptsächlichen
Hindernisse dieser Speicherfamilie darstellen.
-
Sung-Min
Yoon et al., A novel FET-type Ferroelectric Memory with Excellent
Data Retention Characteristics, beschreibt eine 1T-2C Vorrichtung, bei
der die Datenaufrechterhaltungszeiten durch Bereitstellen zweier
ferroelektrischer Kondensatoren, welche in entgegengesetzte Richtungen
polarisiert sind, verbessert sind, IEDM 2000.
-
EP 1 170 753 offenbart ein
Verfahren zum Ansteuern eines Halbleiterspeichers, der einen ferroelektrischen
Kondensator zum Speichern von mehrwertigen Daten entsprechend einer
elektrischen Verschiebung einer Polarisation eines ferroelektrischen Films
sowie einen an eine obere Elektrode oder untere Elektrode des ferroelektrischen
Kondensators angeschlossenen Detektor zum Detektieren der elektrischen
Verschiebung der Polarisation des ferroelektrischen Films umfasst,
wobei die mehrwertigen Daten durch Detektieren der elektrischen
Verschiebung der Polarisation des ferroelektrischen Films über den Detektor
durch Anlegen einer Lesespannung an die andere Elektrode aus oberer
und unterer Elektrode des ferroelektrischen Kondensators ausgelesen
werden, und wonach die an die letztere Elektrode angelegte Lesespannung
entfernt wird. Die Lesespannung weist eine solche Größe auf,
dass die elektrische Verschiebung der Polarisation des ferroelektrischen
Films auf eine Größe vor dem
Lesen der mehrwertigen Daten durch Entfernen der Lesespannung wiederhergestellt
wird.
-
Zusammenfassung der Erfindung
-
Es
ist wünschenswert,
einen FeRAM mit nichtflüchtigen
Speichereigenschaften anzugeben.
-
Es
ist zudem wünschenswert,
einen FeRAM anzugeben, der sowohl lange Speicheraufrechterhaltungseigenschaften
als auch niedrige Leistungsanforderungen aufweist.
-
Es
ist ebenso wünschenswert,
einen 2T-1C FeRAM anzugeben. Erfindungsgemäß wird ein Verfahren zum Ansteuern
einer nichtflüchtigen
ferroelektrischen Zweitransistor-Speicherzelle angegeben, umfassend:
einen ferroelektrischen Kondensator, der mit einer Wortleitung verbunden
ist und eine obere Elektrode und eine untere Elektrode aufweist;
einen ersten MOS Transistor mit einem an die untere Elektrode des
ferroelektrischen Kondensators angeschlossenen Gate, wobei ein Drain
des ersten MOS Transistors mit einer Bitleitung verbunden ist und
wobei eine Source des ersten MOS Transistors mit einer Masse verbunden
ist; einen linearen MOS Kondensator, der an einem Gateoxid des ersten
MOS Transistors vorhanden ist; und einen zweiten MOS Transistor
mit einem mit einer Programmierleitung verbundenen Gate, einem mit
der unteren Elektrode des ferroelektrischen Kondensators verbundenen
Drain und einer mit einer Masse und der Source des ersten MOS Transistors
verbundenen Source, wobei das Verfahren die Schritte aufweist: Anlegen
eines positiven Pulses an die Programmierleitung zur Entkopplung
des ferroelektrischen Kondensators von dem linearen MOS Kondensator;
und Anlegen eines positiven Pulses an die Wortleitung zum Aufbringen
einer Ladung auf den ferroelektrischen Kondensator und den linearen
MOS Kondensator, wodurch ein „0" Zustand im Speicher
erzeugt wird, oder Anlegen eines negativen Pulses an die Wortleitung,
wodurch ein „1" Zustand im Speicher
erzeugt wird; wobei ein positiver Puls an der Wortleitung während eines
Leseprozesses des sich in einem „1" Zustand befindenden Speichers die ferroelektrische
Domäne
umschaltet und den linearen MOS Kondensator lädt.
-
Wenn
der erste MOS Transistor in sowohl dem "1" als
auch dem „0" Zustand aus ist,
selbst falls eine Spannung an eine Bitleitung angelegt ist, wird ein
geringer Standby-Strom benötigt.
-
Vorzugsweise
wird der Speicher während
eines Auslesezyklus gelesen und dieser hält die Ladung auf dem ferroelektrischen
Kondensator.
-
Dem
besseren Verständnis
der Erfindung dienend werden nun spezifische Ausführungsformen mit
Bezug auf die begleitenden Abbildungen erläutert.
-
Kurzbeschreibung der Abbildungen
-
1 zeigt
den erfindungsgemäßen 2T FeRAM.
-
2a und 2b zeigen
den erfindungsgemäßen 27 FeRAM
in „0" und „1" Zuständen.
-
3 zeigt
einen bekannten 1T FeRAM am Anfang eines Programmierzyklus.
-
4 zeigt
den erfindungsgemäßen 2T FeRAM
am Anfang eines Programmierzyklus.
-
5 zeigt
einen bekannten 1T FeRAM in den „1" und „0" Zuständen.
-
6 zeigt
den erfindungsgemäßen 2T FeRAM
in den „1" und „0" Zuständen.
-
7 und 8 zeigen
den erfindungsgemäßen 2T FeRAM
während
eines Auslesevorgangs.
-
9 zeigt
eine Speicheranordnung erfindungsgemäß aufgebauter 2T Fe RAMs.
-
Detaillierte Beschreibung
der bevorzugten Ausführungsform
-
Die
Erfindung beinhaltet einen 2T FeRAM, der sowohl Probleme mit hohen
Standby-Leckströmen
als auch niedrigen Speicheraufrechterhaltungszeiten von 1T FeRAMs
löst und
der ein nicht-destruktives Auslesen aufweist.
-
Wie
vorangehend angemerkt, weist der ferroelektrische T1 Speicher verschiedene
Eigenschaften auf, die überwunden
werden müssen,
um 1T Fe Vorrichtungen für
Nutzeranwendungen tauglich zu machen. Die ferroelektrische 2T Speicherzelle
dieser Erfindung löst
die mit den ferroelektrischen 1T Speichervorrichtungen verknüpften Probleme. 1 zeigt
einen erfindungsgemäß aufgebauten
2T FeRAM, der allgemein mit 10 gekennzeichnet wird. Der FeRAM 10 beinhaltet
einen ersten MOS Transistor 12, einen zweiten MOS Transistor 14 und
einen ferroelektrischen Kondensator 16, der eine an ein
Gate 12g des ersten MOS Transistors 12 und an
ein Drain 14d des zweiten MOS Transistors 14 angeschlossene
untere Elektrode aufweist. Ein linearer Kondensator 18 befindet
sich am Gateoxid des ersten MOS Transistors 12.
-
In
der erfindungsgemäßen 2T FeRAM
Zelle ist der ferroelektrische Kondensator 16 mit dem Gate 12g eines
ersten, oder Zellen-, Transistors 12 verbunden. Der zweite
Transistor 14 ist der Programmiertransistor. Das Drain 14d des
MOS Transistors 14 ist mit der unteren Elektrode des ferroelektrischen Kondenstors 16 und
der Gateelektrode 12g des Zellentransistors 12 verbunden.
Eine Wortleitung (WL) ist an die obere Elektrode des ferroelektrischen
Kondensators 16 angeschlossen. Eine Programmierleitung
(PL) ist mit dem Gate 14g des zweiten MOS Transistors 14 verbunden
und eine Bitleitung (BL) ist mit dem Drain 12d des ersten
MOS Transistors 12, auf den hierin auch als Speichertransistor
Bezug genommen wird, verbunden.
-
2a zeigt
den erfindungsgemäßen 2T FeRAM
in einem „0" Zustand, während 2b den
2T FeRAM in einem „1" Zustand während der
Programmierung zeigt.
-
Datenaufrechterhaltung:
-
In 3 ist
ein bekannter ferroelektrischer 1T Speicher schematisch mit 20 gekennzeichnet.
Ein linearer MOS Kondensator 22 ist seriell mit einem ferroelektrischen
Kondensator 24 ausgebildet. Während des Anfangs des Programmierzyklus
(linker Bereich der Figur), fällt
eine Spannung über
den Kondensatoren 22, 24 ab. Die Ladungsmenge
auf dem ferroelektrischen Kondensator 24 und dem linearen MOS
Kondensator 22 stimmen überein.
Die elektrischen Felder über
dem ferroelektrischen und dem linearen MOS Kondensator liegen in
derselben Richtung. Am Ende des Programmierzyklus fällt die
Programmierspannung auf Null ab (rechte Seite der Abbildung). Die über die
freien Ladungen auf dem linearen MOS Kondensator erzeugte Spannung
wirkt als Batterie für
den ferroelektrischen Kondensator. Die Spannung ist jedoch entgegengesetzt
zu derjenigen der Polarisationsrichtung und wird deshalb als „Depolarisationsspannung" bezeichnet. Die
Depolarisationsspannung dreht die Polarisation schnell um und der
ferroelektrische „Speicher" verschwindet.
-
In 4 ist
der 2T FeRAM 10 am Anfang dessen Programmierzyklus gezeigt.
Zur Programmierung der ferroelektrischen Speicherzelle 10 in
einen „0" Zustand wird ein
positiver Puls an WL und an PL angelegt. Der zweite Transistor 14 schaltet
ein und verbindet die untere Elektrode des ferroelekt rischen Kondensators 16 mit
Masse, wodurch der ferroelektrische Kondensator 16 vom
linearen Kondensator 18 entkoppelt wird. Die WL Spannung
fällt lediglich über dem
ferroelektrischen Kondensator ab. Dies reduziert die Programmierspannung
verglichen mit dem ferroelektrischen 1T Speicher von 3.
Am Ende des Programmierzyklus werden die freien Elektronen 15 im
ferroelektrischen Kondensator 16 entladen. Am ferroelektrischen
Kondensator 16 liegt keine Depolarisationsspannung an,
was zu einer langen Aufrechterhaltungszeit im ferroelektrischen
2T Speicher führt.
Ein ähnliches
Schema wird zum Schreiben des Speichers hinsichtlich eines „1" Zustands verfolgt.
-
Der
Grund für
die lange Aufrechterhaltungszeit der erfindungsgemäßen Speichervorrichtung liegt
darin, dass der lineare MOS Kondensator vom ferroelektrischen Kondensator
entkoppelt ist und dass beide Elektroden des ferroelektrischen Kondensators 16 nach
der Programmierung auf demselben Potential liegen, d. h. Massepotential
und kein Depolarisationsfeld über
dem ferroelektrischen Material anliegt. Im Falle einer bekannten
1T FeRAM Speicherzelle entspricht die Spannung über dem ferroelektrischen Kondensator
nach der Programmierung der Depolarisationsspannung: Q/(Cox + Cfe), wobei
Q der Polarisationsladung entspricht, Cox ist
die Gateoxidkapazität,
der sogenannte lineare oder konstante Kondensator, und Cfe entspricht der Kapazität des ferroelektrischen Kondensators.
In dem erfindungsgemäßen 2T FeRAM
wird eine der Speicherladung entsprechende Ladung von entgegengesetzter
Polarität
auf der unteren Elektrode des ferroelektrischen Kondensators induziert.
Damit ist die Nettospeicherladung ungefähr Null. Über dem ferroelektrischen Kondensator
liegt kein Depolarisationsfeld an.
-
Standby-Strom
-
In
5 ist
der ferroelektrische 1T Speicher
20 auf der linken Seite
der Abbildung nach dem Schreiben der Vorrichtung in den „1" Zustand gezeigt.
Der Transistor
26 wird eingeschaltet und dieser verbleibt
eingeschaltet, selbst falls WL ausgeschaltet wird. Falls V
dd an BL angelegt wird, um eine weitere Speicherzelle
anzusteuern, fließt
ein Strom auf die Speicherzelle
20, obgleich diese nicht
angesteuert wird. Dies führt
zum Lesen von Rauschen und erfordert eine höhere Standby-Leistung für den Speicher
20.
Ein in jede ferroelektrische Speicherzelle einzubauender Auswahltransistor
wurde zur Adressierung dieses Problems in
US 5,932,904 , Two transistor ferroelectric
memory cell, von Hsu et al., erteilt am 3. August, 1999 sowie
US 6,146,904 , Method of
making a two transistor ferroelectric memory cell, ebenso von Hsu
et al., erteilt am 14. November, 2000 vorgeschlagen, wobei der Auswahltransistor
die Größe der Speicherzelle
wie in dieser Erfindung auf einen 2T Aufbau vergrößert, ohne
hierbei jedoch das Aufrechterhaltungsproblem des ferroelektrischen
Speichers zu lösen.
-
In 6 ist
der Speichertransistor im Falle der ferroelektrischen 2T Speicherzelle 10 in
sowohl den „1" sowie „0" Zuständen ausgeschaltet,
selbst falls die Spannung Vdd an BL anliegt.
Damit weist der erfindungsgemäße 2T FeRAM
einen niedrigen Standby-Strom auf.
-
Nicht-destruktives Auslesen
-
In 7 liegen
während
eines Lesezyklus positive Pulse an WL und BL an, wobei PL „floatend" verbleibt. Im Falle
des „0" Zustandes der erfindungsgemäßen ferroelektrischen
2T Speicherzellen lädt ein
positiver Puls an WL (mittlere Abbildung) den ferroelektrischen
Kondensator und den linearen MOS Kondensator. Es tritt kein Domänenumschalten
auf dem ferroelektrischen Kondensator auf, jedoch wird der lineare
MOS Kondensator auf Qlinear 19 aufgeladen.
Ein geringer Strom kann von der Source (Masse) zum Drain (BL) des
Speichertransistors fließen. Nach
dem Lesezyklus wird die lineare MOS Kondensatorladung Qlinear entladen
und der ferroelektrische Kondensator kehrt in seinen ursprünglichen
Zustand zurück.
-
8 zeigt
den Leseprozess des erfindungsgemäßen 2T FeRAM in einem „1" Zustand, wobei ein
positiver Puls an WL (mittlere Abbildung) die ferroelektrische Domäne umschaltet
und den linearen MOS Kondensator lädt. Ein hoher Strom kann aufgrund
einer starken Inversion eines nMOS Speichertransistors von der Source
(Masse) zum Drain (BL) des Speichertransistors fließen. Am
Ende des Lesezyklus erzeugt der lineare MOS Kondensator ein starkes „Depolarisationsfeld", welches den ferroelektrischen
Kondensator depolarisiert. Diese Eigenschaften sind denjenigen des
ferroelektrischen 1T Speichers ähnlich.
Im Falle des erfindungsgemäßen 2T FeRAM
führt die
Depolarisation den Speicher zurück
in dessen ursprünglichen
Zustand (rechte Abbildung) und ermöglicht ein nicht-destruktives
Auslesen.
-
Speicheranordnung
-
Eine
erfindungsgemäße Speicheranordnung ist
in 9 allgemein mit 30 gekennzeichnet und
beinhaltet in dieser Darstellung vier 2T FeRAM Speicherzellen, welche
erfindungsgemäß aufgebaut
sind und mit 32, 34, 36 und 38 bezeichnet
werden.
-
Somit
wurde ein nichtflüchtiger
ferroelektrischer Zweitransistor-Speicher
beschrieben. Es versteht sich, dass weitere Variationen und Modifikationen
desselben innerhalb des Schutzbereichs der in den beigefügten Patentansprüchen definierten
Erfindung erfolgen können.