DE10320625B4

DE10320625B4 - On-Chip-Komprimierung von Ladungsverteilungsdaten

Info

Publication number: DE10320625B4
Application number: DE10320625A
Authority: DE
Inventors: Jürgen T. Cupertino Rickes; Hugh P. McKinney McAdams
Original assignee: Agilent Technologies Inc; Texas Instruments Inc
Current assignee: Avago Technologies International Sales Pte Ltd; Texas Instruments Inc
Priority date: 2002-07-02
Filing date: 2003-05-08
Publication date: 2009-08-13
Anticipated expiration: 2023-05-09
Also published as: JP2004039221A; US6714469B2; DE10320625A1; KR20040004099A; US20040004873A1; KR100957389B1

Abstract

Verfahren zum Testen einer integrierten Schaltung (100), die Speicherzellen (310) enthält, wobei das Verfahren folgende Schritte aufweist:
(a) Auslesen eines Signals (BL) aus einer der Speicherzellen (310) zu einer Bitleitung (322);
(b) Vorspannen einer Referenzleitung auf eine erste/nächste Spannung aus einer Serie von Spannungen;
(c) Erzeugen eines Ergebnissignals (GIO), das angibt, ob die erste/nächste Spannung auf der Referenzleitung höher ist als eine Spannung auf der Bitleitung;
(d) Wiederholen der Schritte (b) und (c) für jede der Spannungen in der Serie, um dadurch eine Serie von Werten des Ergebnissignals (GIO) zu erzeugen; und
(e) Komprimieren der Serie von Werten unter Verwendung einer On-Chip-Schaltungsanordnung (170), um einen komprimierten Meßwert zu erzeugen, wobei die On-Chip-Schaltungsanordnung (170) zwei Ausgangsmultiplexer (230, 240) aufweist.

Description

Ein ferroelektrischer Direktzugriffsspeicher (FeRAM) umfaßt allgemein ein Array von FeRAM-Zellen, wobei jede FeRAM-Zelle zumindest einen ferroelektrischen Kondensator enthält. Jeder ferroelektrische Kondensator enthält ein ferroelektrisches Material, das zwischen leitfähigen Platten angeordnet ist. Um ein Datenbit in einer FeRAM-Zelle zu speichern, legt eine Schreiboperation Schreibspannungen an die Platten des ferroelektrischen Kondensators in der FeRAM-Zelle an, um das ferroelektrische Material in einer Richtung, die dem Datenbit, das gerade geschrieben wird, zugeordnet ist, zu polarisieren. Nachdem die Schreibspannungen entfernt sind, verbleibt eine andauernde Polarisierung in dem ferroelektrischen Material und liefert somit eine nicht-flüchtige Speicherung des gespeicherten Datenbits.
Eine herkömmliche Leseoperation für einen FeRAM bestimmt das in einer FeRAM-Zelle gespeicherte Datenbit, indem sie eine Platte eines ferroelektrischen Kondensators mit einer Bitleitung verbindet und die andere Platte auf eine Lesespannung erhöht. Falls die andauernde Polarisierung in dem ferroelektrischen Kondensator in einer der Lesespannung entsprechenden Richtung vorliegt, bewirkt die Lesespannung einen relativ geringen Strom durch den ferroelektrischen Kondensator, was zu einer geringen Ladungs- und Spannungsänderung auf der Bitleitung führt. Falls die andauernde Polarisierung anfänglich der Lesespannung entgegengesetzt ist, kehrt die Lesespannung die Richtung der andauernden Polarisierung um, wobei die Platten entladen werden und was zu einem relativ großen Ladungs- und Spannungszuwachs auf der Bitleitung führt. Ein Erfassungsverstärker kann den gespeicherten Wert aus dem bzw. der sich ergebenden Bitleitungsstrom oder -spannung ermitteln.
Die Entwicklung, Herstellung und Verwendung einer integrierten Schaltung wie beispielsweise eines FeRAM erfordern oft ein Testen, das die Charakteristika der integrierten Schaltung ermittelt und ermittelt, ob die integrierte Schaltung ordnungsgemäß funktioniert. Ein wichtiger Test für einen FeRAM ist eine Messung der Ladung, die an Bitleitungen geliefert wird, wenn Speicherzellen gelesen werden. Allgemein variiert die Bitleitungsladung oder -spannung, die sich aus einem Lesen einer FeRAM-Zelle ergibt, nicht nur gemäß dem in der FeRAM-Zelle gespeicherten Wert, sondern auch gemäß der Leistungsfähigkeit der bestimmten Fe-RAM-Zelle, die gelesen wird. Die Verteilung einer gelieferten Ladung kann für ein Identifizieren defekter FeRAM-Zellen, die nicht die richtige Ladung liefern, und für ein Auswählen von Betriebsparametern, die beim Lesen oder Schreiben von Daten Fehler eliminieren oder minimieren, kritisch sein.
Eine Ladungsverteilungsmessung testet allgemein jede FeRAM-Zelle und muß die Ladungsmenge, die aus der FeRAM-Zelle gelesen wird, für jeden Datenwert messen. Ein Messen der Ausleseladung erfordert üblicherweise eine Verwendung eines Erfassungsverstärkers, um ein aus der FeRAM-Zelle gelesenes Bitleitungssignal mit bis zu 100 oder mehr verschiedenen Referenzpegeln zu vergleichen. Jeder der Vergleiche erzeugt ein binäres Signal, das das Ergebnis des Vergleichs angibt. Die binären Vergleichsergebnissignale können unter Verwendung desselben Datenweges, der für Leseoperationen verwendet wird, ausgegeben werden. Ein Vergleichen der Bitleitungsspannung, die aus einer einzigen FeRAM-Zelle, die einen Datenwert „0" oder „1" speichert, gelesen wird, mit 100 Referenzspannungen erzeugt 100 Bits von Testdaten. Dementsprechend braucht die Testdatenmenge, die während einer Verteilungsmessung für alle Zellen in einem FeRAM erzeugt wird, unter Verwendung der normalen I/O-Zykluszeit relativ lange, um ausgegeben zu werden. Eine Ladungsverteilungsmessung für Datenwerte „0" und „1" in einem 4-Megabit-FeRAM kann beispielsweise mehr als 8 × 10⁸ Bits von Testdaten er zeugen, die zum Ausgeben mehrere Minuten benötigen können. Ferner nimmt die Testdatenmenge und die Ausgabezeit mit der Speicherkapazität zu.
Das große Volumen von Daten, die aus einem FeRAM für eine Ladungsverteilungsmessung ausgegeben wird, kann für ein effizientes Testen während der Herstellung einer integrierten Schaltung zu viel Zeit erfordern. Ein Verarbeiten der großen Datenmenge, um Bitleitungsspannungsverteilungen aufzubauen, kann ferner einen Engpaß bei einem Herstellungsprozeß bewirken. Ein Testen lediglich einer Stichprobe der Fe-RAM-Zellen in einem FeRAM kann die Datenmenge verringern, eine Stichprobenerhebung deckt jedoch manche fehlerhafte FeRAM-Zellen vielleicht nicht auf.
Angesichts der derzeitigen Einschränkung von Verfahren zum Messen von Ladungsverteilungen von FeRAMs werden Strukturen und Verfahren gesucht, die die Datenfluß- und Verarbeitungsbürden für eine Messung von Ladungsverteilungen verringern.
Die nachveröffentlichte DE 103 18 608 A1 offenbart ein Verfahren und eine Schaltung zum Messen einer Ladungsverteilung für ein Auslesen von FeRAM-Zellen, das für eine Auf-Chip-Defekterfassung und eine Parametereinstellung schnell genug ist. Ein Erfassungsverstärker des Komparatortyps und ein Referenzspannungsgenerator messen eine Bitleitungsladung oder -spannung unter Verwendung eines Auslesens der Ladung von einer FeRAM-Zelle und Vergleichens der resultierenden Bitleitungsspannung mit einer Reihe von Referenzspannungen. Eine Reihe von Ergebnissignalen von dem Erfassungsverstärker zeigt an, wenn die Bitleitungsspannung näherungsweise gleich der Referenzspannung ist. Die Ergebnissignale können für eine Analyse ausgegeben werden und/oder intern für die Defekterfassung oder Einstellung von Betriebsparametern, wie z. B. einer Referenz, die während der Leseoperation verwendet wird, verwendet werden.
DE 199 57 124 A1 offenbart ein Verfahren zum Testen von Speicherzellen mit Hysteresekurve, bei dem während eines Testvorgangs an die Speicherzelle sich stufenweise verändernde Testspannungen angelegt werden, um Speicherzellen mit deformierter Hysteresekurve zu erfassen.
US 6,357,027 B1 offenbart einen Haibleiterspeicherchip, der ein Speicherfeld mit zu untersuchenden Speicherkomponenten aufweist. Ein Mustererzeuger stellt Referenzdaten bereit, die in das Speicherfeld eingegeben und in diesem gespeichert werden sollen. Ein Vergleicher ist auf dem Speicherchip ausgebildet, um die Referenzdaten aus dem Mustererzeuger und die gespeicherten Daten aus dem Speicherfeld zu vergleichen. Der Vergleicher weist ferner eine logische Schaltung zum Vergleichen der Referenzdaten mit den gespeicherten Daten aus dem Speicherfeld auf, um ein Vergleichsergebnis bereitzustellen, das einen Übereinstimmungszustand aufweist, falls die gespeicherten Daten mit den Referenzdaten übereinstimmen, und ansonsten einen Nicht-Übereinstimmungszustand. Eine Vielzahl von Auffangregistern ist vorgesehen, um das Vergleichsergebnis aus der logischen Schaltung zu empfangen, wobei die Auffangregister einen ersten Zustand aufweisen, der dem Übereinstimmungszustand zugeordnet ist, wobei der erste Zustand auf einen zweiten Zustand gewechselt wird, falls der Nicht-Übereinstimmungszustand aus der logischen Schaltung empfangen wird. Ein Register zum Speichern und Ausgeben des ersten und zweiten Zustands der Auffangregister ist ebenfalls vorgesehen, um ein Testergebnis bereitzustellen.
Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren, eine integrierte Schaltung und eine Komprimierungsschaltung zu schaffen, die eine einfache Erfassung von Ladungsverteilungsdaten ermöglichen.
Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1, eine integrierte Schaltung gemäß Anspruch 10 sowie eine Komprimierungsschaltung gemäß Anspruch 18 gelöst.
Gemäß einem Aspekt der Erfindung mißt eine auf einem Chip befindliche bzw. On-Chip-Schaltung die Verteilung von Bitleitungsspannungen oder -ladungen, die sich aus einem Lesen von Speicherzellen, beispielsweise von FeRAM-Zellen, ergeben, und komprimiert eine Verteilung von Bitleitungsspannungsdaten. Die Messung einer Bitleitungsspannung oder -ladung beinhaltet in der Regel ein Betreiben eines Erfassungsverstärkers, um ein Bitleitungssignal mit einer Reihe von Referenzsignalen zu vergleichen. Statt Ergebnissignale direkt aus dem Erfassungsverstärker auszugeben, verarbeitet eine Komprimierungsschaltung die Ergebnissignale, um die Datenmenge zu verringern und dennoch die Informationen, die für eine Bitleitungsspannungs- oder Ladungsverteilungsmessung wichtig sind, zurückzuhalten. Die Komprimierung kann ferner Bitleitungsspannungsmessungen und die Ladungsverteilungsdaten in Formen umwandeln, die in dem Speicher oder während eines externen Verarbeitens leichter zu verwenden sind.
Ein Ausführungsbeispiel einer Komprimierungsschaltung umfaßt einen Zähler und einen Satz von Registern oder anderen Speicherelementen, die mit dem Zähler verbunden sind. Der Zähler ist mit Änderungen eines Referenzsignals synchronisiert, das in Erfassungsverstärker und in die Reihe von Vergleichen eingegeben wird, so daß die Zählung von dem Zähler eine aktuelle Referenzspannung angibt, die Erfassungsverstärker mit jeweiligen Bitleitungsspannungen vergleichen. Jedes Speicherelement entspricht einer getesteten Bitleitung und arbeitet, um die Zählung von dem Zähler zu speichern, wenn das binäre Ergebnis von einem entsprechenden Erfassungsverstärker einen bestimmten Wert aufweist oder sich von einem Wert zu einem anderen verändert. Der gespeicherte Wert am Ende der Bitleitungsspannungsmessung ist ein Zählwert, der die Referenzspannung (oder Zählung) angibt, die die Vergleiche zuerst oder zuletzt als größer als die Bitleitungsspannung angaben. Um ein Rauschen in den Vergleichen zu quantifizieren, können unter Verwendung verschiedener Auslösebedingungen mehrere Zählwerte für jede Bitleitung gespeichert werden, so daß die Zählwerte angeben, wenn mehr als ein Übergang in dem Ergebnissestrom stattfindet.
Ein spezifisches Ausführungsbeispiel der Erfindung ist ein Verfahren zum Testen einer integrierten Schaltung, die Speicherzellen, beispielsweise FeRAM-Zellen, enthält. Das Verfahren startet mit einem Auslesen eines Signals aus ei ner der Speicherzellen zu einer Bitleitung, Vorspannen einer Referenzleitung zu einer ersten/nächsten Spannung aus einer Serie von Referenzspannungen und Erzeugen eines Ergebnissignals, das angibt, ob die erste/nächste Spannung auf der Referenzleitung höher ist als eine Spannung auf der Bitleitung. Diese Schritte können für jede der Serie von Referenzspannungen wiederholt werden, obwohl ein wiederholtes Auslesen des Signals aus einer Speicherzelle nicht erforderlich ist, falls der beim Erzeugen des Ergebnissignals verwendete Erfassungsverstärker das Bitleitungssignal nicht stört. Die wiederholten Schritte erzeugen eine Serie von Werten des Ergebnissignals, und die Serie von Werten kann unter Verwendung einer On-Chip-Schaltungsanordnung komprimiert werden, um einen komprimierten Meßwert zu erzeugen.
Eine Möglichkeit, die Serie von Ergebnissignalen zu komprimieren, umfaßt: Ändern eines Indexwertes jedesmal dann, wenn die Referenzleitung auf die erste/nächste Spannung aus der Serie von Spannungen vorgespannt ist; Anlegen des Ergebnissignals an ein Speicherelement, das den Indexwert als einen Eingabedatenwert aufweist; und Speichern des Indexwertes in dem Speicher, wenn der Wert des Ergebnissignals eine Bedingung erfüllt, die den Speicher freigibt. Nach der Reihe von Vergleichen ist der gespeicherte Wert in dem Speicher das komprimierte Meßergebnis. Um die Menge von Daten, die für eine Bitleitungsspannungsverteilungsmessung ausgegeben werden, zu verringern, kann der komprimierte Meßwert aus dem FeRAM ausgegeben werden, ohne die Serie von Werten des Ergebnissignals auszugeben. Der komprimierte Meßwert kann beispielsweise durch eine Einstellschaltung, die Parameter gemäß einer Bitleitungsspannungsverteilung einstellt, in dem FeRAM verwendet werden.
Ein weiteres Ausführungsbeispiel der Erfindung ist eine integrierte Schaltung, die ein Array von FeRAM-Zellen, einen Referenzspannungsgenerator, Erfassungsverstärker und eine On-Chip-Komprimierungsschaltung umfaßt. Der Referenzspannungsgenerator arbeitet in einem Testmodus, um ein Refe renzsignal zu erzeugen, das sequentiell eine Serie von Spannungen aufweist. Die Erfassungsverstärker, die Eingänge aufweisen, die mit den Bitleitungen und dem Referenzspannungsgenerator verbunden sind, erzeugen ein Ergebnissignal, das Werte darstellt, die die Komprimierungsschaltung komprimiert. Die On-Chip-Komprimierungsschaltung kann eine Serie von Ergebniswerten von einem der Erfassungsverstärker komprimieren, um einen komprimierten Wert zu erzeugen, der typischerweise eine Position in der Serie von Ergebniswerten angibt, an der die Ergebniswerte von einem Pegel auf einen anderen übergehen.
Ein Ausführungsbeispiel der Komprimierungsschaltung umfaßt einen Zähler und einen Satz von Speicherelementen. Der Zähler ändert einen Zähl-/Indexwert, so daß er einer Referenzspannung entspricht, die der Referenzspannungsgenerator den Erfassungsverstärkern liefert. Jedes Speicherelement ist gekoppelt, um den Zähl-/Indexwert und ein Ergebnissignal zu empfangen, das ein Ergebnis einer Erfassungsoperation angibt, während der ein entsprechender der Erfassungsverstärker eine Bitleitungsspannung mit dem Referenzsignal vergleicht. Ansprechend darauf, daß das Ergebnissignal einen ersten Wert aufweist, setzt das Speicherelement einen gespeicherten Wert gleich dem Zähl-/Indexwert, und ansprechend darauf, daß das Ergebnissignal einen zweiten Wert aufweist, beläßt das Speicherelement den gespeicherten Wert unverändert. Der gespeicherte Wert am Ende der Serie von Werten des Ergebnissignals ist ein komprimierter Meßwert, der aus dem FeRAM ausgegeben oder intern in dem FeRAM verwendet werden kann.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
1 ein Blockdiagramm eines FeRAM gemäß einem Ausführungsbeispiel der Erfindung, der eine Komprimie rungsschaltung für Bitleitungsspannungsverteilungsmessungen umfaßt;
2 ein Blockdiagramm eines beispielhaften Ausführungsbeispiels einer für den FeRAM der 1 geeigneten Komprimierungsschaltung;
3 ein Schaltdiagramm eines Abschnitts eines FeRAM, der einem Lesen und Messen einer Bitleitungsladung von FeRAM-Zellen, die mit einer Bitleitung verbunden sind, zugeordnet ist; und
4A und 4B Zeitgebungsdiagramme für ausgewählte Signale in dem FeRAM der 3 während einer Bitleitungsspannungsmessung.
Die Verwendung derselben Bezugszeichen in unterschiedlichen Figuren weist auf ähnliche oder identische Posten hin.
Gemäß einem Aspekt der Erfindung weist eine integrierte Schaltung, die ein FeRAM-Array umfaßt, On-Chip-Schaltungen, die in der Lage sind, eine Bitleitungsspannung, die während Leseoperationen geliefert wird, zu messen, und eine Komprimierungsschaltung auf, die die Testdatenmenge, die benötigt wird, um die Bitleitungsspannung oder -ladung aus einer einzigen Speicherzelle oder eine Verteilung der Bitleitungsspannungen, die ein Satz von Speicherzellen liefert, darzustellen, verringert.
Bitleitungsspannungsmessungen verwenden allgemein Erfassungsverstärker, die auch für Leseoperationen verwendet werden. Für eine Bitleitungsspannungsmessung führt jeder Erfassungsverstärker eine Reihe von Erfassungsoperationen durch, um die Spannung auf einer entsprechenden Bitleitung mit einer Serie von Referenzspannungen zu vergleichen. Bei einer Reihe von Vergleichen nehmen die Referenzspannungen allgemein in monotonen Schritten ab oder zu, so daß sich das Vergleichsergebnis aus dem Erfassungsverstärker ändert, wenn die Bitleitungsspannung ungefähr gleich der Referenzspannung ist. (Ein Messen der Bitleitungsspannung mißt auch die Bitleitungsladung, die ungefähr gleich dem Produkt der gemessenen Bitleitungsspannung und der Kapazität der Bitleitung ist.) Die Komprimierungsschaltung empfängt die Ergebnisse von den Erfassungsverstärkern während der Reihe von Vergleichen und extrahiert die kritischen Informationen. Die aus der Komprimierungsschaltung ausgegebenen Testdaten benötigen weniger Zeit zum Ausgeben, weniger Zeit zum Speichern und sind zweckmäßiger für eine interne und externe Verwendung von Daten, die eine Bitleitungsspannung oder -ladungsverteilung darstellen.
1 ist ein Blockdiagramm einer integrierten Schaltung 100 gemäß einem Ausführungsbeispiel der Erfindung. Die integrierte Schaltung 100 kann allgemein ein Speicher oder ein beliebiger Typ einer integrierten Schaltung, die einen eingebetteten Speicher verwendet, sein. Die integrierte Schaltung 100 umfaßt eine Steuerschaltung 110, Speicherarraysegmente 120, Erfassungsverstärker 130, einen Referenzspannungsgenerator 140, Ausgangstreiber 150, eine Vorladungsschaltung 160 für einen globalen I/O-Bus 165, eine Komprimierungsschaltung 170, I/O-Schaltungen und Anschlußflächen 180 und eine Parametereinstellschaltung 190.
Die Steuerschaltung 110 ist eine Zustandsmaschine oder eine andere hinreichend bekannte Art von Steuerschaltung, die Steuersignale zum Betrieb der integrierten Schaltung 100 erzeugt. Bei einem Testmodus der integrierten Schaltung 100 steuert die Steuerschaltung 110 die Speicherarraysegmente 120, die Erfassungsverstärker 130 und den Referenzspannungsgenerator 140 nach Bedarf, um die Bitleitungsspannungen zu messen, die aus einem Satz von Speicherzellen gelesen werden, oder um Spannungsversätze der Erfassungsverstärker 130 zu messen. Die Steuerschaltung 110 steuert ferner die Komprimierungsschaltung 170, die die Meßergebnisse komprimiert.
Mehrere Bitleitungsspannungsmessungen für die Ladungsverteilungsmessung werden unter Verwendung derselben Decodierungs- und Treiberschaltungen, die für eine Leseoperation erforderlich sind, parallel durchgeführt. Bei einem exemplarischen Ausführungsbeispiel der hierin beschriebenen Erfindung ist jedes Speicherarraysegment 120 ein Array von FeRAM-Zellen, und eine Reihe von FeRAM-Zellen in einem der FeRAM-Arraysegmente 120 wird pro Speicherzugang (z. B. pro Lesen, Schreiben oder Bitleitungsspannungstest) ausgewählt. Eine Ladung von den ausgewählten FeRAM-Zellen wird zu den entsprechenden Bitleitungen ausgelesen. Um Versätze für einen Satz von Erfassungsverstärkern 130 zu messen, sind die Bitleitungen, die den Erfassungsverstärkern entsprechen, alternativ auf eine feststehende Spannung (z. B. Massespannung Vss) eingestellt.
In beiden Fällen bewirkt die Steuerschaltung 110 dann, daß der Referenzspannungsgenerator 140 die Referenzspannung REF schrittweise durch eine Reihe von Referenzspannungspegeln bewegt. Für jeden Referenzspannungspegel steuert die Steuerschaltung 110 parallele Erfassungsoperationen durch die ausgewählten Erfassungsverstärker 130. Die Ausgangssignale, die die Erfassungsverstärker 130 auf einen Abschluß der parallelen Erfassungsoperationen hin erzeugen, liefern ein Mehrbitergebnissignal GIO. Bei dem exemplarischen Ausführungsbeispiel der Erfindung ist der allgemeine I/O-Bus 165 64 Bits breit, und jedes Arraysegment 120 weist 64 zugeordnete Erfassungsverstärker 130 auf, die zusammen ein 64-Bit-Signal GIO [63:0] erzeugen. Für eine Bitleitungsspannungsmessung oder eine Erfassungsverstärkerversatzmessung, die in der Lage ist, zwischen 100 verschiedenen Spannungspegeln zu unterscheiden, liefert das Ergebnissignal GIO [63:0] 100 verschiedene 64-Bit-Werte, die die Ergebnisse der Erfassungsoperationen für die 100 verschiedenen Referenzspannungen charakterisieren.
In einem Komprimierungsmodus empfängt die Komprimierungsschaltung 170 die Reihe von Ergebnissen (z. B. 100 Werte des 64-Bit-Signals GIO) und erzeugt einen kleinen Mehrbitwert (z. B. 7 Bit) für jede Bitleitung oder jeden Erfassungsverstärker. Bei dem nachstehend näher beschriebenen beispielhaften Ausführungsbeispiel liefert die Komprimierungsschaltung 170 in dem Komprimierungsmodus eine mehr als eine Größenordnung betragende Abnahme der Datenmenge und liefert immer noch die benötigten Informationen für eine Bitleitungsspannungsmessung. Die Komprimierungsschaltung 170 weist ferner einen Durchgangsmodus auf, der während normaler Leseoperationen verwendet wird und auch für eine direkte Ausgabe von Vergleichsergebnissen von Erfassungsverstärkern 130 verwendet werden kann, wenn Bitleitungsspannungen oder Erfassungsverstärkerversätze gemessen werden. In dem Durchgangsmodus werden Datensignale von den Erfassungsverstärkern 130 direkt durch die Komprimierungsschaltung 170 an die I/O-Schaltungen 180 geleitet.
2 ist ein Blockdiagramm eines Ausführungsbeispiels der Komprimierungsschaltung 170. Das veranschaulichte Ausführungsbeispiel der Komprimierungsschaltung 170 umfaßt einen Zähler 210, einen Satz von Registern 220 und Ausgangsmultiplexer 230 und 240. Der Zähler 210 wird zurückgesetzt, wenn ein Satz von FeRAM-Zellen oder Erfassungsverstärkern für Messungen ausgewählt wird. Zur selben Zeit wird das Referenzsignal REF von dem Referenzspannungsgenerator 140 auf seinen anfänglichen Spannungspegel eingestellt. Jedesmal, wenn der Zähler 210 ein Zählungssignal CNT verändert (z. B. inkrementiert oder dekrementiert), ändert der Referenzspannungsgenerator 140 den Referenzspannungspegel, und die Erfassungsverstärker 130 erzeugen das Ergebnissignal GIO, um 64 Bits neuer Vergleichsergebnisse zu liefern. Der Wert des Zählungssignals CNT ist somit mit Änderungen des Referenzsignals REF synchronisiert und gibt den Referenzspannungspegel an, der den aktuellen Vergleichsergebnissen entspricht.
Während der gleichzeitigen Messungen von Bitleitungsspannungen entspricht jedes Bit des Ergebnissignals GIO einer anderen Bitleitung, und der Wert des Bits gibt an, ob die Spannung an dem entsprechenden Bitleitungssignal BL aktuell größer ist als die Spannung des Referenzsignals REF. Während einer Erfassungsverstärkerversatzmessung gibt jedes Bit des Ergebnissignals GIO an, ob das Referenzsignal REF geringer ist als der Spannungsversatz, der benötigt wird, um den entsprechenden Erfassungsverstärker auszulösen.
Bei dem exemplarischen Ausführungsbeispiel umfassen die Register 220 einen Satz von 64 Registern 220-63 bis 220-0, die jeweiligen Bits des Ergebnissignals GIO [63:0] entsprechen. Jedes Register 220 empfängt ein Zählungssignal CNT [6:0] als Dateneingangssignal. Die Bits des Ergebnissignals GIO [63:0] agieren als die Freigabesignale für jeweilige Register 220-63 bis 220-0. Beispielsweise gibt ein Bit des Werts „1" (der angibt, daß die Spannung des Signals REF größer ist als die Spannung des Signals BL) das entsprechende Register 220 frei, den neuen Zählwert zwischenzuspeichern, und ein Bit des Werts „0" (der angibt, daß die Spannung des Signals BL größer ist als die Spannung des Signals REF) sperrt ein Verändern des Zählwerts in dem entsprechenden Register. Alternativ kann jedes Register 220 ansprechend auf eine andere Bedingung, beispielsweise einen Übergang in den Werten des entsprechenden Ergebnissignals GIO, freigegeben werden.
Bei dem in 2 veranschaulichten Ausführungsbeispiel der Erfindung ist der Zählwert, der nach einem Abschluß einer Reihe von Vergleichen in einem Register 220 zurückbehalten wird, gleich der Zählung, die dem letzten Vergleich entspricht, für den das Ergebnissignal GIO angab, daß die Spannung des Referenzsignals REF größer war als die Spannung des Bitleitungssignals BL. Für eine Bitleitungsspannungsmessung gibt der gespeicherte Wert dementsprechend die ungefähre Bitleitungsspannung an, die aus einer Speicherzelle gelesen wird, und für eine Erfassungsverstärker versatzmessung gibt der gespeicherte Wert die Versatzspannung an, die erforderlich ist, um den Erfassungsverstärker auszulösen. Die Komprimierungsschaltung 170 verringert somit die 100 Bits, die dem Testen zugeordnet sind, auf 7 Bits.
Andere Informationen können auf ähnliche Weise von den Bitströmen von den Erfassungsverstärkern 130 extrahiert werden. Beispielsweise kann ein zweiter Satz von Registern verbunden sein, um den Zählwert lediglich dann, wenn die jeweiligen Bits des Ergebnissignals GIO [63:0] zum ersten Mal null sind, zwischenzuspeichern. Eine Zählung in einem Register in dem zweiten Satz von Registern würde eine andere Angabe einer ungefähren gemessenen Spannung aufzeichnen. Falls ein sauberer Übergang stattfand, so daß der einer Bitleitung zugeordnete 100-Bit-Ergebnissestrom alle Einsen bis zu einem Punkt enthält, nach dem der Ergebnissestrom alle Nullen umfaßt, wäre die Zählung in dem zweiten Registersatz um eins größer als die entsprechende Zählung in dem ersten Registersatz. Falls sich jedoch die Bitwerte in dem 100-Bit-Datenstrom periodisch verändern, was auf eine Variation der Leistungsfähigkeit eines Erfassungsverstärkers 130 oder anderer Komponenten des FeRAM hindeutet, ist die Zählung in dem zweiten Registersatz geringer als die Zählung in dem ersten Registersatz, und der Unterschied zwischen den beiden Zählungen gibt das Ausmaß der Variationen an.
Die Ausgangsmultiplexer 230 und 240 bei dem Ausführungsbeispiel der in 2 gezeigten Komprimierungsschaltung 170 wählen ein Datensignal zur Ausgabe aus. Bei dem Durchgangsmodus der Komprimierungsschaltung 170 wählt der Multiplexer 240 manche oder alle Bits des Signals GIO [63:0] zum Zweck einer direkten Ausgabe aus. Falls die integrierte Schaltung 100 beispielsweise einen 32-Bit-Eingangs-/Ausgangs-Datenweg und einen internen 64-Bit-Datenbus aufweist, wählt der Multiplexer 240 32 Bits des Signals GIO [63:0] aus. In einem Komprimierungsmodus wählt der Multiplexer 240 das Signal von dem Multiplexer 230 aus und gibt es aus.
Am Ende einer Reihe von Vergleichen speichert jedes Register 220 einen 7-Bit-Wert, der eine gemessene Spannung darstellt. Der Multiplexer 230 wählt Ausgangssignale aus einem Teilsatz von Registern 220 aus. Beispielsweise können vier 7-Bit-Meßwerte aus einer Gruppe von vier Registern 220 über einen 32-Bit-Datenweg ausgegeben werden. Dementsprechend erfordern die Bitleitungsmessungen für 64 FeRAM-Zellen bei dem exemplarischen Ausführungsbeispiel der Komprimierungsschaltung 170 16 Ausgangszyklen durch Multiplexer 230 und 240 statt 200 Ausgangszyklen, die erforderlich wären, um die Werte des Ergebnissignals GIO auszugeben.
Die integrierte Schaltung 100 der 1 kann die Bitleitungsmessungen ausgeben oder intern verwenden und Daten von der Komprimierungsschaltung 170 versetzen. Beispielsweise kann die Einstellschaltung 190 die komprimierte Bitleitungsspannungsmessung für eine Defekterfassung oder zum Einstellen von Betriebsparametern empfangen und verwenden.
Bei einem Ausführungsbeispiel umfaßt die Einstellschaltung 190 ein erstes und ein zweites Register, die komprimierte Bitleitungsmessungen, die die Komprimierungsschaltung 170 erzeugt, speichern. Das erste Register zeichnet die höchste gemessene Bitleitungsspannung auf, die aus einer FeRAM-Zelle, die den Datenwert (z. B. „0"), der der Polarisierung eines ferroelektrischen Kondensators entspricht, der während eines Lesens nicht umgekehrt wird, ausgelesen wird. Das zweite Register zeichnet die niedrigste Bitleitungsladung oder -spannung auf, die aus einer FeRAM-Zelle, die den Datenwert (z. B. „1") speichert, der der Polarisierung eines ferroelektrischen Kondensators entspricht, der während eines Lesens umgekehrt wird, ausgelesen wird. Die Parametereinstellschaltung 190 kann einen Fehler erfassen, wenn die höchste Bitleitungsspannung, die einem Lesen eines nicht umgekehrten ferroelektrischen Kondensators zugeordnet ist, größer als die oder zu nahe an der niedrigsten Bitleitungsspannung ist, die einem ferroelektrischen Kondensator, der während eines Lesens umgekehrt wird, zugeordnet ist. Falls die Trennung zwischen den aufgezeichneten Werten akzeptabel ist, kann die Einstellschaltung 190 eine Referenzspannung für Leseoperationen auswählen, die zwischen den Werten in den beiden Registern liegen soll.
Der vorhergehende Absatz gibt lediglich exemplarische Funktionen der Einstellschaltung 190 an. Die Einstellschaltung 190 könnte mehrere komplizierte Analysen der Ladungsverteilung oder der Bitleitungsspannungsmessungen durchführen. Beispielsweise können eine Fehlererfassung und die Referenzspannungseinstellung für jedes FeRAM-Arraysegment 120 separat durchgeführt werden, und die Charakterisierung der Ladungsverteilung, die bei einer Fehlererfassung und Parametereinstellung verwendet wird, kann mehr als nur die maximalen und minimalen Bitleitungsspannungen für die verschiedenen Datenwerte verwenden.
Die oben beschriebene Komprimierung von Bitleitungsladungsverteilungsdaten kann mit einer Vielzahl von unterschiedlichen Erfassungstechniken, Erfassungsverstärkertypen und FeRAM-Architekturen verwendet werden. 3 zeigt einen Abschnitt eines FeRAMs 300, der in der Lage ist, Ladungsverteilungsmessungen, die für eine Komprimierung geeignet sind, zu implementieren. Der FeRAM 300 enthält ein FeRAM-Arraysegment 120, Erfassungsverstärker 130, einen Referenzspannungsgenerator 140, globale Ausgangstreiber 150, Vorladungsschaltungen 160 und Rückschreibschaltungen 170.
Das FeRAM-Arraysegment 120 ist ein herkömmliches Array von FeRAM-Zellen 310, die in Reihen und Spalten organisiert sind. Jede FeRAM-Zelle 310 umfaßt einen ferroelektrischen Kondensator 312 und einen Auswahltransistor 314, die unter Verwendung bekannter Techniken hergestellt sein können. Bitleitungen 322 sind mit Drains der Auswahltransistoren 314 der FeRAM-Zellen 310 in jeweiligen Spalten des FeRAM- Arrayabschnitts 120 verbunden. Wortleitungen 324 sind mit den Gates der Auswahltransistoren 314 in jeweiligen Reihen des FeRAM-Arrayabschnitts 120 verbunden, und ein Reihendecodierer und Treiberschaltungen (nicht gezeigt) steuern Spannungen WL0 bis WLn auf den Wortleitungen 324 während Schreib-, Lese- und Meßoperationen. Der FeRAM-Arrayabschnitt 120 kann eines von mehreren lokalen Arraysegmenten in einer Speicherarchitektur sein, die lokale und globale Decodierungsschaltungen (nicht gezeigt) und Datenwege aufweist und die globale Eingangs-/Ausgangsleitungen umfaßt, die die lokalen Arrays für eine Dateneingabe und eine Datenausgabe verbinden.
Bei dem Ausführungsbeispiel der 3 ist jeder Erfassungsverstärker 130 ein Erfassungsverstärker vom Komparatortyp, der mit der entsprechenden Bitleitung 322 verbunden ist. Alternativ dazu kann der Erfassungsverstärker 130 ein Typ sein, der die Bitleitungsspannung während einer Erfassungsoperation verändert, wobei in diesem Fall die Bitleitungsspannung jedesmal, wenn sich das Referenzspannungssignal ändert, neu eingestellt (z. B. erneut aus einer FeRAM-Zelle gelesen) werden muß. Jeder Erfassungsverstärker 130 könnte auch mit einer lokalen Spaltendecodierungsschaltungsanordnung verbunden sein, die für Leseoperationen oder zum Messen der Bitleitungsladung, die aus einer FeRAM-Zelle zu der Bitleitung 322 gelesen wird, selektiv eine von mehreren Bitleitungen 322 mit dem Erfassungsverstärker 130 verbindet.
3 veranschaulicht ferner eine Implementierung eines Erfassungsverstärkers 130 vom Komparatortyp, der p-Kanal-Transistoren MP1, MP2, MP3, MP4 und MP5 und n-Kanal-Transistoren MN1, MN2, MN3 und MN4 umfaßt. Der Transistor MP1 dient dazu, den Erfassungsverstärker 130 ansprechend auf ein Erfassungsfreigabesignal SEB zu aktivieren und zu deaktivieren, und befindet sich zwischen einer Versorgungsspannung VDD und Transistoren MP2 und MP3. Die Transistoren MP2, MP4 und MN1 sind zwischen den Transistor MP1 und Masse in Reihe geschaltet, und die Transistoren MP3, MP5 und MN2 sind desgleichen zwischen den Transistor MP1 und Masse in Reihe geschaltet. Die Transistoren MN3 und MN4 sind zu den Transistoren MN1 bzw. MN2 parallel geschaltet und sprechen auf das Erfassungsfreigabesignal SEB an, indem sie entsprechende Knoten N1 und N2 als Vorbereitung auf Vergleichsoperationen erden.
Die Gates der Transistoren MP2 und MP3 empfangen Eingangssignale BL bzw. REF von der entsprechenden Bitleitung 322 bzw. dem Referenzspannungsgenerator 140. Das Signal BL ist die Bitleitungsspannung und hängt für eine Bitleitungsspannungsmessung von der Ladung ab, die aus einer FeRAM-Zelle 310 auf die Bitleitung 322, die mit dem Erfassungsverstärker 130 verbunden ist, gelesen wird. Das Signal REF ist ein Referenzsignal, das eine Spannung aufweist, die der Referenzspannungsgenerator 140 einstellt und ändert. Der Referenzspannungsgenerator 140 kann eine beliebige Schaltung sein, die in der Lage ist, eine Reihe von verschiedenen Spannungspegeln für das Signal REF zu erzeugen. Alternativ dazu kann das Signal REF von einer externen Schaltung eingegeben werden, um das Erfordernis eines On-Chip-Referenzspannungsgenerators, der in der Lage ist, eine große Anzahl (z. B. 100) von verschiedenen Referenzspannungspegeln zu erzeugen, zu vermeiden.
Ein Spannungsunterschied zwischen dem Bitleitungssignal BL und dem Referenzsignal REF bestimmt, ob der Transistor MP2 oder MP3 leitfähiger ist, was wiederum beeinflußt, ob die Spannung an dem Knoten N1 zwischen den Transistoren MP2 und MP4 oder die Spannung an dem Knoten N2 zwischen den Transistoren MP3 und MP5 schneller steigt, wenn der Erfassungsverstärker 130 aktiviert ist. Beide Transistoren MP4 und MP5 sind während einer Erfassungsoperation anfänglich eingeschaltet, so daß ein Ausgangssignal NB von einem Knoten zwischen den Transistoren MP4 und MN3 und ein Ausgangssignal NT von einem Knoten zwischen den Transistoren MP5 und MN4 anfänglich mit Raten zunehmen, die von der Zunahme der Spannungen an den Knoten N1 bzw. N2 abhängen. Die Gates der Transistoren MP4, MP5, MN1 und MN2 sind über Kreuz gekoppelt, so daß die Transistoren MP4, MP5, MN1 und MN2 einen Spannungsunterschied, der sich zwischen den Ausgangssignalen NB und NT entwickelt, verstärken. Folglich ist das Ausgangssignal NT zu dem Ausgangssignal NB komplementär, wenn die Erfassungsoperation abgeschlossen ist.
Die Ausgangsschaltung 150 empfängt das Ausgangssignal NT von dem Erfassungsverstärker 130 und steuert eine Ausgabe des Ergebnissignals zu einer Leitung des globalen I/O-Busses 165. Wie nachstehend näher beschrieben wird, laden Vorladeschaltungen 160 die Leitungen des globalen I/O-Busses 165 entweder vor jeder Erfassungsoperation oder direkt vor einer Reihe von Erfassungsoperationen, die eine Bitleitungsspannung messen, hoch (z. B. auf die Versorgungsspannung VDD). Falls das Signal NT angibt, daß das Bitleitungssignal BL eine größere Spannung als das Referenzsignal REF aufweist, zieht der Ausgangstreiber 150 ein vorgeladenes Signal GIO ansprechend auf ein Ausgangsfreigabesignal SOE herunter. Falls der globale I/O-Bus 165 unmittelbar vor jeder Erfassungsoperation vorgeladen wird, gibt das Signal GIO sequentiell eine Reihe von binären Werten an, die die Ergebnisse aus einem Vergleichen des Bitleitungssignals BL mit der Reihe von Spannungspegeln des Referenzsignals REF darstellen. Falls der globale I/O-Bus erst vor der Reihe von Erfassungsoperationen, die eine Bitleitungsspannung messen, vorgeladen wird, bleibt jedes Bit des Ergebnissignals GIO hoch, bis eine Erfassungsoperation angibt, daß die entsprechende Bitleitungsspannung größer ist als die Spannung REF, wobei an diesem Punkt das Signal NT hoch wird und die Ausgangsschaltung 150 dieses Bit des Ergebnissignals GIO herunterzieht.
Eine Rückschreibschaltung 370 ist für Bitleitungsspannungsmessungen nur dann erforderlich, wenn die Daten in einer FeRAM-Zelle nach einer Bitleitungsspannungsmessung wiederhergestellt werden müssen. Nach einer Erfassungsoperation empfängt die Rückschreibschaltung 370 ein komplementäres Erfassungsverstärkerausgangssignal NB und treibt, wenn freigegeben, die Bitleitung 322 zu dem geeigneten Pegel zum Zurückschreiben des Datenwertes, der aus einer FeRAM-Zelle gelesen wird, in die FeRAM-Zelle. In 3 ist die Rückschreibschaltung 370 ein Dreizustandsinverter, der die Bitleitung 322 ansprechend auf komplementäre Rückschreibsignale WB und WBB treibt. Für die Verteilungsmessung kann das Rückschreiben übersprungen werden, falls Daten lediglich für die Verteilungsmessung in FeRAM-Zellen gespeichert werden. Alternativ dazu kann das Rückschreiben durchgeführt werden, nachdem die Bitleitungsspannung mit jedem der Spannungspegel des Referenzsignals REF verglichen wurde.
4A zeigt Zeitgebungsdiagramme für ausgewählte Signale während einer Messung, die eine Bitleitungsspannung bestimmt, die sich aus einem Lesen einer bestimmten FeRAM-Zelle unter Verwendung der Schaltungsanordnung der 2 und 3 ergibt. Für die Messung durchschreitet das Referenzsignal REF eine Reihe von Spannungspegeln, die verschiedenen Ladungen auf einer Bitleitung entsprechen. Allgemein hängt der Bereich der Referenzspannungen von den Eigenschaften der FeRAM-Zellen und insbesondere von dem erwarteten Bereich von Bitleitungsspannungen ab, die aus den Fe-RAM-Zellen ausgelesen werden können. Bei einem exemplarischen Ausführungsbeispiel beträgt das Referenzsignal REF in 100 Schritten von ungefähr 5 mV zwischen 0,5 V und 0 V. 4A zeigt ein Beispiel, bei dem das Referenzsignal REF an der oberen Grenze des Spannungsbereichs beginnt und verringert wird, das Referenzsignal REF könnte jedoch in Schritten von der unteren Spannungsgrenze zunehmen oder sich in einem beliebigen gewünschten Muster verändern.
Die Bitleitungsspannung BL wird aus einer FeRAM-Zelle 310 zu einer Bitleitung 322 ausgelesen und bleibt konstant, während sie gemessen wird, falls ein Erfassungsverstärker vom Komparatortyp das Erfassen durchführt.
Das Erfassungsfreigabesignal SEB wird in einer Reihe von Intervallen, die verschiedenen Spannungspegeln des Referenzsignals REF entsprechen, (niedrig) aktiviert. Wenn das Signal SEB aktiv ist, vergleicht der Erfassungsverstärker 130, der mit der gemessenen Bitleitung 322 verbunden ist, die Signale BL und REF. Je nachdem, ob das Signal BL oder REF eine höhere Spannung aufweist, steigt die Knotenspannung NB oder NT auf die Versorgungsspannung VDD an, und die andere Knotenspannung NT oder NB stellt sich nach der Erfassungsperiode wieder auf 0 Volt ein. Da ein Erfassungsverstärker vom Komparatortyp nicht auf ein Auslesen aus einer FeRAM-Zelle warten muß, bevor er eine weitere Erfassungsoperation startet, kann die Periode des Signals SEB bei einer typischen Implementierung des Erfassungsverstärkers 130 ungefähr gleich der Erfassungszeit sein oder ungefähr 5 ns betragen.
Ein Erzeugen des Ergebnissignals GIO der Erfassungsoperationen umfaßt ein Vorladen der globalen Ausgangsleitungen auf die Versorgungsspannung VDD und ein anschließendes Freigeben einer Verwendung des Signals NT, um eine Pull-Down-Vorrichtung in dem Ausgangstreiber 150 zu steuern. Bei dem Zeitgebungsdiagramm der 4A wird ein Vorladungssignal PCB für jede Erfassungsoperation (niedrig) aktiviert und bewirkt, daß eine Pull-Up-Vorrichtung 160 die globale I/O-Leitung auf die Versorgungsspannung VDD zieht. Das Erfassungsausgangsfreigabesignal SOE ist aktiviert (hoch), wenn das Vorladungssignal PCB deaktiviert ist, und nach einer kurzen Verzögerung, in der Regel ungefähr 1 bis 2 ns, anschließend an eine Aktivierung des Erfassungsfreigabesignals SEB. Die Verzögerung ist ausreichend, daß sich die Knotenspannungen NT und NB auf die Pegel einstellen, die die Ergebnisse des Vergleichs der Signale BL und REF angeben. Folglich beläßt die Ausgangsschaltung 150 entweder das Ergebnissignal GIO bei dem vorgeladenen Pegel (VDD), was angibt, daß die Bitleitungsspannung BL größer ist als die Referenzspannung REF, oder es zieht das Ergebnissignal GIO herunter, was angibt, daß die Bitleitungsspannung BL geringer ist als die Referenzspannung REF.
Während der Reihe von Intervallen, wenn das Erfassungsausgangssignal SOE aktiviert ist, gibt das Ergebnissignal GIO eine Reihe von binären Werten an, die die Ergebnisse der Spannungsvergleiche angeben. Folglich liefert das Ergebnissignal GIO für 100 verschiedene Spannungspegel des Referenzsignals REF serienmäßig 100 Bits von Daten, die verschiedene Vergleichsergebnisse darstellen. Für den Fall, in dem das Referenzsignal REF beständig verringert (oder erhöht) wird, liefert ein idealer Betrieb des FeRAM einen Strom von Ergebniswerten, die dem Bitleitungssignal BL zugeordnet sind und einen binären Wert (z. B. „1") aufweisen, bis das Referenzsignal REF den Wert des Bitleitungssignals BL unterschreitet. Man erwartet, daß der Bitstrom danach den anderen binären Wert (z. B. „0") aufweist. Dieser ideale Strom von Ergebnissen kann ohne Verlust von Informationen durch einen komprimierten Wert dargestellt werden, der angibt, wann ein Ergebnissignal GIO von „1" zu „0" übergeht.
Die Komprimierungsschaltung 170 in dem Ausführungsbeispiel der 2 weist ein Ergebnissignal GIO auf, das verbunden ist, um ein Zwischenspeichern des Zählwerts CNT in ein Register 220, das dem Ergebnissignal GIO entspricht, freizugeben. In dem Zeitgebungsdiagramm der 4A nimmt der Zählwert CNT ab, um zu der Abnahme des Referenzsignals REF zu passen, und wenn das Ergebnissignal GIO den Wert „1" aufweist, ändert sich ein Datensignal Q aus dem Register 220 jedesmal, wenn sich der Zählwert CNT ändert. Falls das Ergebnissignal GIO den Wert „0" aufweist, bleibt der Meßwert Q aus dem Register 220 unverändert. Der Meßwert Q für einen idealen Bitstrom mit einem einzigen Übergang in einem durch das Ergebnissignal GIO dargestellten Bitstrom gibt die Referenzspannung an dem Übergang in dem Bitstrom an.
Rauschen oder andere Variationen in dem FeRAM können bewirken, daß sich die binären Werte des Ergebnissignals GIO pe riodisch verändern, wenn die Signale REF und BL ungefähr dieselbe Spannung aufweisen. Das Zeitgebungsdiagramm der 4A veranschaulicht einen Fall, bei dem Erfassungsoperationen 410 und 420 uneinheitliche Ergebnisse liefern. Wenn die Bitleitungsspannung BL und die Referenzspannung REF ungefähr gleich sind, liefert die Erfassungsoperation 410 einen Ergebniswert „1", der angibt, daß die Bitleitungsspannung BL größer ist als die Referenzspannung REF; nachdem jedoch die Referenzspannung REF um einen Schritt verringert ist, liefert die Erfassungsoperation 420 einen Ergebniswert „0", der angibt, daß die Bitleitungsspannung BL geringer ist als die Referenzspannung REF. Bei geringen Spannungsunterschieden können derartige Uneinheitlichkeiten aus einer Variation des Leistungsverhaltens des Erfassungsverstärkers 130 oder einer anderen Schaltungsanordnung in dem FeRAM entstehen.
Am Ende des Bitstroms, der Vergleichsergebnisse darstellt, weist der Meßwert Q in dem Register, das einer erfaßten Bitleitung entspricht, einen Wert auf, der angibt, wann das Ergebnissignal GIO zuletzt das Register 220 freigab. Bei 4A ist die Erfassungsoperation 420 die letzte, die ein Ergebnissignal GIO mit einem Wert „1" liefert, und der Meßwert Q weist am Ende der Bitleitungsmessung den Wert 95 auf. Der einzelne Wert Q gibt nicht an, daß eine Variation des Leistungsverhaltens oder eine Uneinheitlichkeit der Erfassung zwischen den Erfassungsoperationen 410 und 420 vorlag.
Gemäß einem Aspekt der Erfindung kann ein FeRAM mit einer Komprimierungsschaltung Variationen eines Erfassungsleistungsverhaltens lediglich dadurch beobachten, daß er ein alternatives Vorladungsschema für den globalen I/O-Bus verwendet. Das Zeitgebungsdiagramm 4B veranschaulicht eine alternative Zeitgebung von ausgewählten Signalen in der FeRAM-Schaltungsanordnung der 2 und 3 während einer Messung einer Bitleitungsspannung. Bei 4B werden das Referenzsignal REF, das Bitleitungsspannung BL, das Erfas sungsfreigabesignal SEB, die Erfassungsverstärkerausgangsknotensignale NB und NT und das Erfassungsverstärkerausgangsfreigabesignal SOE auf dieselbe Weise erzeugt und weisen dieselbe Zeitgebung auf, wie unter Bezugnahme auf 4A beschrieben wurde. 4B veranschaulicht jedoch eine alternative Vorladungszeitgebung.
Bei 4B ist ein Vorladungsfreigabesignal PCB für die gesamte Serie von Vergleichen, die die Bitleitungsspannung messen, lediglich einmal aktiviert. Das Ergebnissignal GIO ist somit auf die Versorgungsspannung VDD vorgeladen und stellt den Wert „1" dar, bis eine Erfassungsoperation zuerst ein Ergebnis erzeugt, das angibt, daß die Referenzspannung REF größer ist als die Bitleitungsspannung BL. Wenn eine Erfassungsoperation ein Ausgangssignal NT aktiviert (hoch), zieht der Ausgangstreiber 150 (3) das vorgeladene Ergebnissignal GIO herunter, und das Ergebnissignal stellt den Wert „0" dar. Unabhängig von den Ergebnissen von nachfolgenden Erfassungsoperationen stellt das Ergebnissignal GIO weiterhin den Wert „0" dar, da in 4B keine Vorladungsoperation das Signal GIO auf den vorgeladenen Wert wiederherstellt.
Das Register 220, das dem Ergebnissignal GIO entspricht, verändert den Meßwert Q jedesmal, wenn sich die Zählung CNT ändert, bis das Ergebnissignal GIO den Wert „0" darstellt. Da das Ergebnissignal GIO auf einem Wert „0" verbleibt, nachdem es heruntergezogen wurde, ist der Meßwert Q am Ende der Bitleitungsspannungsmessung gleich der Zählung CNT, die der ersten Erfassungsoperation entspricht und angibt, daß die Referenzspannung REF größer ist als die Bitleitungsspannung BL. Bei dem veranschaulichten Beispiel, bei dem die Erfassungsoperationen 410 und 420 uneinheitlich sind, beträgt der Meßwert Q bei dem Bitleitungsvorladungsschema der 4B am Ende 97 statt 95, was der Meßwert Q für das Bitladungsschema der 4A aufweist. Allgemeiner gesagt liefert der unter Verwendung des Vorladungsschemas der 4B ermittelte Meßwert Q eine Grenze eines Referenzspan nungsbereichs, in dem Erfassungsergebnisse schwanken und uneinheitlich sind, und der unter Verwendung des Vorladungsschemas der 4A ermittelte Meßwert Q liefert die andere Grenze dieses Referenzspannungsbereichs.
Gemäß einem Aspekt der Erfindung kann eine Bitleitungsspannung einmal mit dem Vorladungsschema der 4A und ein zweites Mal mit dem Vorladungsschema der 4B gemessen werden. Ein Unterschied der beiden Meßwerte gibt das Ausmaß der Variation bei dem Leistungsverhalten von Erfassungsoperationen an.
Obwohl die Erfindung unter Bezugnahme auf bestimmte Ausführungsbeispiele beschrieben wurde, ist die Beschreibung lediglich ein Beispiel der Anwendung der Erfindung und sollte nicht als Einschränkung angesehen werden. Obwohl sich die obige Beschreibung auf exemplarische Ausführungsbeispiele konzentrierte, die Erfassungsverstärker vom Komparatortyp verwenden, die eine Bitleitungsspannung mit einer Referenzspannung vergleichen können, ohne die Bitleitungsspannung zu ändern, können insbesondere auch andere Typen von Erfassungsverstärkern, die die Bitleitungsspannung eventuell ändern, verwendet werden, um einen binären Ergebnissestrom zur Komprimierung zu erzeugen.

Claims

Verfahren zum Testen einer integrierten Schaltung (100), die Speicherzellen (310) enthält, wobei das Verfahren folgende Schritte aufweist: (a) Auslesen eines Signals (BL) aus einer der Speicherzellen (310) zu einer Bitleitung (322); (b) Vorspannen einer Referenzleitung auf eine erste/nächste Spannung aus einer Serie von Spannungen; (c) Erzeugen eines Ergebnissignals (GIO), das angibt, ob die erste/nächste Spannung auf der Referenzleitung höher ist als eine Spannung auf der Bitleitung; (d) Wiederholen der Schritte (b) und (c) für jede der Spannungen in der Serie, um dadurch eine Serie von Werten des Ergebnissignals (GIO) zu erzeugen; und (e) Komprimieren der Serie von Werten unter Verwendung einer On-Chip-Schaltungsanordnung (170), um einen komprimierten Meßwert zu erzeugen, wobei die On-Chip-Schaltungsanordnung (170) zwei Ausgangsmultiplexer (230, 240) aufweist.
Verfahren gemäß Anspruch 1, bei dem das Komprimieren der Serie von Ergebnissignalen (GIO) folgende Schritte aufweist: Ändern eines Indexwertes (CNT) jedesmal dann, wenn die Referenzleitung auf die erste/nächste Spannung aus der Serie von Spannungen vorgespannt ist; Anlegen des Ergebnissignals (GIO) als ein Freigabesignal eines Speichers (220), der den Indexwert (CNT) als einen Eingabedatenwert aufweist; und Speichern des Indexwertes (CNT) in dem Speicher (220), wenn der Wert des Ergebnissignals (GIO) den Speicher (220) freigibt, wobei ein gespeicherter Wert in dem Speicher (220) nach einem letzten der Werte des Ergebnissignals (GIO) das komprimierte Meßergebnis ist.
Verfahren gemäß Anspruch 1 oder 2, bei dem das Erzeugen des Ergebnissignals (GIO) ein Betreiben eines Erfassungsverstärkers vom Komparatortyp, der mit der Bitleitung (322) und der Referenzleitung verbunden ist, umfaßt.
Verfahren gemäß einem der Ansprüche 1 bis 3, bei dem das Erzeugen des Ergebnissignals (GIO) ein Betreiben eines Erfassungsverstärkers umfaßt, der die Ladung auf der Bitleitung (322) ändert, und bei dem Schritt (a) vor jeder Wiederholung der Schritte (b) und (c) wiederholt wird.
Verfahren gemäß einem der Ansprüche 1 bis 4, das ferner ein Ausgeben des komprimierten Meßwerts aus der integrierten Schaltung (100), ohne die Serie von Werten des Ergebnissignals (GIO) auszugeben, umfaßt.
Verfahren gemäß Anspruch 5, das ferner ein Verwenden des komprimierten Meßwerts in der integrierten Schaltung (100) umfaßt.
Verfahren gemäß einem der Ansprüche 1 bis 6, bei dem die Serie von Spannungen eine monotone abnehmende oder zunehmende Serie ist.
Verfahren gemäß einem der Ansprüche 1 bis 7, das ferner folgende Schritte aufweist: Wiederholen der Schritte (a) bis (e) für jede der Speicherzellen (310); und Bestimmen einer Bitleitungsspannungsverteilung aus den komprimierten Meßwerten, die während Wiederholungen des Schrittes (e) erzeugt werden.
Verfahren gemäß einem der Ansprüche 1 bis 8, bei dem die Speicherzellen (310) FeRAM-Zellen sind.
Integrierte Schaltung (100), die folgende Merkmale aufweist: ein Array (120) von Speicherzellen (310), die Bitleitungen (322) umfassen, die mit entsprechenden Spalten der Speicherzellen (310) gekoppelt sind; einen Referenzspannungsgenerator (140), der in einem Testmodus betreibbar ist, um ein Referenzsignal (REF) zu erzeugen, das nacheinander eine Serie von Spannungen aufweist; Erfassungsverstärker (130), die mit den Bitleitungen (322) und dem Referenzspannungsgenerator (140) verbunden sind; und eine On-Chip-Komprimierungsschaltung (170), die gekoppelt ist, um Ausgangssignale von den Erfassungsverstärkern (130) zu empfangen, wobei die On-Chip-Komprimierungsschaltung (170) betreibbar ist, um eine Serie von Werten eines der Ausgangssignale von den Erfassungsverstärkern (130) zu komprimieren, um einen komprimierten Wert zu erzeugen, wobei die On-Chip-Komprimierungsschaltung (170) zwei Ausgangsmultiplexer (230, 240) aufweist.
Integrierte Schaltung (100) gemäß Anspruch 10, bei der der komprimierte Wert eine Position in der Serie von Werten angibt, bei der die Werte von einem Pegel zu einem anderen Pegel übergehen.
Integrierte Schaltung (100) gemäß Anspruch 10 oder 11, bei der die On-Chip-Komprimierungsschaltung (170) folgende Merkmale aufweist: einen Zähler (210), der einen Zählwert (CNT) verändert, um einer Referenzspannung zu entsprechen, die der Referenzspannungsgenerator (140) den Erfassungsverstärkern (130) liefert; und ein Speicherelement (220), das gekoppelt ist, um den Zählwert (CNT) und ein Ergebnissignal (GIO), das ein Ergebnis einer Erfassungsoperation, während der ein entsprechender der Erfassungsverstärker (130) eine Bitleitungsspannung (BL) mit dem Referenzsignal (REF) vergleicht, angibt, zu empfangen, wobei das Speicherelement (220) ansprechend darauf, daß das Ergebnissignal (GIO) einen ersten Wert aufweist, einen gespeicherten Wert (Q) gleich dem Zählwert (CNT) setzt; und das Speicherelement (220) ansprechend darauf, daß das Ergebnissignal (GIO) einen zweiten Wert aufweist, den gespeicherten Wert (Q) unverändert läßt.
Integrierte Schaltung (100) gemäß einem der Ansprüche 10 bis 12, die ferner eine Ausgangsschaltung aufweist, die den komprimierten Wert aus der integrierten Schaltung (100) ausgibt.
Integrierte Schaltung (100) gemäß einem der Ansprüche 10 bis 13, die ferner eine Einstellschaltung aufweist, die den komprimierten Wert beim Auswählen eines Betriebsparameters für die integrierte Schaltung (100) verwendet.
Integrierte Schaltung (100) gemäß einem der Ansprüche 10 bis 14, bei der die Speicherzellen (310) FeRAM-Zellen sind.
Integrierte Schaltung (100) gemäß Anspruch 15, die ferner eine Einstellschaltung aufweist, die den komprimierten Wert beim Auswählen eines Betriebsparameters für die integrierte Schaltung (100) verwendet.
Integrierte Schaltung (100) gemäß Anspruch 16, bei der der Betriebsparameter eine beim Lesen von Daten aus den FeRAM-Zellen verwendete Referenzspannung ist.
Komprimierungsschaltung (170) für in einem Speicher (220) erzeugte Testdaten, die folgende Merkmale aufweist: einen Zähler (210), der einen Zählwert (CNT) ändert, um einer Referenzspannung zu entsprechen, die einem Erfassungsverstärker (130) geliefert wird; und ein Speicherelement (220), das gekoppelt ist, um den Zählwert (CNT) und ein Ergebnissignal (GIO), das ein Ergebnis einer Erfassungsoperation, während der der Erfassungsverstärker (130) eine Bitleitungsspannung (BL) mit der Referenzspannung vergleicht, angibt, zu empfangen, wobei das Speicherelement (220) ansprechend darauf, daß das Ergebnissignal (GIO) einen ersten Wert aufweist, einen gespeicherten Wert (Q) gleich dem Zählwert (CNT) setzt; das Speicherelement (220) ansprechend darauf, daß das Ergebnissignal (GIO) einen zweiten Wert aufweist, den gespeicherten Wert (Q) unverändert läßt; und zwei Ausgangsmultiplexer (230, 240).
Komprimierungsschaltung (170) gemäß Anspruch 18, bei der der gespeicherte Wert (Q) eine Position in einer Serie von Werten des Ergebnissignals (GIO) angibt, bei der die Werte von einem Pegel zu einem anderen Pegel übergehen.