JP2004039221A - 電荷分布データのオンチップ圧縮 - Google Patents
電荷分布データのオンチップ圧縮 Download PDFInfo
- Publication number
- JP2004039221A JP2004039221A JP2003186752A JP2003186752A JP2004039221A JP 2004039221 A JP2004039221 A JP 2004039221A JP 2003186752 A JP2003186752 A JP 2003186752A JP 2003186752 A JP2003186752 A JP 2003186752A JP 2004039221 A JP2004039221 A JP 2004039221A
- Authority
- JP
- Japan
- Prior art keywords
- value
- bit line
- voltage
- signal
- gio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
- G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/40—Response verification devices using compression techniques
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Dram (AREA)
Abstract
【課題】ＦｅＲＡＭ装置におけるビットライン電圧分布試験のデータ量を低減し、出力時間を短くすること。
【解決手段】ビットライン電圧測定値のオンチップ圧縮回路を用いて、ＦｅＲＡＭ等のメモリから読み出した電荷分布を測定するための方法および回路。一実施形態はセンスアンプ（１３０）に接続された圧縮回路を含む。各センスアンプ（１３０）は、一連の基準電圧と対応するビットライン電圧とを比較して、比較の結果値を設定する。ビットライン電圧が基準電圧とほぼ等しいとき、センスアンプ（１３０）からの一連の結果値は遷移する。圧縮回路（１７０）は、その遷移をトリガーとして用い、その遷移点における基準電圧を示す圧縮値を記録することができる。
【選択図】 図１
【解決手段】ビットライン電圧測定値のオンチップ圧縮回路を用いて、ＦｅＲＡＭ等のメモリから読み出した電荷分布を測定するための方法および回路。一実施形態はセンスアンプ（１３０）に接続された圧縮回路を含む。各センスアンプ（１３０）は、一連の基準電圧と対応するビットライン電圧とを比較して、比較の結果値を設定する。ビットライン電圧が基準電圧とほぼ等しいとき、センスアンプ（１３０）からの一連の結果値は遷移する。圧縮回路（１７０）は、その遷移をトリガーとして用い、その遷移点における基準電圧を示す圧縮値を記録することができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ビットライン電荷のオンチップ圧縮に関する。
【０００２】
【従来の技術】
強誘電体ランダムアクセスメモリ（ＦｅＲＡＭ）は通常、ＦｅＲＡＭセルのアレイを含み、各ＦｅＲＡＭセルには少なくとも一つの強誘電体コンデンサが含まれる。各強誘電体コンデンサは、導電性の極板間に挟まれた強誘電材料を含む。データビットをＦｅＲＡＭセルに記憶させるためには、書き込み動作によりＦｅＲＡＭセル内の強誘電体コンデンサの極板に書き込み電圧を印加し、強誘電体材料を書き込み対象データビットに関連する方向に分極させる。書き込み電圧を取り除いた後、強誘電体材料内に持続性分極が残るので、格納したデータビットの不揮発性記憶が達成される。
【０００３】
ＦｅＲＡＭに関する従来の読み出し動作は、強誘電体コンデンサの一方の極板をビットラインに接続し、他方の極板を読み出し電圧まで昇圧することで、ＦｅＲＡＭセルに記憶されたデータビットを判定している。強誘電体コンデンサ内の持続性分極が読み出し電圧に一致する方向であった場合、読み出し電圧によって強誘電体コンデンサを流れる比較的小さな電流が発生し、前記ビットライン上に小さな電荷および小さな電圧変化が生じる。最初に持続性分極が読み出し電圧と逆であった場合、前記読み出し電圧によって持続性分極の方向が反転され、極板が放電されて、ビットライン上に比較的大きな電荷および比較的大きな電圧上昇が生じる。センスアンプは、得られたビットライン電流又は電圧から、記憶された値を判定することができる。
【０００４】
ＦｅＲＡＭなどの集積回路の開発、製造及び使用には、集積回路の特性を判定し、集積回路が適切に動作しているか否かを判定するための試験が必要であることが多い。ＦｅＲＡＭに関する重要な試験の１つとして、メモリセルを読み出す際にビットラインに伝達される電荷の測定がある。一般に、ＦｅＲＡＭセルの読み出しによって得られるビットライン電荷または電圧は、ＦｅＲＡＭセルに記憶されている値に応じて変わるだけでなく、読み出しを行なっている特定のＦｅＲＡＭセルの性能に応じても変化する。伝達された電荷の分布は、適正な電荷を供給しない欠陥ＦｅＲＡＭセルの識別や、データを読み書きする際のエラーを排除または最小限にするための動作パラメタの選択に、極めて重要なものである。
【０００５】
一般に、電荷分布測定では、各ＦｅＲＡＭセルを試験し、各データ値についてＦｅＲＡＭセルから読み出された電荷量を測定する必要がある。読み出した電荷の測定には、通常、ＦｅＲＡＭセルから読み出されたビットライン信号を、センスアンプを用いて１００以上もの異なる基準レベルと比較することが必要になる。各比較によって、比較結果を示す２値信号が生成される。２値比較結果信号は、読み出し動作に用いたデータパスと同じデータパスを用いて出力される。データ値「０」又は「１」を記憶している１つのＦｅＲＡＭセルから読み出したビットライン電圧を１００個の基準レベルと比較することにより、１００ビットの試験データが得られる。従って、分布測定期間中にＦｅＲＡＭ内の全てのセルについて生成される試験データの量は、通常のＩ／Ｏサイクルタイムを用いて出力するのに比較的長時間を必要とする。例えば、４メガビットＦｅＲＡＭにおけるデータ値「０」及び「１」に関する電荷分布測定では、８×１０２ビットを超える試験データが生成される場合もあり、それを出力するために数分が必要となる場合もある。また、試験データ量および出力時間は、メモリ記憶容量の増大によっても増大する。
【０００６】
集積回路製造の際に効率的な試験を行なうためには、電荷分布測定に関するＦｅＲＡＭからの大量のデータ出力は、必要な時間が長すぎる場合がある。多量のデータを処理してビットライン電圧分布を作成する処理も、製造工程のボトルネックになる場合がある。ＦｅＲＡＭ内のＦｅＲＡＭセルの標本だけを試験することでデータ量を削減することもできるが、標本化では、一部の欠陥ＦｅＲＡＭセルを発見し損なうことがある。
【０００７】
【発明が解決しようとする課題】
ＦｅＲＡＭの電荷分布測定方法の従来の制約を考慮し、電荷分布測定に関するデータフロー及び処理負担を低減する構成ならびに方法を探求する。
【０００８】
【課題を解決するための手段】
本発明の一態様によれば、オンチップ回路は、ＦｅＲＡＭセル等のメモリセルの読み出しによって得られたビットライン電圧または電荷の分布を測定し、その分布データを圧縮することで、出力データ量及び分布データの出力所要時間を低減する。ビットライン電圧の測定には、通常、ビットライン信号と一連の基準信号とを比較するセンスアンプが使用される。結果信号をセンスアンプから直接出力する代わりに、ビットライン電圧または電荷の分布測定にとって重要な情報を維持しつ、結果信号を圧縮回路で圧縮する。この圧縮は、それらのビットライン電圧測定値および電荷分布データを、メモリや外部処理装置で利用しやすい形態に変換することもできる。
【０００９】
圧縮回路の一実施形態には、カウンタ、並びに、該カウンタに接続されたレジスタその他の記憶要素の集合が含まれる。カウンタはセンスアンプに入力される基準信号の変化に同期していて、一連の比較にとって、カウンタのカウント値はセンスアンプがビットライン電圧と比較している現在の基準電圧を示すものとなる。各記憶要素は、１本の試験対象ビットラインに対応していて、対応するセンスアンプからの２値の結果値が特定値になったときや、ある値から他の値へ変化したときに、カウンタからのカウント値を記憶するように動作する。ビットライン電圧測定の最後に記憶される値は、基準電圧がビットライン電圧よりも大きいことを最初に示した比較動作、または最後に示した比較動作における基準電圧を示すカウント値（カウント）である。比較動作におけるノイズを定量化するため、様々なトリガー条件を用いて各ビットラインに関する複数のカウント値を記憶することにより、結果ストリーム中に２以上の遷移が発生した時点をそのカウント値で示すことができる。
【００１０】
本発明の一実施形態は、ＦｅＲＡＭセルなどのメモリセルを含む集積回路を試験するための方法である。この方法は、メモリセルのうちの１つから信号をビットラインに読み出すことで始まり、一連の基準電圧のうちの最初または次の電圧まで基準ラインをバイアスし、前記基準ライン上の最初または次の電圧が前記ビットライン上の電圧よりも高いか否かを示す結果信号を生成する。これらのステップは、前記一連の基準電圧の各々について繰り返される場合もあるが、結果信号を生成する際に使用されるセンスアンプがビットライン信号に影響を与えなければ、メモリセルから信号を繰り返し読み出す必要はない。これらの繰り返しステップにより、結果信号の一連の値を生成し、オンチップ回路を用いてそれら一連の値を圧縮し、圧縮された測定値を生成することができる。
【００１１】
一連の結果信号を圧縮する１つの方法は、基準ラインが前記一連の電圧のうちの最初または次の電圧までバイアスされるたびに索引値を変更するステップと、前記結果信号を入力データ値に関する索引値を有する記憶要素に適用するステップと、前記結果信号の値がメモリをイネーブルする条件を満たした場合、前記索引値をメモリに記憶するステップとを含む。一連の測定後メモリに記憶されている値が、圧縮された測定結果となる。ビットライン電圧分布測定に関するデータ出力の量を低減するため、結果信号の一連の値を出力することなく、この圧縮された測定値をＦｅＲＡＭから出力することができる。この圧縮された測定値は、ＦｅＲＡＭで使用することもでき、例えば、調節回路によりビットライン電圧分布に従ってパラメタを設定することができる。
【００１２】
本発明の他の実施形態は、ＦｅＲＡＭセルのアレイと、基準電圧発生器と、センスアンプと、オンチップ圧縮回路とを含む集積回路である。基準電圧発生器は、試験モードで動作し、一連の電圧を順に有する基準信号を生成する。センスアンプは、ビットラインに接続された入力を有し、圧縮回路が圧縮する値を表わす結果信号を生成する。オンチップ圧縮回路はセンスアンプのうちの１つから得た一連の結果値を圧縮し、一連の結果値内において結果値がある値から別の値に遷移する位置を示す圧縮値を生成する。
【００１３】
圧縮回路の一実施形態には、カウンタと、一連の記憶要素とが含まれる。カウンタは、基準電圧発生器がセンスアンプに供給する基準電圧に対応するカウント値／索引値を変更する。各記憶要素は、複数のセンスラインアンプのうちの対応するセンスアンプによるビットライン電圧と基準電圧との比較中に、前記カウント値／索引値と検出動作の結果を示す結果信号とを受信するように接続される。記憶要素は、第１の値を有する結果信号に応答して記憶値を前記カウント値／索引値と等しくなるよう設定し、第２の値を有する結果信号に応答して記憶値を変更せずにそのまま維持する。結果信号の一連の値のうちの最後の部分に記憶される値が圧縮された測定値であり、この値は、ＦｅＲＡＭから出力することもできるし、ＦｅＲＡＭ内部で使用することもできる。
【００１４】
【発明の実施の形態】
異なる図面で用いられる同一の参照符号は、類似または同一の構成要素を示す。本発明の一態様において、ＦｅＲＡＭアレイを含む集積回路は、読み出し動作中に伝達されるビットライン電圧を測定することが可能なオンチップ回路と、１つのメモリセルからのビットライン電圧または電荷、あるいは、メモリセル集合によって伝達されるビットライン電圧の分布を表わすのに必要な試験データ量を低減する圧縮回路とを有する。
【００１５】
ビットライン電圧測定で使用されるセンスアンプは通常、読み出し動作にも使用される。ビットライン電圧測定の場合、各センスアンプは、一連の検出動作を実行し、ビットライン上の電圧を一連の基準電圧と比較する。通常、そのような一連の比較を行なうためには、基準電圧を単調なステップで減少または増加させてゆき、ビットライン電圧が基準電圧とほぼ等しくなったときに、センスアンプから出力される比較結果が変化するようにする（ビットライン電圧の測定により、測定されたビットライン電圧とそのビットラインのキャパシタンスとの積にほぼ等しいビットライン電荷も測定される）。一連の比較を行なう際、圧縮回路は、センスアップからその結果を受信して、重要な情報を抽出する。圧縮回路から出力される試験データは、短時間で出力され、短時間で記憶されるので、ビットライン電圧または電荷の分布を表わすデータの内部使用および外部使用に都合がよい。
【００１６】
図１は、本発明の一実施形態による集積回路１００のブロック図である。集積回路１００は通常、メモリ、又は内蔵メモリを用いた任意の種類の集積回路である。集積回路１００は、制御回路１１０と、メモリアレイ部１２０と、センスアンプ１３０と、基準電圧発生器１４０と、出力ドライバ１５０と、グローバルＩ／Ｏバス１６５用のプリチャージ回路１６０と、圧縮回路１７０と、Ｉ／Ｏ回路及びパッド１８０と、パラメタ調節回路１９０とを含む。
【００１７】
制御回路１１０は、集積回路１００の動作用制御信号を生成する状態機械または周知の制御回路である。集積回路１００が試験モードにあるとき、制御回路１１０は、メモリセル集合から読み出されたビットライン電圧を測定したり、センスアンプ１３０の電圧オフセットを測定したりするため、必要に応じてメモリアレイ部１２０、センスアンプ１３０及び基準電圧発生器１４０を制御する。また、制御回路１１０はその測定結果を圧縮するための圧縮回路１７０の制御も行なう。
【００１８】
電荷分布を測定するための複数回のビットライン測定は、読み出し動作に必要なデコード回路及び駆動回路と同じものを用いて、並列に実施される。本明細書に記載する本発明の例示的実施形態の場合、各メモリアレイ部１２０はＦｅＲＡＭセルアレイであり、一回当たりのメモリアクセスにつき（例えば、一回当たりの読み出し、書き込み又はビットライン電圧試験について）、ＦｅＲＡＭアレイ部１２０のうちの１つにおいて１行のＦｅＲＡＭセルを選択する。選択されたそれらのＦｅＲＡＭセルの電荷は、対応するビットラインに読み出される。あるいは、一連のセンスアンプ１３０についてオフセットを測定するため、それらのセンスアンプに対応するビットラインを一定電圧（例えば接地電圧Ｖｓｓなど）に設定する場合もある。
【００１９】
いずれの場合も、次いで制御回路１１０は、基準電圧発生器１４０を用いて基準電圧ＲＥＦを一連の基準電圧レベルにわたって次々と段階変化させる。制御回路１１０は、各基準電圧レベルについて、選択されたセンスアンプ１３０による並列検出動作を制御する。センスアンプ１３０により並列検出動作完了時に生成される信号は、複数ビットの結果信号ＧＩＯになる。本発明の例示的実施形態の場合、グローバルＩ／Ｏバス１６５は６４ビット幅であり、各アレイセグメント１２０が６４個のセンスアンプ１３０を有し、それら６４個のセンスアンプが合わせて６４ビットの信号ＧＩＯ［６３：０］を生成する。１００個の異なる電圧レベルを識別可能なビットライン電圧測定またはセンスアンプオフセット測定の場合、結果信号ＧＩＯ［６３：０］は、１００個の異なる６４ビット値により、１００個の異なる基準電圧に関する検出動作の結果を特徴付ける。
【００２０】
圧縮モードでは、圧縮回路１７０が一連の結果（例えば６４ビット信号ＧＩＯの１００個の値など）を受信し、各ビットラインまたは各センスアンプについて一つの小さな複数ビット値（例えば７ビット）を生成する。以下で詳しく説明する例示的実施形態では、圧縮モードにおいて圧縮回路１７０がデータ量を２桁以上の規模で削減しても、ビットライン電圧測定のために必要な情報が得られるようにしている。また、圧縮回路１７０は通常の読み出し動作中に使用される通過モードも有していて、このモードは、ビットライン電圧やセンスアンプオフセットの測定の際に、センスアンプ１３０から得た比較結果を直接出力するのにも用いることができる。通過モードの場合、センスアンプ１３０から得たデータ信号は、圧縮回路１７０を直接通過してＩ／Ｏ回路１８０に渡される。
【００２１】
図２は、圧縮回路１７０の一実施形態を示すブロック図である。圧縮回路１７０のこの例示的実施形態には、カウンタ２１０、レジスタ集合２２０、及び、出力マルチプレクサ２３０、２４０が含まれる。測定のためＦｅＲＡＭセルまたはセンスアンプの集合が選択されると、カウンタ２１０がリセットされる。同時に、基準電圧発生器１４０の基準信号ＲＥＦが初期電圧レベルに設定される。カウンタ２１０がカウント信号ＣＮＴを変更する（例えば増減させる）たびに、基準電圧発生器１４０が基準電圧レベルを変更し、センスアンプ１３０が結果信号ＧＩＯを生成し、６４ビットの新たな比較結果が生成される。従って、カウント信号ＣＮＴの値は、基準信号ＲＥＦの変更に同期して、現在の比較結果に対応する基準電圧レベルを示す。
【００２２】
ビットライン電圧の同時測定中、結果信号ＧＩＯの各ビットは異なるビットラインにそれぞれ対応し、そのビット値は、対応するビットライン信号ＢＬの電圧が基準信号ＲＥＦの電圧を超えているか否かを示す。センスアンプのオフセット測定中、結果信号ＧＩＯの各ビットは、基準信号ＲＥＦが対応するセンスアンプを作動させるのに必要な電圧オフセット未満であるか否かを示す。
【００２３】
例示的実施形態において、レジスタ２２０には、結果信号ＧＩＯ［６３：０］の各ビットに対応する一連の６４個のレジスタ（２２０−６３〜２２０−０）が含まれる。各レジスタ２２０は、データ入力信号としてカウント信号ＣＮＴ［６：０］を受信する。結果信号ＧＩＯ［６３：０］の各ビットは、各レジスタ２２０−６３〜２２０−０に対するイネーブル信号として働く。例えば、ビット値「１」（信号ＲＥＦの電圧が信号ＢＬの電圧よりも大きいことを示す）は対応するレジスタ２２０における新たなカウント値のラッチをイネーブルし、ビット値「０」（信号ＢＬの電圧が信号ＲＥＦの電圧よりも大きいことを示す）は対応するレジスタ２２０におけるカウント値の変更をディセーブルする。あるいは、各レジスタ２２０は、対応する結果信号ＧＩＯの値の遷移などの様々な条件に応じてイネーブルされるようにすることもできる。
【００２４】
図２に示す本発明の実施形態の場合、一連の比較が完了した後レジスタ２２０内に保持されるカウント値は、結果信号ＧＩＯによって基準信号ＲＥＦの電圧がビットライン信号ＢＬの電圧よりも高いことが示された最新の比較動作に対応するカウント値に等しくなる。従って、ビットライン電圧測定の場合、その格納されたカウント値はメモリセルから読み出されたビットライン電圧を概ね示すものとなり、センスアンプオフセット測定の場合、その格納されるカウント値はセンスアンプを作動させるのに必要なオフセット電圧を示すものとなる。従って、圧縮回路１７０は、試験に関連する１００ビットを７ビットまで低減させる。
【００２５】
他の情報も、センスアンプ１３０からのビットストリームから、同様に取り出すことができる。例えば、結果信号ＧＩＯ［６３：０］の各ビットがゼロである初回にだけカウント値をラッチするため、第２のレジスタ集合を接続することができる。この第２のレジスタ集合のレジスタ中のカウント値は、おおよその測定電圧を示すもう１つの指示を記録する。ビットラインに関する１００ビットの結果ストリームが、ある時点まですべて１を有し、その後すべてゼロを有するものであるようなきれいな遷移をした場合、第２のレジスタ集合のカウント値は、第１のレジスタ集合における対応するカウント値よりも大きい値になる。しかしながら、１００ビットデータストリームのビット値が交番してＦｅＲＡＭのセンスアンプ１３０その他の構成要素の性能変化を示している場合、第２のレジスタ集合のカウント値は第１のレジスタ集合におけるカウント値より小さくなり、２つのカウント値の差分によって変化の程度が示される。
【００２６】
図２に示す圧縮回路１７０の一実施形態における出力マルチプレクサ２３０、２４０は、データ信号を選択して出力する。圧縮回路１７０の通過モードにおいて、マルチプレクサ２４０は、信号ビットＧＩＯ［６３：０］のうちの一部又は全部を選択して直接出力する。例えば、集積回路１００が３２ビットＩ／Ｏデータパスと６４ビット内部データバスとを有する場合、マルチプレクサ２４０は、信号ＧＩＯ［６３：０］のうちの３２ビットを選択する。圧縮モードにおいて、マルチプレクサ２４０はマルチプレクサ２３０からの信号を選択して出力する。
【００２７】
一連の比較が終了すると、各レジスタ２２０は、測定された電圧を表わす７ビット値を記憶する。マルチプレクサ２３０は、レジスタ２２０の部分集合からの出力信号を選択する。例えば、一群の４個のレジスタ２２０から得た４つの７ビット測定値を３２ビットデータパスを介して出力する。従って、例示の実施形態の圧縮回路１７０における６４個のＦｅＲＡＭセルについてのビットライン測定に必要な出力サイクル数は、結果信号ＧＩＯの値の出力に必要な２００出力サイクルではなく、マルチプレクサ２３０、２４０を介した１６出力サイクルになる。
【００２８】
図１の集積回路１００は、圧縮回路１７０から得たビットライン測定値及びオフセットデータを、出力または内部使用することができる。例えば、調節回路１９０は、この圧縮されたビットライン電圧測定値を受信して、欠陥検出や動作パラメタの設定に用いることができる。
【００２９】
一実施形態において、調節回路１９０は、圧縮回路１７０によって生成された圧縮ビットライン測定値を保持するための第１および第２のレジスタを含む。第１のレジスタには、読み出し期間中に反転しない強誘電体コンデンサの分極に対応するデータ値（例えば「０」）を保持するＦｅＲＡＭセルから読み出された最大のビットライン電圧が記録される。第２のレジスタには、読み出し期間中に反転する強誘電体コンデンサの分極に対応するデータ値（例えば「１」）を保持するＦｅＲＡＭセルから読み出された最小のビットライン電荷又は電圧が記録される。パラメタ調節回路１９０は、読み出し期間中に反転しなかった強誘電体コンデンサの読み出しに関する最大ビットライン電圧が、反転した強誘電体コンデンサに関する最小ビットライン電圧を超える場合、或いはそれに極めて近い場合、欠陥を検出することができる。記録されたそれらの値間の間隔が許容できるものである場合、調節回路１９０は、読み出し動作用の基準電圧を、それら２つのレジスタ値の間になるよう選択することができる。
【００３０】
前段落は、単に、調節回路１９０の例示的機能を示しただけである。調節回路１９０は、電荷分布やビットライン電圧測定値のもっと複雑な分析を行なうこともできる。例えば、誤り検出および基準電圧設定は各ＦｅＲＡＭアレイセグメント１２０ごとに個別に行うこともでき、その誤り検出とパラメタ設定に使用する電荷分布の特徴付けは、異なるデータ値について単なる最大ビットライン電圧および最小ビットライン電圧を用いることもできる。
【００３１】
上記のビットライン電荷分布データの圧縮には、様々な検出技術、センスアンプタイプおよびＦｅＲＡＭ構成を用いることができる。図３は、圧縮に適した電荷分布測定を実施することができるＦｅＲＡＭ３００の一部を示すものである。ＦｅＲＡＭ３００には、一つのＦｅＲＡＭアレイ部１２０と、センスアンプ１３０と、基準電圧発生器１４０と、グローバル出力ドライバ１５０と、プリチャージ回路１６０と、書き戻し回路１７０とが含まれる。
【００３２】
ＦｅＲＡＭアレイ部１２０は、行・列に編成された従来のＦｅＲＡＭセル３１０のアレイである。各ＦｅＲＡＭセル３１０は、周知技術を用いて製造可能な強誘電体コンデンサ３１２と選択トランジスタ３１４とを含む。ＦｅＲＡＭアレイ部１２０の各列にある各ＦｅＲＡＭセル３１０の選択トランジスタ３１４のドレインには、ビットライン３２２が接続される。ＦｅＲＡＭアレイ部１２０の各行にある選択トランジスタ３１４のゲートにはワードライン３２４が接続され、書き込み、読み出し及び測定動作時には、行デコーダおよび駆動回路（図示せず）によってワードライン３２４上の電圧ＷＬ０〜ＷＬｎが制御される。ローカル・デコード回路およびグローバル・デコード回路（図示せず）を有するとともに、グローバルＩ／Ｏラインを含むデータパスを有し、それらのデータパスによりローカル・アレイを接続してデータ入出力を行なうメモリ構成の場合、ＦｅＲＡＭアレイ部１２０は、複数のローカル・アレイ部のうちの１つである場合がある。
【００３３】
図３の実施形態の場合、各センスアンプ１３０は、対応するビットライン３２２に接続された比較器型のセンスアンプである。代替として、センスアンプ１３０は検出動作中にビットライン電圧を変更するタイプのものにすることもでき、その場合、基準電圧信号が変化するたびに毎回ビットライン電圧をリセット（例えばＦｅＲＡＭセルから再読み出し）する必要がある。読み出し動作のため、または、ＦｅＲＡＭセルからビットライン３２２に読み出されるビットライン電荷の測定のため、各センスアンプ１３０は、複数のビットライン３２２のうちの１本をセンスアンプ１３０に選択的に接続するローカル・デコード回路に接続される場合もある。
【００３４】
図３は、ｐチャネルトランジスタＭＰ１，ＭＰ２，ＭＰ３，ＭＰ４，ＭＰ５及びｎチャンネルトランジスタＭＮ１，ＭＮ２，ＭＮ３，ＭＮ４を含む比較器型センスアンプ１３０の一実施形態を詳しく示している。トランジスタＭＰ１は、検出イネーブル信号ＳＥＢに応答してセンスアンプ１３０をアクティブ化或いは非アクティブ化する働きがあり、電源電圧ＶＤＤとトランジスタＭＰ２，ＭＰ３との間に配置される。トランジスタＭＰ２，ＭＰ４，ＭＮ１はトランジスタＭＰ１とグラウンドとの間に直列に接続され、トランジスタＭＰ３，ＭＰ５，ＭＮ２も同様にトランジスタＭＰ１とグラウンドとの間に直列に接続される。トランジスタＭＮ３，ＭＮ４はトランジスタＭＮ１，ＭＮ２とそれぞれ並列に接続され、検出イネーブル信号ＳＥＢに応答して、比較動作に備えて各ノードＮ１，Ｎ２を接地する。
【００３５】
トランジスタＭＰ２，ＭＰ３のゲートは、それぞれ対応するビットライン３２２及び基準電圧発生器１４０から入力信号ＢＬ，ＲＥＦをそれぞれ受信する。信号ＢＬはビットライン電圧であり、ビットライン電圧測定値はＦｅＲＡＭセル３１０からセンスアンプ１３０が接続されたビットライン３２２上に読み出された電荷によって決まる。信号ＲＥＦは、基準電圧発生器１４０によって設定および変更される電圧を持つ基準信号である。基準電圧発生器１４０は、信号ＲＥＦとして一連の異なる電圧レベルを生成することが可能な任意の回路でよい。あるいは、多数（例えば１００個）の異なる基準電圧レベルを生成可能なオンチップ基準電圧発生器を設ける必要をなくすため、信号ＲＥＦは、外部回路から入力することもできる。
【００３６】
ビットライン信号ＢＬと基準信号ＲＥＦと電圧差によってトランジスタＭＰ２，ＭＰ３のうちのどちらの導通性の方が高くなるかが決まり、この導電性が、センスアンプ１３０をアクティブにしたときに、トランジスタＭＰ２，ＭＰ４間のノードＮ１の電圧またはトランジスタＭＰ３，ＭＰ５間のノードＮ２の電圧のうちのどちらが素早く上昇するかに影響を及ぼす。検出動作の開始時は両トランジスタＭＰ４，ＭＰ５が導通していて、トランジスタＭＰ４，ＭＮ３間のノードからの出力信号ＮＢおよびトランジスタＭＰ５，ＭＮ４間のノードからの出力信号ＮＴは、ノードＮ１，Ｎ２上の電圧上昇に応じた速度でそれぞれ上昇を開始する。トランジスタＭＰ４，ＭＰ５，ＭＮ１，ＭＮ２のゲートは交差接続されていて、トランジスタＭＰ４，ＭＰ５，ＭＮ１，ＭＮ２は、出力信号ＮＢとＮＴとの差で生成される電圧を増幅するようになっている。従って、検出動作が完了したとき、出力信号ＮＴは出力信号ＮＢに対して相補的な信号になる。
【００３７】
出力回路１５０はセンスアンプ１３０から出力信号ＮＴを受信し、グローバルＩ／Ｏバス１６５のラインに対する結果信号の出力を制御する。以下で詳しく説明するように、プリチャージ回路１６０は、ビットライン電圧を測定する各検出動作の前、または一連の検出動作の直前に、グローバルＩ／Ｏバス１６５のラインをハイ（例えば電源電圧ＶＤＤ）に充電する。信号ＮＴがビットライン信号ＢＬの電圧が基準信号ＲＥＦの電圧よりも大きいことを示す場合、出力ドライバ１５０は、プリチャージされた信号ＧＩＯを出力イネーブル信号ＳＯＥに応じて引き下げる。各検出動作の直前にＩ／Ｏバス１６５をプリチャージした場合、信号ＧＩＯは、ビットライン信号ＢＬと基準信号ＲＥＦの一連の電圧レベルとを比較した結果を表わす一連の２値を順に示す。ビットライン電圧を測定する一連の検出動作の前にのみグローバルＩ／Ｏバスをプリチャージした場合、結果信号ＧＩＯの各ビットはビットライン電圧が電圧ＲＥＦよりも大きいことが検出動作によって示されるまでハイのままであり、その時点で信号ＮＴがハイになり、出力回路１５０が結果信号ＧＩＯのビットを引き下げる。
【００３８】
ビットライン電圧測定の後そのデータをＦｅＲＡＭセルに記憶させる必要がない限り、ビットライン電圧測定に書き戻し回路３７０は不要である。検出動作の後、書き戻し回路３７０は相補的センスアンプ出力信号ＮＢを受信し、それがイネーブルされていればビットライン３２２を適当なレベルまで駆動して、ＦｅＲＡＭセルから読み出したデータをそのＦｅＲＡＭセルに書き戻す。図３の場合、書き戻し回路３７０は、相補的書き戻し信号ＷＢ及びＷＢＢに応じてビットライン３２２を駆動するトライステートインバータになっている。分布測定の場合、分布測定の目的でデータをＦｅＲＡＭセルに単に記憶するのであれば、この書き戻しは省略することができる。あるいは、この書き戻しは、ビットライン電圧を基準信号ＲＥＦの各電圧レベルと比較し終わった後で実施することもできる。
【００３９】
図４Ａは、図２，３の回路を用いた特定のＦｅＲＡＭセルからの読み出しによって得られるビットライン電圧を判定する測定期間中の選択された信号に関するタイミング図である。測定のため、ビットライン上の異なる電荷に対応する一連の電圧レベルにわたって基準信号ＲＥＦをステップ変化させる。通常、この基準電圧の範囲は、ＦｅＲＡＭセルの特性に応じて決まり、具体的にはＦｅＲＡＭセルから読み出されるビットライン電圧の予測範囲に応じて決まる。例示的実施形態において、基準信号ＲＥＦは、０．５Ｖ〜０Ｖまでの範囲にあり、約５ｍＶのステップで１００段階ある。図４Ａは、基準信号ＲＥＦをその電圧範囲の上限から始めてステップ減少させてゆく一例を示すものであるが、基準信号ＲＥＦは、下限電圧から始めてステップ増加させてゆく場合もあるし、任意の所望のパターンで変化させる場合もある。
【００４０】
比較器型センスアンプで検出を実施する場合、ＦｅＲＡＭセル３１０からビットライン電圧ＢＬがビットライン３２２に読み出され、測定期間中一定に保たれる。
【００４１】
基準信号ＲＥＦの様々な電圧レベルに対応する一連の時間間隔で、検出イネーブル信号ＳＥＢをアクティブ（ロー）にする。信号ＳＥＢがアクティブになると、測定対象ビットライン３２２に接続されたセンスアンプ１３０が、信号ＢＬと信号ＲＥＦとを比較する。検出期間の後、信号ＢＬ、ＲＥＦのうちのいずれの電圧が高いに応じて、ノード電圧ＮＢまたはＮＴが電源電圧ＶＤＤまで上昇し、他方のノード電圧ＮＴまたはＮＢが０ボルトへ落ち着く。比較器型センスアンプは、次の検出動作を開始する前にＦｅＲＡＭセルからの読み出しを待つ必要がないので、一般的な実施形態の場合、信号ＳＥＢの時間を検出時間すなわち約５ｎｓとほぼ同じにすることができる。
【００４２】
検出動作の結果信号ＧＩＯの生成には、グローバル出力ラインを電源電圧ＶＤＤまでプリチャージした後、信号ＮＴの使用を可能にして出力ドライバ１５０内のプルダウン装置を制御できるようにすることが含まれる。図４Ａのタイミング図の場合、各検出動作のたびにプリチャージ信号ＰＣＢをアクティブ（ロー）にし、プルアップ装置１６０によってグローバルＩ／Ｏラインを電源電圧ＶＤＤまで昇圧する。検出イネーブル信号ＳＥＢがアクティブになると、検出イネーブル信号ＳＥＢがアクティブになった後、短い遅延時時間、通常１〜２ｎｓの後、プリチャージ信号ＰＣＢが非アクティブになったときに、検出出力イネーブル信号ＳＯＥがアクティブになる。この遅延時間は、ノード電圧ＮＴ，ＮＢが信号ＢＬとＲＥＦとの比較結果を示すレベルに落ち着くのに十分な時間である。その結果、出力回路１５０は、結果信号ＧＩＯの電圧をプリチャージされたレベル（ＶＤＤ）に維持してビットライン電圧ＢＬが基準電圧ＲＥＦよりも大きいことを示すか、または、結果信号ＧＩＯの電圧を引き下げてビットライン電圧ＢＬが基準電圧ＲＥＦ未満であることを示す。
【００４３】
検出出力信号ＳＯＥがアクティブになっているときの一連の時間中、結果信号ＧＩＯは、電圧比較結果を示す一連の２値を示す。基準信号ＲＥＦが１００個の異なる電圧レベルになっている結果、結果信号ＧＩＯは、異なる比較結果を表わす１００ビットのデータを連続的に提供する。基準信号ＲＥＦが単調にステップ減少（または増加）する場合、ＦｅＲＡＭの理想的な動作によって得られるビットライン信号ＢＬに関する結果値のストリームは、基準信号ＲＥＦの電圧がビットライン信号ＢＬの電圧未満に低下するまで、一方の２値（例えば「１」）を有するものになる。その後、このビットストリームは他方の２値（例えば「０」）を有するものと予測される。この理想的な結果のストリームは、情報損失を伴うことなく、結果信号ＧＩＯが「１」から「０」へ遷移した時点を表わす圧縮値で表現することができる。
【００４４】
図２の実施形態の圧縮回路１７０は、結果信号ＧＩＯに対応するレジスタ２２０にカウント値ＣＮＴをラッチすることができるように接続された結果信号ＧＩＯを有する。図４Ａのタイミング図において、結果信号ＧＩＯが値「１」の場合、カウント値ＣＮＴは基準信号ＲＥＦの減少とともに減少し、レジスタ２２０のデータ信号Ｑはカウント値ＣＮＴが変化するたびに変化する。結果信号ＧＩＯが値「０」の場合、レジスタ２２０の測定値Ｑは変化せずにそのままになる。結果信号ＧＩＯで表現されたビットストリーム中に１つの遷移点しかもたない理想的なビットストリームについての測定値Ｑは、ビットストリーム中のその遷移点における基準電圧を示すものになる。
【００４５】
信号ＲＥＦと信号ＢＬがほぼ同一の電圧である場合、ＦｅＲＡＭ内のノイズその他の変化によって、結果信号ＧＩＯの２値の変動が生じる場合がある。図４Ａのタイミング図は、検出動作４１０の結果と検出動作４２０の結果とが一致しない場合を示している。ビットライン電圧ＢＬと基準電圧ＲＥＦとがほぼ等しい場合、検出動作４１０はビットライン電圧ＢＬが基準電圧ＲＥＦよりも大きいことを示す結果値「１」を生成するが、基準電圧ＲＥＦを１ステップだけ減少させた後、検出動作４２０はビットライン電圧ＢＬが基準電圧ＲＥＦ未満であることを示す結果値「０」を生成している。小さな電圧の違いがあると、ＦｅＲＡＭ内のセンスアンプ１３０その他の回路の性能の変動から、このような不一致が生じる場合がある。
【００４６】
比較結果を表わすビットストリームの最後に、検出中のビットラインに対応するレジスタの測定値Ｑは、結果信号ＧＩＯが最後にレジスタ２２０をイネーブルした時を示す値を有する。図４Ａの場合、値「１」の結果信号ＧＩＯを最後に生成したのは検出動作４２０であり、ビットライン測定の終了時に、測定値Ｑは値９５を有する。この１つのＱ値は、検出動作４１０と４２０との間に性能変化や検出の不一致があったことを示すものではない。
【００４７】
本発明の一態様によれば、グローバルＩ／Ｏバスに代替のプリチャージ方法を用いるだけで、圧縮回路を有するＦｅＲＡＭは、検出能力の変化を監視することができる。タイミング図４Ｂは、ビットライン電圧測定の際の、図２，３のＦｅＲＡＭ回路における選択された信号の代替タイミングを示している。図４Ｂにおいて、基準信号ＲＥＦ、ビットライン信号ＢＬ、検出イネーブル信号ＳＥＢ、センスアンプ出力ノード信号ＮＢ，ＮＴ、及び、センスアンプ出力イネーブル信号ＳＯＥは、図４Ａを参照して説明したのと同じ方法で生成され、同じタイミングを有する。ただし、図４Ｂは代替のプリチャージタイミングを示している。
【００４８】
図４Ｂにおいて、プリチャージイネーブル信号ＰＣＢは、ビットライン電圧を測定する一連の比較の全体中で一回だけローに駆動される。従って、結果信号ＧＩＯは、電源電圧ＶＤＤを供給するところまでプリチャージされ、検出動作によって基準電圧ＲＥＦがビットライン電圧ＢＬよりも大きいことを示す結果が最初に生成されるまで、値「１」を表わす。検出動作によって出力信号ＮＴがアクティブ（ハイ）になると、出力ドライバ１５０（図３）はプリチャージされた結果信号ＧＩＯを引き下げ、結果信号は値「０」を表わすようになる。図４Ｂの場合、結果信号ＧＩＯをプリチャージ値に戻すプリチャージ動作がないので、結果信号ＧＩＯは、後続の検出動作の結果とは無関係に値「０」を表わし続ける。
【００４９】
結果信号ＧＩＯに対応するレジスタ２２０は、結果信号ＧＩＯが値「０」を表わすようになるまでは、カウント値ＣＮＴが変化するたびに測定値Ｑを変更する。結果信号ＧＩＯが引き下げられた後は、結果信号ＧＩＯが値「０」のままであるため、ビットライン電圧測定の最後の測定値Ｑは、基準電圧ＲＥＦがビットライン電圧ＢＬよりも大きいことを示す最初の検出動作に対応するカウント値ＣＮＴに等しくなる。検出動作４１０と４２０とが一致しない図示の例の場合、図４Ｂのビットラインプリチャージ方法を用いた測定値Ｑは９７で終了し、図４のビットラインプリチャージ方法を用いた場合の９５とは異なるものになる。もっと一般的に述べると、図４Ｂのプリチャージ方式を用いて見つかった測定値Ｑにより、検出結果がふらついて一致しない基準電圧範囲の一方の境界が得られ、図４Ａのプリチャージ方式を用いて見つかった測定値Ｑにより、その基準電圧範囲の他方の境界が得られる。
【００５０】
本発明の一態様によると、ビットライン電圧の測定は、一回目の測定が図４Ａのプリチャージ方法を用いて行なわれ、２回目の測定が図４Ｂのプリチャージ方法を用いて行なわれる。２つの測定値の差は、検出動作を実施した際の変化量を示す。
【００５１】
本発明は特定の実施形態を参照して説明されているが、その説明は本発明の応用の一例に過ぎず、限定と捉えるべきではない。特に、上記説明は、ビットライン電圧を変更することなくビットライン電圧と基準電圧とを比較することが可能な比較器型センスアンプを用いた例示的実施形態に偏っているが、ビットライン電圧を変更することが可能な他の種類のセンスアンプを用いて圧縮用の２値結果ストリームを生成することもできる。開示した実施形態の様々なその他の応用および組み合わせは、特許請求の範囲によって規定される本発明の範囲内にある。
【００５２】
【発明の効果】
本発明の集積回路は、ビットライン電圧の分布データ測定の際に、圧縮回路によってその測定データを圧縮することができるため、出力時間が短くて済む。
【図面の簡単な説明】
【図１】ビットライン電圧分布測定用の圧縮回路を含む本発明の一実施形態によるＦｅＲＡＭを示すブロック図である。
【図２】図１のＦｅＲＡＭに適した圧縮回路の例示的実施形態を示すブロック図である。
【図３】ビットラインに接続されたＦｅＲＡＭセルのビットライン電荷の読み出し及び測定に関連するＦｅＲＡＭの一部を示す回路図である。
【図４Ａ】ビットライン電圧測定期間中の図３のＦｅＲＡＭにおける選択された信号に関するタイミング図である。
【図４Ｂ】ビットライン電圧測定期間中の図３のＦｅＲＡＭにおける選択された信号に関するタイミング図である。
【符号の説明】
１００ 集積回路
１１０ 制御回路
１２０ メモリアレイ部
１３０ センスアンプ
１４０ 基準電圧発生器
１５０ 出力ドライバ（駆動回路、プルダウン装置）
１６０ プリチャージ回路
１６５ グローバル・バス（ライン）
１７０ 圧縮回路
１８０ Ｉ／Ｏ回路及びパッド
１９０ パラメタ調節回路
２１０ カウンタ
２２０，２２０−６３〜２２０−０ レジスタ（記憶要素）
２３０，２４０ 出力マルチプレクサ
３００ ＦｅＲＡＭ
３１０ ＦｅＲＡＭセル
３１２ 強誘電体コンデンサ
３１４ 選択トランジスタ
３２２ ビットライン
３２４ ワードライン
３７０ 書き戻し回路
４１０，４２０ 検出動作
ＭＰ１，ＭＰ２，ＭＰ３，ＭＰ４，ＭＰ５ ｐチャネルトランジスタ
ＭＮ１，ＭＮ２，ＭＮ３，ＭＮ４ ｎチャンネルトランジスタ
【発明の属する技術分野】
本発明は、ビットライン電荷のオンチップ圧縮に関する。
【０００２】
【従来の技術】
強誘電体ランダムアクセスメモリ（ＦｅＲＡＭ）は通常、ＦｅＲＡＭセルのアレイを含み、各ＦｅＲＡＭセルには少なくとも一つの強誘電体コンデンサが含まれる。各強誘電体コンデンサは、導電性の極板間に挟まれた強誘電材料を含む。データビットをＦｅＲＡＭセルに記憶させるためには、書き込み動作によりＦｅＲＡＭセル内の強誘電体コンデンサの極板に書き込み電圧を印加し、強誘電体材料を書き込み対象データビットに関連する方向に分極させる。書き込み電圧を取り除いた後、強誘電体材料内に持続性分極が残るので、格納したデータビットの不揮発性記憶が達成される。
【０００３】
ＦｅＲＡＭに関する従来の読み出し動作は、強誘電体コンデンサの一方の極板をビットラインに接続し、他方の極板を読み出し電圧まで昇圧することで、ＦｅＲＡＭセルに記憶されたデータビットを判定している。強誘電体コンデンサ内の持続性分極が読み出し電圧に一致する方向であった場合、読み出し電圧によって強誘電体コンデンサを流れる比較的小さな電流が発生し、前記ビットライン上に小さな電荷および小さな電圧変化が生じる。最初に持続性分極が読み出し電圧と逆であった場合、前記読み出し電圧によって持続性分極の方向が反転され、極板が放電されて、ビットライン上に比較的大きな電荷および比較的大きな電圧上昇が生じる。センスアンプは、得られたビットライン電流又は電圧から、記憶された値を判定することができる。
【０００４】
ＦｅＲＡＭなどの集積回路の開発、製造及び使用には、集積回路の特性を判定し、集積回路が適切に動作しているか否かを判定するための試験が必要であることが多い。ＦｅＲＡＭに関する重要な試験の１つとして、メモリセルを読み出す際にビットラインに伝達される電荷の測定がある。一般に、ＦｅＲＡＭセルの読み出しによって得られるビットライン電荷または電圧は、ＦｅＲＡＭセルに記憶されている値に応じて変わるだけでなく、読み出しを行なっている特定のＦｅＲＡＭセルの性能に応じても変化する。伝達された電荷の分布は、適正な電荷を供給しない欠陥ＦｅＲＡＭセルの識別や、データを読み書きする際のエラーを排除または最小限にするための動作パラメタの選択に、極めて重要なものである。
【０００５】
一般に、電荷分布測定では、各ＦｅＲＡＭセルを試験し、各データ値についてＦｅＲＡＭセルから読み出された電荷量を測定する必要がある。読み出した電荷の測定には、通常、ＦｅＲＡＭセルから読み出されたビットライン信号を、センスアンプを用いて１００以上もの異なる基準レベルと比較することが必要になる。各比較によって、比較結果を示す２値信号が生成される。２値比較結果信号は、読み出し動作に用いたデータパスと同じデータパスを用いて出力される。データ値「０」又は「１」を記憶している１つのＦｅＲＡＭセルから読み出したビットライン電圧を１００個の基準レベルと比較することにより、１００ビットの試験データが得られる。従って、分布測定期間中にＦｅＲＡＭ内の全てのセルについて生成される試験データの量は、通常のＩ／Ｏサイクルタイムを用いて出力するのに比較的長時間を必要とする。例えば、４メガビットＦｅＲＡＭにおけるデータ値「０」及び「１」に関する電荷分布測定では、８×１０２ビットを超える試験データが生成される場合もあり、それを出力するために数分が必要となる場合もある。また、試験データ量および出力時間は、メモリ記憶容量の増大によっても増大する。
【０００６】
集積回路製造の際に効率的な試験を行なうためには、電荷分布測定に関するＦｅＲＡＭからの大量のデータ出力は、必要な時間が長すぎる場合がある。多量のデータを処理してビットライン電圧分布を作成する処理も、製造工程のボトルネックになる場合がある。ＦｅＲＡＭ内のＦｅＲＡＭセルの標本だけを試験することでデータ量を削減することもできるが、標本化では、一部の欠陥ＦｅＲＡＭセルを発見し損なうことがある。
【０００７】
【発明が解決しようとする課題】
ＦｅＲＡＭの電荷分布測定方法の従来の制約を考慮し、電荷分布測定に関するデータフロー及び処理負担を低減する構成ならびに方法を探求する。
【０００８】
【課題を解決するための手段】
本発明の一態様によれば、オンチップ回路は、ＦｅＲＡＭセル等のメモリセルの読み出しによって得られたビットライン電圧または電荷の分布を測定し、その分布データを圧縮することで、出力データ量及び分布データの出力所要時間を低減する。ビットライン電圧の測定には、通常、ビットライン信号と一連の基準信号とを比較するセンスアンプが使用される。結果信号をセンスアンプから直接出力する代わりに、ビットライン電圧または電荷の分布測定にとって重要な情報を維持しつ、結果信号を圧縮回路で圧縮する。この圧縮は、それらのビットライン電圧測定値および電荷分布データを、メモリや外部処理装置で利用しやすい形態に変換することもできる。
【０００９】
圧縮回路の一実施形態には、カウンタ、並びに、該カウンタに接続されたレジスタその他の記憶要素の集合が含まれる。カウンタはセンスアンプに入力される基準信号の変化に同期していて、一連の比較にとって、カウンタのカウント値はセンスアンプがビットライン電圧と比較している現在の基準電圧を示すものとなる。各記憶要素は、１本の試験対象ビットラインに対応していて、対応するセンスアンプからの２値の結果値が特定値になったときや、ある値から他の値へ変化したときに、カウンタからのカウント値を記憶するように動作する。ビットライン電圧測定の最後に記憶される値は、基準電圧がビットライン電圧よりも大きいことを最初に示した比較動作、または最後に示した比較動作における基準電圧を示すカウント値（カウント）である。比較動作におけるノイズを定量化するため、様々なトリガー条件を用いて各ビットラインに関する複数のカウント値を記憶することにより、結果ストリーム中に２以上の遷移が発生した時点をそのカウント値で示すことができる。
【００１０】
本発明の一実施形態は、ＦｅＲＡＭセルなどのメモリセルを含む集積回路を試験するための方法である。この方法は、メモリセルのうちの１つから信号をビットラインに読み出すことで始まり、一連の基準電圧のうちの最初または次の電圧まで基準ラインをバイアスし、前記基準ライン上の最初または次の電圧が前記ビットライン上の電圧よりも高いか否かを示す結果信号を生成する。これらのステップは、前記一連の基準電圧の各々について繰り返される場合もあるが、結果信号を生成する際に使用されるセンスアンプがビットライン信号に影響を与えなければ、メモリセルから信号を繰り返し読み出す必要はない。これらの繰り返しステップにより、結果信号の一連の値を生成し、オンチップ回路を用いてそれら一連の値を圧縮し、圧縮された測定値を生成することができる。
【００１１】
一連の結果信号を圧縮する１つの方法は、基準ラインが前記一連の電圧のうちの最初または次の電圧までバイアスされるたびに索引値を変更するステップと、前記結果信号を入力データ値に関する索引値を有する記憶要素に適用するステップと、前記結果信号の値がメモリをイネーブルする条件を満たした場合、前記索引値をメモリに記憶するステップとを含む。一連の測定後メモリに記憶されている値が、圧縮された測定結果となる。ビットライン電圧分布測定に関するデータ出力の量を低減するため、結果信号の一連の値を出力することなく、この圧縮された測定値をＦｅＲＡＭから出力することができる。この圧縮された測定値は、ＦｅＲＡＭで使用することもでき、例えば、調節回路によりビットライン電圧分布に従ってパラメタを設定することができる。
【００１２】
本発明の他の実施形態は、ＦｅＲＡＭセルのアレイと、基準電圧発生器と、センスアンプと、オンチップ圧縮回路とを含む集積回路である。基準電圧発生器は、試験モードで動作し、一連の電圧を順に有する基準信号を生成する。センスアンプは、ビットラインに接続された入力を有し、圧縮回路が圧縮する値を表わす結果信号を生成する。オンチップ圧縮回路はセンスアンプのうちの１つから得た一連の結果値を圧縮し、一連の結果値内において結果値がある値から別の値に遷移する位置を示す圧縮値を生成する。
【００１３】
圧縮回路の一実施形態には、カウンタと、一連の記憶要素とが含まれる。カウンタは、基準電圧発生器がセンスアンプに供給する基準電圧に対応するカウント値／索引値を変更する。各記憶要素は、複数のセンスラインアンプのうちの対応するセンスアンプによるビットライン電圧と基準電圧との比較中に、前記カウント値／索引値と検出動作の結果を示す結果信号とを受信するように接続される。記憶要素は、第１の値を有する結果信号に応答して記憶値を前記カウント値／索引値と等しくなるよう設定し、第２の値を有する結果信号に応答して記憶値を変更せずにそのまま維持する。結果信号の一連の値のうちの最後の部分に記憶される値が圧縮された測定値であり、この値は、ＦｅＲＡＭから出力することもできるし、ＦｅＲＡＭ内部で使用することもできる。
【００１４】
【発明の実施の形態】
異なる図面で用いられる同一の参照符号は、類似または同一の構成要素を示す。本発明の一態様において、ＦｅＲＡＭアレイを含む集積回路は、読み出し動作中に伝達されるビットライン電圧を測定することが可能なオンチップ回路と、１つのメモリセルからのビットライン電圧または電荷、あるいは、メモリセル集合によって伝達されるビットライン電圧の分布を表わすのに必要な試験データ量を低減する圧縮回路とを有する。
【００１５】
ビットライン電圧測定で使用されるセンスアンプは通常、読み出し動作にも使用される。ビットライン電圧測定の場合、各センスアンプは、一連の検出動作を実行し、ビットライン上の電圧を一連の基準電圧と比較する。通常、そのような一連の比較を行なうためには、基準電圧を単調なステップで減少または増加させてゆき、ビットライン電圧が基準電圧とほぼ等しくなったときに、センスアンプから出力される比較結果が変化するようにする（ビットライン電圧の測定により、測定されたビットライン電圧とそのビットラインのキャパシタンスとの積にほぼ等しいビットライン電荷も測定される）。一連の比較を行なう際、圧縮回路は、センスアップからその結果を受信して、重要な情報を抽出する。圧縮回路から出力される試験データは、短時間で出力され、短時間で記憶されるので、ビットライン電圧または電荷の分布を表わすデータの内部使用および外部使用に都合がよい。
【００１６】
図１は、本発明の一実施形態による集積回路１００のブロック図である。集積回路１００は通常、メモリ、又は内蔵メモリを用いた任意の種類の集積回路である。集積回路１００は、制御回路１１０と、メモリアレイ部１２０と、センスアンプ１３０と、基準電圧発生器１４０と、出力ドライバ１５０と、グローバルＩ／Ｏバス１６５用のプリチャージ回路１６０と、圧縮回路１７０と、Ｉ／Ｏ回路及びパッド１８０と、パラメタ調節回路１９０とを含む。
【００１７】
制御回路１１０は、集積回路１００の動作用制御信号を生成する状態機械または周知の制御回路である。集積回路１００が試験モードにあるとき、制御回路１１０は、メモリセル集合から読み出されたビットライン電圧を測定したり、センスアンプ１３０の電圧オフセットを測定したりするため、必要に応じてメモリアレイ部１２０、センスアンプ１３０及び基準電圧発生器１４０を制御する。また、制御回路１１０はその測定結果を圧縮するための圧縮回路１７０の制御も行なう。
【００１８】
電荷分布を測定するための複数回のビットライン測定は、読み出し動作に必要なデコード回路及び駆動回路と同じものを用いて、並列に実施される。本明細書に記載する本発明の例示的実施形態の場合、各メモリアレイ部１２０はＦｅＲＡＭセルアレイであり、一回当たりのメモリアクセスにつき（例えば、一回当たりの読み出し、書き込み又はビットライン電圧試験について）、ＦｅＲＡＭアレイ部１２０のうちの１つにおいて１行のＦｅＲＡＭセルを選択する。選択されたそれらのＦｅＲＡＭセルの電荷は、対応するビットラインに読み出される。あるいは、一連のセンスアンプ１３０についてオフセットを測定するため、それらのセンスアンプに対応するビットラインを一定電圧（例えば接地電圧Ｖｓｓなど）に設定する場合もある。
【００１９】
いずれの場合も、次いで制御回路１１０は、基準電圧発生器１４０を用いて基準電圧ＲＥＦを一連の基準電圧レベルにわたって次々と段階変化させる。制御回路１１０は、各基準電圧レベルについて、選択されたセンスアンプ１３０による並列検出動作を制御する。センスアンプ１３０により並列検出動作完了時に生成される信号は、複数ビットの結果信号ＧＩＯになる。本発明の例示的実施形態の場合、グローバルＩ／Ｏバス１６５は６４ビット幅であり、各アレイセグメント１２０が６４個のセンスアンプ１３０を有し、それら６４個のセンスアンプが合わせて６４ビットの信号ＧＩＯ［６３：０］を生成する。１００個の異なる電圧レベルを識別可能なビットライン電圧測定またはセンスアンプオフセット測定の場合、結果信号ＧＩＯ［６３：０］は、１００個の異なる６４ビット値により、１００個の異なる基準電圧に関する検出動作の結果を特徴付ける。
【００２０】
圧縮モードでは、圧縮回路１７０が一連の結果（例えば６４ビット信号ＧＩＯの１００個の値など）を受信し、各ビットラインまたは各センスアンプについて一つの小さな複数ビット値（例えば７ビット）を生成する。以下で詳しく説明する例示的実施形態では、圧縮モードにおいて圧縮回路１７０がデータ量を２桁以上の規模で削減しても、ビットライン電圧測定のために必要な情報が得られるようにしている。また、圧縮回路１７０は通常の読み出し動作中に使用される通過モードも有していて、このモードは、ビットライン電圧やセンスアンプオフセットの測定の際に、センスアンプ１３０から得た比較結果を直接出力するのにも用いることができる。通過モードの場合、センスアンプ１３０から得たデータ信号は、圧縮回路１７０を直接通過してＩ／Ｏ回路１８０に渡される。
【００２１】
図２は、圧縮回路１７０の一実施形態を示すブロック図である。圧縮回路１７０のこの例示的実施形態には、カウンタ２１０、レジスタ集合２２０、及び、出力マルチプレクサ２３０、２４０が含まれる。測定のためＦｅＲＡＭセルまたはセンスアンプの集合が選択されると、カウンタ２１０がリセットされる。同時に、基準電圧発生器１４０の基準信号ＲＥＦが初期電圧レベルに設定される。カウンタ２１０がカウント信号ＣＮＴを変更する（例えば増減させる）たびに、基準電圧発生器１４０が基準電圧レベルを変更し、センスアンプ１３０が結果信号ＧＩＯを生成し、６４ビットの新たな比較結果が生成される。従って、カウント信号ＣＮＴの値は、基準信号ＲＥＦの変更に同期して、現在の比較結果に対応する基準電圧レベルを示す。
【００２２】
ビットライン電圧の同時測定中、結果信号ＧＩＯの各ビットは異なるビットラインにそれぞれ対応し、そのビット値は、対応するビットライン信号ＢＬの電圧が基準信号ＲＥＦの電圧を超えているか否かを示す。センスアンプのオフセット測定中、結果信号ＧＩＯの各ビットは、基準信号ＲＥＦが対応するセンスアンプを作動させるのに必要な電圧オフセット未満であるか否かを示す。
【００２３】
例示的実施形態において、レジスタ２２０には、結果信号ＧＩＯ［６３：０］の各ビットに対応する一連の６４個のレジスタ（２２０−６３〜２２０−０）が含まれる。各レジスタ２２０は、データ入力信号としてカウント信号ＣＮＴ［６：０］を受信する。結果信号ＧＩＯ［６３：０］の各ビットは、各レジスタ２２０−６３〜２２０−０に対するイネーブル信号として働く。例えば、ビット値「１」（信号ＲＥＦの電圧が信号ＢＬの電圧よりも大きいことを示す）は対応するレジスタ２２０における新たなカウント値のラッチをイネーブルし、ビット値「０」（信号ＢＬの電圧が信号ＲＥＦの電圧よりも大きいことを示す）は対応するレジスタ２２０におけるカウント値の変更をディセーブルする。あるいは、各レジスタ２２０は、対応する結果信号ＧＩＯの値の遷移などの様々な条件に応じてイネーブルされるようにすることもできる。
【００２４】
図２に示す本発明の実施形態の場合、一連の比較が完了した後レジスタ２２０内に保持されるカウント値は、結果信号ＧＩＯによって基準信号ＲＥＦの電圧がビットライン信号ＢＬの電圧よりも高いことが示された最新の比較動作に対応するカウント値に等しくなる。従って、ビットライン電圧測定の場合、その格納されたカウント値はメモリセルから読み出されたビットライン電圧を概ね示すものとなり、センスアンプオフセット測定の場合、その格納されるカウント値はセンスアンプを作動させるのに必要なオフセット電圧を示すものとなる。従って、圧縮回路１７０は、試験に関連する１００ビットを７ビットまで低減させる。
【００２５】
他の情報も、センスアンプ１３０からのビットストリームから、同様に取り出すことができる。例えば、結果信号ＧＩＯ［６３：０］の各ビットがゼロである初回にだけカウント値をラッチするため、第２のレジスタ集合を接続することができる。この第２のレジスタ集合のレジスタ中のカウント値は、おおよその測定電圧を示すもう１つの指示を記録する。ビットラインに関する１００ビットの結果ストリームが、ある時点まですべて１を有し、その後すべてゼロを有するものであるようなきれいな遷移をした場合、第２のレジスタ集合のカウント値は、第１のレジスタ集合における対応するカウント値よりも大きい値になる。しかしながら、１００ビットデータストリームのビット値が交番してＦｅＲＡＭのセンスアンプ１３０その他の構成要素の性能変化を示している場合、第２のレジスタ集合のカウント値は第１のレジスタ集合におけるカウント値より小さくなり、２つのカウント値の差分によって変化の程度が示される。
【００２６】
図２に示す圧縮回路１７０の一実施形態における出力マルチプレクサ２３０、２４０は、データ信号を選択して出力する。圧縮回路１７０の通過モードにおいて、マルチプレクサ２４０は、信号ビットＧＩＯ［６３：０］のうちの一部又は全部を選択して直接出力する。例えば、集積回路１００が３２ビットＩ／Ｏデータパスと６４ビット内部データバスとを有する場合、マルチプレクサ２４０は、信号ＧＩＯ［６３：０］のうちの３２ビットを選択する。圧縮モードにおいて、マルチプレクサ２４０はマルチプレクサ２３０からの信号を選択して出力する。
【００２７】
一連の比較が終了すると、各レジスタ２２０は、測定された電圧を表わす７ビット値を記憶する。マルチプレクサ２３０は、レジスタ２２０の部分集合からの出力信号を選択する。例えば、一群の４個のレジスタ２２０から得た４つの７ビット測定値を３２ビットデータパスを介して出力する。従って、例示の実施形態の圧縮回路１７０における６４個のＦｅＲＡＭセルについてのビットライン測定に必要な出力サイクル数は、結果信号ＧＩＯの値の出力に必要な２００出力サイクルではなく、マルチプレクサ２３０、２４０を介した１６出力サイクルになる。
【００２８】
図１の集積回路１００は、圧縮回路１７０から得たビットライン測定値及びオフセットデータを、出力または内部使用することができる。例えば、調節回路１９０は、この圧縮されたビットライン電圧測定値を受信して、欠陥検出や動作パラメタの設定に用いることができる。
【００２９】
一実施形態において、調節回路１９０は、圧縮回路１７０によって生成された圧縮ビットライン測定値を保持するための第１および第２のレジスタを含む。第１のレジスタには、読み出し期間中に反転しない強誘電体コンデンサの分極に対応するデータ値（例えば「０」）を保持するＦｅＲＡＭセルから読み出された最大のビットライン電圧が記録される。第２のレジスタには、読み出し期間中に反転する強誘電体コンデンサの分極に対応するデータ値（例えば「１」）を保持するＦｅＲＡＭセルから読み出された最小のビットライン電荷又は電圧が記録される。パラメタ調節回路１９０は、読み出し期間中に反転しなかった強誘電体コンデンサの読み出しに関する最大ビットライン電圧が、反転した強誘電体コンデンサに関する最小ビットライン電圧を超える場合、或いはそれに極めて近い場合、欠陥を検出することができる。記録されたそれらの値間の間隔が許容できるものである場合、調節回路１９０は、読み出し動作用の基準電圧を、それら２つのレジスタ値の間になるよう選択することができる。
【００３０】
前段落は、単に、調節回路１９０の例示的機能を示しただけである。調節回路１９０は、電荷分布やビットライン電圧測定値のもっと複雑な分析を行なうこともできる。例えば、誤り検出および基準電圧設定は各ＦｅＲＡＭアレイセグメント１２０ごとに個別に行うこともでき、その誤り検出とパラメタ設定に使用する電荷分布の特徴付けは、異なるデータ値について単なる最大ビットライン電圧および最小ビットライン電圧を用いることもできる。
【００３１】
上記のビットライン電荷分布データの圧縮には、様々な検出技術、センスアンプタイプおよびＦｅＲＡＭ構成を用いることができる。図３は、圧縮に適した電荷分布測定を実施することができるＦｅＲＡＭ３００の一部を示すものである。ＦｅＲＡＭ３００には、一つのＦｅＲＡＭアレイ部１２０と、センスアンプ１３０と、基準電圧発生器１４０と、グローバル出力ドライバ１５０と、プリチャージ回路１６０と、書き戻し回路１７０とが含まれる。
【００３２】
ＦｅＲＡＭアレイ部１２０は、行・列に編成された従来のＦｅＲＡＭセル３１０のアレイである。各ＦｅＲＡＭセル３１０は、周知技術を用いて製造可能な強誘電体コンデンサ３１２と選択トランジスタ３１４とを含む。ＦｅＲＡＭアレイ部１２０の各列にある各ＦｅＲＡＭセル３１０の選択トランジスタ３１４のドレインには、ビットライン３２２が接続される。ＦｅＲＡＭアレイ部１２０の各行にある選択トランジスタ３１４のゲートにはワードライン３２４が接続され、書き込み、読み出し及び測定動作時には、行デコーダおよび駆動回路（図示せず）によってワードライン３２４上の電圧ＷＬ０〜ＷＬｎが制御される。ローカル・デコード回路およびグローバル・デコード回路（図示せず）を有するとともに、グローバルＩ／Ｏラインを含むデータパスを有し、それらのデータパスによりローカル・アレイを接続してデータ入出力を行なうメモリ構成の場合、ＦｅＲＡＭアレイ部１２０は、複数のローカル・アレイ部のうちの１つである場合がある。
【００３３】
図３の実施形態の場合、各センスアンプ１３０は、対応するビットライン３２２に接続された比較器型のセンスアンプである。代替として、センスアンプ１３０は検出動作中にビットライン電圧を変更するタイプのものにすることもでき、その場合、基準電圧信号が変化するたびに毎回ビットライン電圧をリセット（例えばＦｅＲＡＭセルから再読み出し）する必要がある。読み出し動作のため、または、ＦｅＲＡＭセルからビットライン３２２に読み出されるビットライン電荷の測定のため、各センスアンプ１３０は、複数のビットライン３２２のうちの１本をセンスアンプ１３０に選択的に接続するローカル・デコード回路に接続される場合もある。
【００３４】
図３は、ｐチャネルトランジスタＭＰ１，ＭＰ２，ＭＰ３，ＭＰ４，ＭＰ５及びｎチャンネルトランジスタＭＮ１，ＭＮ２，ＭＮ３，ＭＮ４を含む比較器型センスアンプ１３０の一実施形態を詳しく示している。トランジスタＭＰ１は、検出イネーブル信号ＳＥＢに応答してセンスアンプ１３０をアクティブ化或いは非アクティブ化する働きがあり、電源電圧ＶＤＤとトランジスタＭＰ２，ＭＰ３との間に配置される。トランジスタＭＰ２，ＭＰ４，ＭＮ１はトランジスタＭＰ１とグラウンドとの間に直列に接続され、トランジスタＭＰ３，ＭＰ５，ＭＮ２も同様にトランジスタＭＰ１とグラウンドとの間に直列に接続される。トランジスタＭＮ３，ＭＮ４はトランジスタＭＮ１，ＭＮ２とそれぞれ並列に接続され、検出イネーブル信号ＳＥＢに応答して、比較動作に備えて各ノードＮ１，Ｎ２を接地する。
【００３５】
トランジスタＭＰ２，ＭＰ３のゲートは、それぞれ対応するビットライン３２２及び基準電圧発生器１４０から入力信号ＢＬ，ＲＥＦをそれぞれ受信する。信号ＢＬはビットライン電圧であり、ビットライン電圧測定値はＦｅＲＡＭセル３１０からセンスアンプ１３０が接続されたビットライン３２２上に読み出された電荷によって決まる。信号ＲＥＦは、基準電圧発生器１４０によって設定および変更される電圧を持つ基準信号である。基準電圧発生器１４０は、信号ＲＥＦとして一連の異なる電圧レベルを生成することが可能な任意の回路でよい。あるいは、多数（例えば１００個）の異なる基準電圧レベルを生成可能なオンチップ基準電圧発生器を設ける必要をなくすため、信号ＲＥＦは、外部回路から入力することもできる。
【００３６】
ビットライン信号ＢＬと基準信号ＲＥＦと電圧差によってトランジスタＭＰ２，ＭＰ３のうちのどちらの導通性の方が高くなるかが決まり、この導電性が、センスアンプ１３０をアクティブにしたときに、トランジスタＭＰ２，ＭＰ４間のノードＮ１の電圧またはトランジスタＭＰ３，ＭＰ５間のノードＮ２の電圧のうちのどちらが素早く上昇するかに影響を及ぼす。検出動作の開始時は両トランジスタＭＰ４，ＭＰ５が導通していて、トランジスタＭＰ４，ＭＮ３間のノードからの出力信号ＮＢおよびトランジスタＭＰ５，ＭＮ４間のノードからの出力信号ＮＴは、ノードＮ１，Ｎ２上の電圧上昇に応じた速度でそれぞれ上昇を開始する。トランジスタＭＰ４，ＭＰ５，ＭＮ１，ＭＮ２のゲートは交差接続されていて、トランジスタＭＰ４，ＭＰ５，ＭＮ１，ＭＮ２は、出力信号ＮＢとＮＴとの差で生成される電圧を増幅するようになっている。従って、検出動作が完了したとき、出力信号ＮＴは出力信号ＮＢに対して相補的な信号になる。
【００３７】
出力回路１５０はセンスアンプ１３０から出力信号ＮＴを受信し、グローバルＩ／Ｏバス１６５のラインに対する結果信号の出力を制御する。以下で詳しく説明するように、プリチャージ回路１６０は、ビットライン電圧を測定する各検出動作の前、または一連の検出動作の直前に、グローバルＩ／Ｏバス１６５のラインをハイ（例えば電源電圧ＶＤＤ）に充電する。信号ＮＴがビットライン信号ＢＬの電圧が基準信号ＲＥＦの電圧よりも大きいことを示す場合、出力ドライバ１５０は、プリチャージされた信号ＧＩＯを出力イネーブル信号ＳＯＥに応じて引き下げる。各検出動作の直前にＩ／Ｏバス１６５をプリチャージした場合、信号ＧＩＯは、ビットライン信号ＢＬと基準信号ＲＥＦの一連の電圧レベルとを比較した結果を表わす一連の２値を順に示す。ビットライン電圧を測定する一連の検出動作の前にのみグローバルＩ／Ｏバスをプリチャージした場合、結果信号ＧＩＯの各ビットはビットライン電圧が電圧ＲＥＦよりも大きいことが検出動作によって示されるまでハイのままであり、その時点で信号ＮＴがハイになり、出力回路１５０が結果信号ＧＩＯのビットを引き下げる。
【００３８】
ビットライン電圧測定の後そのデータをＦｅＲＡＭセルに記憶させる必要がない限り、ビットライン電圧測定に書き戻し回路３７０は不要である。検出動作の後、書き戻し回路３７０は相補的センスアンプ出力信号ＮＢを受信し、それがイネーブルされていればビットライン３２２を適当なレベルまで駆動して、ＦｅＲＡＭセルから読み出したデータをそのＦｅＲＡＭセルに書き戻す。図３の場合、書き戻し回路３７０は、相補的書き戻し信号ＷＢ及びＷＢＢに応じてビットライン３２２を駆動するトライステートインバータになっている。分布測定の場合、分布測定の目的でデータをＦｅＲＡＭセルに単に記憶するのであれば、この書き戻しは省略することができる。あるいは、この書き戻しは、ビットライン電圧を基準信号ＲＥＦの各電圧レベルと比較し終わった後で実施することもできる。
【００３９】
図４Ａは、図２，３の回路を用いた特定のＦｅＲＡＭセルからの読み出しによって得られるビットライン電圧を判定する測定期間中の選択された信号に関するタイミング図である。測定のため、ビットライン上の異なる電荷に対応する一連の電圧レベルにわたって基準信号ＲＥＦをステップ変化させる。通常、この基準電圧の範囲は、ＦｅＲＡＭセルの特性に応じて決まり、具体的にはＦｅＲＡＭセルから読み出されるビットライン電圧の予測範囲に応じて決まる。例示的実施形態において、基準信号ＲＥＦは、０．５Ｖ〜０Ｖまでの範囲にあり、約５ｍＶのステップで１００段階ある。図４Ａは、基準信号ＲＥＦをその電圧範囲の上限から始めてステップ減少させてゆく一例を示すものであるが、基準信号ＲＥＦは、下限電圧から始めてステップ増加させてゆく場合もあるし、任意の所望のパターンで変化させる場合もある。
【００４０】
比較器型センスアンプで検出を実施する場合、ＦｅＲＡＭセル３１０からビットライン電圧ＢＬがビットライン３２２に読み出され、測定期間中一定に保たれる。
【００４１】
基準信号ＲＥＦの様々な電圧レベルに対応する一連の時間間隔で、検出イネーブル信号ＳＥＢをアクティブ（ロー）にする。信号ＳＥＢがアクティブになると、測定対象ビットライン３２２に接続されたセンスアンプ１３０が、信号ＢＬと信号ＲＥＦとを比較する。検出期間の後、信号ＢＬ、ＲＥＦのうちのいずれの電圧が高いに応じて、ノード電圧ＮＢまたはＮＴが電源電圧ＶＤＤまで上昇し、他方のノード電圧ＮＴまたはＮＢが０ボルトへ落ち着く。比較器型センスアンプは、次の検出動作を開始する前にＦｅＲＡＭセルからの読み出しを待つ必要がないので、一般的な実施形態の場合、信号ＳＥＢの時間を検出時間すなわち約５ｎｓとほぼ同じにすることができる。
【００４２】
検出動作の結果信号ＧＩＯの生成には、グローバル出力ラインを電源電圧ＶＤＤまでプリチャージした後、信号ＮＴの使用を可能にして出力ドライバ１５０内のプルダウン装置を制御できるようにすることが含まれる。図４Ａのタイミング図の場合、各検出動作のたびにプリチャージ信号ＰＣＢをアクティブ（ロー）にし、プルアップ装置１６０によってグローバルＩ／Ｏラインを電源電圧ＶＤＤまで昇圧する。検出イネーブル信号ＳＥＢがアクティブになると、検出イネーブル信号ＳＥＢがアクティブになった後、短い遅延時時間、通常１〜２ｎｓの後、プリチャージ信号ＰＣＢが非アクティブになったときに、検出出力イネーブル信号ＳＯＥがアクティブになる。この遅延時間は、ノード電圧ＮＴ，ＮＢが信号ＢＬとＲＥＦとの比較結果を示すレベルに落ち着くのに十分な時間である。その結果、出力回路１５０は、結果信号ＧＩＯの電圧をプリチャージされたレベル（ＶＤＤ）に維持してビットライン電圧ＢＬが基準電圧ＲＥＦよりも大きいことを示すか、または、結果信号ＧＩＯの電圧を引き下げてビットライン電圧ＢＬが基準電圧ＲＥＦ未満であることを示す。
【００４３】
検出出力信号ＳＯＥがアクティブになっているときの一連の時間中、結果信号ＧＩＯは、電圧比較結果を示す一連の２値を示す。基準信号ＲＥＦが１００個の異なる電圧レベルになっている結果、結果信号ＧＩＯは、異なる比較結果を表わす１００ビットのデータを連続的に提供する。基準信号ＲＥＦが単調にステップ減少（または増加）する場合、ＦｅＲＡＭの理想的な動作によって得られるビットライン信号ＢＬに関する結果値のストリームは、基準信号ＲＥＦの電圧がビットライン信号ＢＬの電圧未満に低下するまで、一方の２値（例えば「１」）を有するものになる。その後、このビットストリームは他方の２値（例えば「０」）を有するものと予測される。この理想的な結果のストリームは、情報損失を伴うことなく、結果信号ＧＩＯが「１」から「０」へ遷移した時点を表わす圧縮値で表現することができる。
【００４４】
図２の実施形態の圧縮回路１７０は、結果信号ＧＩＯに対応するレジスタ２２０にカウント値ＣＮＴをラッチすることができるように接続された結果信号ＧＩＯを有する。図４Ａのタイミング図において、結果信号ＧＩＯが値「１」の場合、カウント値ＣＮＴは基準信号ＲＥＦの減少とともに減少し、レジスタ２２０のデータ信号Ｑはカウント値ＣＮＴが変化するたびに変化する。結果信号ＧＩＯが値「０」の場合、レジスタ２２０の測定値Ｑは変化せずにそのままになる。結果信号ＧＩＯで表現されたビットストリーム中に１つの遷移点しかもたない理想的なビットストリームについての測定値Ｑは、ビットストリーム中のその遷移点における基準電圧を示すものになる。
【００４５】
信号ＲＥＦと信号ＢＬがほぼ同一の電圧である場合、ＦｅＲＡＭ内のノイズその他の変化によって、結果信号ＧＩＯの２値の変動が生じる場合がある。図４Ａのタイミング図は、検出動作４１０の結果と検出動作４２０の結果とが一致しない場合を示している。ビットライン電圧ＢＬと基準電圧ＲＥＦとがほぼ等しい場合、検出動作４１０はビットライン電圧ＢＬが基準電圧ＲＥＦよりも大きいことを示す結果値「１」を生成するが、基準電圧ＲＥＦを１ステップだけ減少させた後、検出動作４２０はビットライン電圧ＢＬが基準電圧ＲＥＦ未満であることを示す結果値「０」を生成している。小さな電圧の違いがあると、ＦｅＲＡＭ内のセンスアンプ１３０その他の回路の性能の変動から、このような不一致が生じる場合がある。
【００４６】
比較結果を表わすビットストリームの最後に、検出中のビットラインに対応するレジスタの測定値Ｑは、結果信号ＧＩＯが最後にレジスタ２２０をイネーブルした時を示す値を有する。図４Ａの場合、値「１」の結果信号ＧＩＯを最後に生成したのは検出動作４２０であり、ビットライン測定の終了時に、測定値Ｑは値９５を有する。この１つのＱ値は、検出動作４１０と４２０との間に性能変化や検出の不一致があったことを示すものではない。
【００４７】
本発明の一態様によれば、グローバルＩ／Ｏバスに代替のプリチャージ方法を用いるだけで、圧縮回路を有するＦｅＲＡＭは、検出能力の変化を監視することができる。タイミング図４Ｂは、ビットライン電圧測定の際の、図２，３のＦｅＲＡＭ回路における選択された信号の代替タイミングを示している。図４Ｂにおいて、基準信号ＲＥＦ、ビットライン信号ＢＬ、検出イネーブル信号ＳＥＢ、センスアンプ出力ノード信号ＮＢ，ＮＴ、及び、センスアンプ出力イネーブル信号ＳＯＥは、図４Ａを参照して説明したのと同じ方法で生成され、同じタイミングを有する。ただし、図４Ｂは代替のプリチャージタイミングを示している。
【００４８】
図４Ｂにおいて、プリチャージイネーブル信号ＰＣＢは、ビットライン電圧を測定する一連の比較の全体中で一回だけローに駆動される。従って、結果信号ＧＩＯは、電源電圧ＶＤＤを供給するところまでプリチャージされ、検出動作によって基準電圧ＲＥＦがビットライン電圧ＢＬよりも大きいことを示す結果が最初に生成されるまで、値「１」を表わす。検出動作によって出力信号ＮＴがアクティブ（ハイ）になると、出力ドライバ１５０（図３）はプリチャージされた結果信号ＧＩＯを引き下げ、結果信号は値「０」を表わすようになる。図４Ｂの場合、結果信号ＧＩＯをプリチャージ値に戻すプリチャージ動作がないので、結果信号ＧＩＯは、後続の検出動作の結果とは無関係に値「０」を表わし続ける。
【００４９】
結果信号ＧＩＯに対応するレジスタ２２０は、結果信号ＧＩＯが値「０」を表わすようになるまでは、カウント値ＣＮＴが変化するたびに測定値Ｑを変更する。結果信号ＧＩＯが引き下げられた後は、結果信号ＧＩＯが値「０」のままであるため、ビットライン電圧測定の最後の測定値Ｑは、基準電圧ＲＥＦがビットライン電圧ＢＬよりも大きいことを示す最初の検出動作に対応するカウント値ＣＮＴに等しくなる。検出動作４１０と４２０とが一致しない図示の例の場合、図４Ｂのビットラインプリチャージ方法を用いた測定値Ｑは９７で終了し、図４のビットラインプリチャージ方法を用いた場合の９５とは異なるものになる。もっと一般的に述べると、図４Ｂのプリチャージ方式を用いて見つかった測定値Ｑにより、検出結果がふらついて一致しない基準電圧範囲の一方の境界が得られ、図４Ａのプリチャージ方式を用いて見つかった測定値Ｑにより、その基準電圧範囲の他方の境界が得られる。
【００５０】
本発明の一態様によると、ビットライン電圧の測定は、一回目の測定が図４Ａのプリチャージ方法を用いて行なわれ、２回目の測定が図４Ｂのプリチャージ方法を用いて行なわれる。２つの測定値の差は、検出動作を実施した際の変化量を示す。
【００５１】
本発明は特定の実施形態を参照して説明されているが、その説明は本発明の応用の一例に過ぎず、限定と捉えるべきではない。特に、上記説明は、ビットライン電圧を変更することなくビットライン電圧と基準電圧とを比較することが可能な比較器型センスアンプを用いた例示的実施形態に偏っているが、ビットライン電圧を変更することが可能な他の種類のセンスアンプを用いて圧縮用の２値結果ストリームを生成することもできる。開示した実施形態の様々なその他の応用および組み合わせは、特許請求の範囲によって規定される本発明の範囲内にある。
【００５２】
【発明の効果】
本発明の集積回路は、ビットライン電圧の分布データ測定の際に、圧縮回路によってその測定データを圧縮することができるため、出力時間が短くて済む。
【図面の簡単な説明】
【図１】ビットライン電圧分布測定用の圧縮回路を含む本発明の一実施形態によるＦｅＲＡＭを示すブロック図である。
【図２】図１のＦｅＲＡＭに適した圧縮回路の例示的実施形態を示すブロック図である。
【図３】ビットラインに接続されたＦｅＲＡＭセルのビットライン電荷の読み出し及び測定に関連するＦｅＲＡＭの一部を示す回路図である。
【図４Ａ】ビットライン電圧測定期間中の図３のＦｅＲＡＭにおける選択された信号に関するタイミング図である。
【図４Ｂ】ビットライン電圧測定期間中の図３のＦｅＲＡＭにおける選択された信号に関するタイミング図である。
【符号の説明】
１００ 集積回路
１１０ 制御回路
１２０ メモリアレイ部
１３０ センスアンプ
１４０ 基準電圧発生器
１５０ 出力ドライバ（駆動回路、プルダウン装置）
１６０ プリチャージ回路
１６５ グローバル・バス（ライン）
１７０ 圧縮回路
１８０ Ｉ／Ｏ回路及びパッド
１９０ パラメタ調節回路
２１０ カウンタ
２２０，２２０−６３〜２２０−０ レジスタ（記憶要素）
２３０，２４０ 出力マルチプレクサ
３００ ＦｅＲＡＭ
３１０ ＦｅＲＡＭセル
３１２ 強誘電体コンデンサ
３１４ 選択トランジスタ
３２２ ビットライン
３２４ ワードライン
３７０ 書き戻し回路
４１０，４２０ 検出動作
ＭＰ１，ＭＰ２，ＭＰ３，ＭＰ４，ＭＰ５ ｐチャネルトランジスタ
ＭＮ１，ＭＮ２，ＭＮ３，ＭＮ４ ｎチャンネルトランジスタ
Claims (10)
- メモリセル（３１０）を含む集積回路（１００）を試験する方法であって、
（ａ）前記メモリセル（３１０）のうちの１つから信号（ＢＬ）をビットライン（３２２）に読み出すステップと、
（ｂ）一連の電圧のうちの最初／次の電圧まで基準ラインをバイアスするステップと、
（ｃ）前記基準ライン上の最初／次の電圧と前記ビットライン上の電圧とのうちいずれが大きいかを示す結果信号（ＧＩＯ）を生成するステップと、
（ｄ）前記一連の電圧の各々について前記ステップ（ｂ）及び（ｃ）を繰り返すことにより、前記結果信号（ＧＩＯ）の一連の値を生成するステップと、
（ｅ）オンチップ回路（１７０）を用いて前記一連の値を圧縮し、圧縮された測定値を生成するステップと、
からなる方法。 - 一連の結果信号の値を圧縮する前記ステップは、
前記基準ラインが前記一連の電圧のうちの最初／次の電圧までバイアスされるたびに索引値（ＣＮＴ）を変更するステップと、
入力データ値として前記索引値（ＣＮＴ）を有するメモリ（２２０）のイネーブル信号として、前記結果信号（ＧＩＯ）を使用するステップと、
前記結果信号（ＧＩＯ）の値が前記メモリ（２２０）をイネーブルしたときに前記索引値（ＣＮＴ）を前記メモリ（２２０）に記憶し、前記結果信号（ＧＩＯ）の最後の値の後前記メモリ（２２０）内にある記憶値（Ｑ）が圧縮された測定結果となるようにするステップと、
を含む、請求項１の方法。 - 前記結果信号（ＧＩＯ）を生成する前記ステップは、前記ビットライン（３２２）及び前記基準ラインに接続された比較器型のセンスアンプを動作させるステップを含む、請求項１または請求項２の方法。
- 前記集積回路（１００）において前記圧縮された測定値を使用するステップをさらに含む、請求項１〜３のうちのいずれか１項に記載の方法。
- 前記メモリセルがＦｅＲＡＭセルであり、
前記方法は、
前記ＦｅＲＡＭセルの各々について前記ステップ（ａ）〜（ｅ）を繰り返すステップと、
前記ステップ（ｅ）の繰り返し中に生成された前記圧縮された測定値からビットライン電圧分布を判定するステップと、
をさらに含む、請求項１〜４のうちのいずれか１項に記載の方法。 - メモリセル（３１０）の各列に接続されたビットライン（３２２）を含むメモリセル（３１０）のアレイ（１２０）と、
試験モードで動作し、一連の電圧を順に有する基準信号（ＲＥＦ）を生成する、基準電圧発生器（１４０）と、
前記ビットライン（３２２）および前記基準電圧発生器（１４０）に接続されたセンスアンプ（１３０）と、
前記センスアンプ（１３０）の検出動作の結果を示す結果信号（ＧＩＯ）を受信するように接続されたオンチップ圧縮回路（１７０）と、
から構成され、前記オンチップ圧縮回路（１７０）は前記結果信号（ＧＩＯ）の一連の値を圧縮して圧縮値を生成するように動作する、集積回路。 - 前記オンチップ圧縮回路は、
前記基準電圧発生器（１４０）が前記センスアンプ（１３０）に供給する基準電圧に対応するカウント値（ＣＮＴ）を変更するカウンタ（２１０）と、
前記センスアンプ（１３０）のうちの１つが前記ビットライン電圧（ＢＬ）と前記基準信号（ＲＥＦ）とを比較しているとき、前記カウント値（ＣＮＴ）を受信するように接続されるとともに、検出動作の結果を示す前記結果信号のうちの対応する１つに接続される、記憶要素（２２０）と、
を含み、
前記記憶要素（２２０）は、前記対応する結果信号（ＧＩＯ）が第１の値を有することに応じて、記憶値（Ｑ）を前記カウント値（ＣＮＴ）と等しくなるように設定し、
前記記憶要素（２２０）は、前記対応する結果信号（ＧＩＯ）が第２の値を有することに応じて、前記記憶値を変更せずにそのままにする、
請求項６の集積回路。 - 前記集積回路（１００）から前記圧縮値を出力する出力回路をさらに含む、請求項６または請求項７の集積回路。
- 前記集積回路の動作パラメタを選択する際に前記圧縮値を使用する調節回路をさらに含む、請求項６〜８のうちのいずれか１項に記載の集積回路。
- 前記メモリセル（３１０）がＦｅＲＡＭセルである、請求項６〜９のうちのいずれか１項に記載集積回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/190,370 US6714469B2 (en) | 2002-07-02 | 2002-07-02 | On-chip compression of charge distribution data |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004039221A true JP2004039221A (ja) | 2004-02-05 |
Family
ID=29780135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003186752A Pending JP2004039221A (ja) | 2002-07-02 | 2003-06-30 | 電荷分布データのオンチップ圧縮 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6714469B2 (ja) |
| JP (1) | JP2004039221A (ja) |
| KR (1) | KR100957389B1 (ja) |
| DE (1) | DE10320625B4 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8127326B2 (en) * | 2000-11-14 | 2012-02-28 | Claussen Paul J | Proximity detection using wireless connectivity in a communications system |
| US6785629B2 (en) | 2002-07-02 | 2004-08-31 | Agilent Technologies, Inc. | Accuracy determination in bit line voltage measurements |
| DE10246789B3 (de) * | 2002-10-08 | 2004-04-15 | Infineon Technologies Ag | Schaltungsanordnung und Verfahren zur Messung wenigstens einer Betriebskenngröße einer integrierten Schaltung |
| KR100694418B1 (ko) * | 2004-11-15 | 2007-03-12 | 주식회사 하이닉스반도체 | 메모리 장치의 병렬 압축 테스트 회로 |
| US20070070740A1 (en) * | 2005-09-28 | 2007-03-29 | Hynix Semiconductor Inc. | Semiconductor memory device having data-compress test mode |
| US7352627B2 (en) * | 2006-01-03 | 2008-04-01 | Saifon Semiconductors Ltd. | Method, system, and circuit for operating a non-volatile memory array |
| US7859925B1 (en) * | 2006-03-31 | 2010-12-28 | Cypress Semiconductor Corporation | Anti-fuse latch self-test circuit and method |
| US7821859B1 (en) | 2006-10-24 | 2010-10-26 | Cypress Semiconductor Corporation | Adaptive current sense amplifier with direct array access capability |
| US8212569B1 (en) | 2008-07-17 | 2012-07-03 | The United States Of America, As Represented By The Secretary Of The Navy | Coupled bi-stable circuit for ultra-sensitive electric field sensing utilizing differential transistor pairs |
| US8049486B1 (en) | 2008-07-17 | 2011-11-01 | The United States Of America As Represented By The Secretary Of The Navy | Coupled electric field sensors for DC target electric field detection |
| US8174325B1 (en) | 2010-10-13 | 2012-05-08 | The United States Of America As Represented By The Secretary Of The Navy | Adaptive injection-locked oscillator array for broad spectrum RF analysis |
| US9053772B2 (en) * | 2010-12-10 | 2015-06-09 | SK Hynix Inc. | Method for conducting reference voltage training |
| US9224450B2 (en) | 2013-05-08 | 2015-12-29 | International Business Machines Corporation | Reference voltage modification in a memory device |
| US9245604B2 (en) | 2013-05-08 | 2016-01-26 | International Business Machines Corporation | Prioritizing refreshes in a memory device |
| US8928359B2 (en) | 2013-05-08 | 2015-01-06 | Synaptics Incorporated | Charge distribution |
| US9541588B2 (en) | 2013-10-30 | 2017-01-10 | Synaptics Incorporated | Current-mode coarse-baseline-correction |
| US9778804B2 (en) | 2015-06-04 | 2017-10-03 | Synaptics Incorporated | Calibrating charge mismatch in a baseline correction circuit |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3074015B2 (ja) * | 1990-11-27 | 2000-08-07 | 松下電器産業株式会社 | 半導体装置 |
| JPH09259600A (ja) * | 1996-03-19 | 1997-10-03 | Fujitsu Ltd | 半導体記憶装置 |
| JPH11273360A (ja) | 1998-03-17 | 1999-10-08 | Toshiba Corp | 強誘電体記憶装置 |
| US6357027B1 (en) * | 1999-05-17 | 2002-03-12 | Infineon Technologies Ag | On chip data comparator with variable data and compare result compression |
| DE19957124B4 (de) * | 1999-11-26 | 2007-01-11 | Infineon Technologies Ag | Verfahren zum Testen von Speicherzellen Hysteresekurve |
| JP2001291385A (ja) * | 2000-04-05 | 2001-10-19 | Nec Corp | 半導体記憶装置並びにその試験装置および試験方法 |
| US6754094B2 (en) * | 2002-01-31 | 2004-06-22 | Stmicroelectronics, Inc. | Circuit and method for testing a ferroelectric memory device |
| US6590799B1 (en) * | 2002-05-29 | 2003-07-08 | Agilent Technologies, Inc. | On-chip charge distribution measurement circuit |
-
2002
- 2002-07-02 US US10/190,370 patent/US6714469B2/en not_active Expired - Lifetime
-
2003
- 2003-05-08 DE DE10320625A patent/DE10320625B4/de not_active Expired - Fee Related
- 2003-06-30 JP JP2003186752A patent/JP2004039221A/ja active Pending
- 2003-07-01 KR KR1020030044068A patent/KR100957389B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE10320625B4 (de) | 2009-08-13 |
| US20040004873A1 (en) | 2004-01-08 |
| KR100957389B1 (ko) | 2010-05-11 |
| DE10320625A1 (de) | 2004-01-22 |
| US6714469B2 (en) | 2004-03-30 |
| KR20040004099A (ko) | 2004-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4312521B2 (ja) | ビットライン電圧測定における精度判定 | |
| JP4169484B2 (ja) | 磁気抵抗メモリアレイの自己試験システム | |
| US7403438B2 (en) | Memory array architecture and method for high-speed distribution measurements | |
| US8472236B2 (en) | Differential plate line screen test for ferroelectric latch circuits | |
| JP2004039221A (ja) | 電荷分布データのオンチップ圧縮 | |
| JP4371706B2 (ja) | ＦｅＲＡＭセルを含む集積回路およびそのテスト方法 | |
| KR19990078380A (ko) | 반도체 메모리 테스트 방법 및 장치 | |
| JP4614689B2 (ja) | ＦｅＲＡＭ内に組み込まれる動的基準電圧校正 | |
| US20030142565A1 (en) | Circuit and method for testing a ferroelectric memory device | |
| US6816400B2 (en) | Circuit and method for testing a ferroelectric memory device | |
| US6735106B2 (en) | Accelerated fatigue testing | |
| TW588373B (en) | Method of testing memory device | |
| JP4118861B2 (ja) | テストモード動作を有するマルチサンプル読み出し回路 | |
| KR100338817B1 (ko) | 복합 반도체장치의 리프레쉬 특성 자가 테스터 | |
| JP2004239760A (ja) | 半導体メモリのセルフイレース・ライト装置および半導体メモリのセルフバーンインテスト方法 | |
| Rickes | Advanced circuit design of gigabit density ferroelectric random access memories | |
| KR20080046877A (ko) | 웨이퍼 번 인 검사에서의 단주기 웨이퍼 검사 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060616 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100112 |