-
Ein
ferroelektrischer Direktzugriffsspeicher (FeRAM) umfaßt allgemein
ein Array von FeRAM-Zellen, wobei jede FeRAM-Zelle zumindest einen ferroelektrischen
Kondensator enthält.
Jeder ferroelektrische Kondensator enthält ein ferroelektrisches Material,
das zwischen leitfähigen
Platten angeordnet ist. Um ein Datenbit in einer FeRAM-Zelle zu
speichern, legt eine Schreiboperation Schreibspannungen an die Platten
des ferroelektrischen Kondensators in der FeRAM-Zelle an, um das
ferroelektrische Material in einer Richtung zu polarisieren, die
dem Datenbit, das gerade geschrieben wird, zugeordnet ist. Eine
dauerhafte Polarisierung bleibt in dem ferroelektrischen Material,
nachdem die Schreibspannungen entfernt sind, und liefert so eine nichtflüchtige Speicherung
des gespeicherten Datenbits.
-
Eine
herkömmliche
Leseoperation für
einen FeRAM bestimmt das Datenbit, das in einer FeRAM-Zelle gespeichert
ist, durch ein Verbinden einer Platte eines ferroelektrischen Kondensators
mit einer Bitleitung und ein Anheben der anderen Platte auf eine
Lesespannung. Wenn die dauerhafte Polarisierung in dem ferroelektrischen
Kondensator in einer Richtung ist, die der Lesespannung entspricht,
bewirkt die Lesespannung einen relativ kleinen Strom durch den ferroelektrischen
Kondensator, was zu einer kleinen Ladungs- und Spannungsveränderung auf
der Bitleitung führt.
Wenn die dauerhafte Polarisierung anfänglich entgegengesetzt zu der
Lesespannung ist, dreht die Lesespannung die Richtung der dauerhaften
Polarisierung um, was die Platten entlädt und zu einem relativ großen Ladungs-
und Spannungsanstieg auf der Bitleitung führt. Ein Lese- bzw. Erfassungsverstärker kann
den gespeicherten Wert aus dem resultierenden Bitleitungsstrom oder der
-spannung bestimmen.
-
Entwicklung,
Herstellung und Verwendung einer integrierten Schaltung, wie z.
B. eines FeRAM, erfordern oft ein Testen, das die Charakteristika
der integrierten Schaltung bestimmt und bestimmt, ob die integrierte
Schaltung ordnungsgemäß funktioniert. Ein
wichtiger Test für
einen FeRAM ist eine Messung der Ladung, die an Bitleitungen geliefert
wird, wenn Speicherzellen gelesen werden. Allgemein variiert die
Bitleitungsladung oder -spannung, die aus einem Lesen einer FeRAM-Zelle
resultiert, nicht nur gemäß dem Wert,
der in der FeRAM-Zelle gespeichert ist, sondern auch gemäß dem Verhalten
der bestimmten FeRAM-Zelle, die gelesen wird. Die Verteilung einer gelieferten
Ladung kann wesentlich für
ein Identifizieren defekter FeRAM-Zellen, die nicht die geeignete Ladung
liefern, und für
ein Auswählen
von Betriebsparametern sein, die Fehler eliminieren oder minimieren,
wenn Daten gelesen oder geschrieben werden.
-
Eine
Ladungsverteilungsmessung testet allgemein jede FeRAM-Zelle und muß die Ladungsmenge
messen, die für
jeden Datenwert aus der FeRAM-Zelle ausgelesen wird. Ein Messen
der Ausleseladung erfordert häufig
die Verwendung eines Leseverstärkers
zum Vergleichen eines Bitleitungssignals, das von der FeRAM-Zelle
gelesen wird, mit bis zu 100 oder mehr unterschiedlichen Referenzpegeln. Jeder
der Vergleiche erzeugt ein Binärsignal,
das die Ergebnisse des Vergleichs anzeigt. Die Binärvergleichsergebnissignale
können
unter Verwendung des gleichen Datenpfades ausgegeben werden, der für Leseoperationen
verwendet wird. Ein Vergleichen der Bitleitungsspannung, die von
einer einzelnen FeRAM-Zelle gelesen wird, die einen Datenwert „0" oder „1" speichert, mit 100
Referenzpegeln erzeugt 100 Bit Testdaten. Folglich erfordert die
Testdatenmenge, die während
einer Verteilungsmessung für alle
Zellen in einem FeRAM erzeugt wird, eine relativ lange Zeit zur
Ausgabe unter Verwendung der normalen I/O-Zykluszeit. Eine Ladungsverteilungsmessung
für Datenwerte „0" und „1" in einem 4-Megabit-FeRAM
z. B. kann mehr als 8 × 108 Bit Testdaten erzeugen, was zur Ausgabe mehrere
Minuten erfordern kann. Ferner erhöht die Testdatenmenge und Ausgangszeit
sich mit einer Speicherspeicherungskapazität.
-
Das
grosse Volumen eines Datenausgangs von einem FeRAM für eine Ladungsverteilungsmessung
kann u. U. zu viel Zeit für
ein effizientes Testen während
der Herstellung einer integrierten Schaltung erfordern. Die Verarbeitung
der grossen Datenmenge zum Aufbau von Bitleitungsspannungsverteilungen
kann ausserdem einen Engpass bei einem Herstellungsprozess erzeugen.
Die Datenmenge kann durch ein Testen von nur einer Abtastung der
FeRAM-Zellen in einem FeRAM reduziert werden, wobei eine Abtastung
jedoch unter Umständen
einige defekte FeRAM-Zellen nicht entdecken kann.
-
Aus
der
US 6 392 916 ist
eine Schaltung bekannt, die FeRAM-Zellen enthält. Die Schaltung weist eine
Polarisationszustand-Detektionsschaltung auf, die Dummy-Zellen mit ferroelektrischen
Kondensatoren aufweist. Die Detektionsschaltung überprüft den Polarisationszustand
der ferroelektrischen Kondensatoren in den Dummy-Zellen unter Verwendung von
Spannungen und erzeugt ein Kontrollergebnis.
-
Angesichts
der gegenwärtigen
Einschränkung
von Verfahren zur Messung von Ladungsverteilungen von FeRAMs wird
nach Strukturen und Verfahren gesucht, die den Datenfluss und Verarbeitungslasten
zur Messung von Ladungsverteilungen reduzieren. Die reduzierten
Daten zeigen idealerweise die Ladungsverteilungsinformationen an,
zeigen jedoch auch die Genauigkeit oder die Rauschmenge in den Ladungsverteilungsinformationen
an. Ferner würde
die Reduzierung der Testdatenmenge, während Genauigkeitsinformationen
erhalten werden, am besten erzielt werden, ohne dass grosse oder komplexe
chipinterne Schaltungen benötigt
werden.
-
Es
ist die Aufgabe der vorliegenden Erfindung, ein Verfahren zum Testen
einer integrierten Schaltung, ein Verfahren zum Erzeugen von Testergebnissen
für eine
integrierte Schaltung oder eine integrierte Schaltung zu schaffen,
die trotz eines reduzierten Verfahrensaufwandes genaue Informationen liefern.
-
Diese
Aufgabe wird durch ein Verfahren gemäss Anspruch 1 oder 6 oder eine
integrierte Schaltung gemäss
Anspruch 10 gelöst.
-
Gemäß einem
Aspekt der Erfindung mißt eine
chipinterne Schaltung die Verteilung von Bitleitungsspannungen oder
einer Ladung, die aus einem Lesen von FeRAM-Zellen resultiert, und
komprimiert Verteilungsdaten, um die Ausgangsdatenmenge und die
Zeit zu reduzieren, die zur Ausgabe der Verteilungsdaten erforderlich
ist. Die Messung einer Bitleitungsspannung beinhaltet üblicherweise
ein Betreiben eines Leseverstärkers,
um die Bitleitungsspannung mit einer Serie von Referenzspannungen
zu vergleichen. Statt eines direkten Ausgebens von Ergebnissignalen
von dem Leseverstarker verarbeitet eine Kompressionsschaltung die
Ergebnissignale, um Werte zu erzeugen, die eine untere und eine
obere Grenze eines Bereichs von Referenzspannungen angeben, in dem
ein Rauschen bewirken kann, daß Lese-
bzw. Erfassungsoperationen inkonsistente Ergebnisse liefern. Ein
kleiner Referenzspannungsbereich zeigt an, daß die Bitleitungsspannung genau gemessen
wurde.
-
Ein
Ausführungsbeispiel
einer Kompressionsschaltung umfaßt einen Zähler und einen Satz von Registern
oder anderen Speicherelementen, die mit dem Computer verbunden sind.
Der Zähler
ist mit Veränderungen
eines Referenzsignals, das in einen Leseverstärker eingegeben wird, und mit
der Serie von Vergleichen synchronisiert, so daß der Zählwert von dem Zähler eine
Stromreferenzspannung anzeigt, die Leseverstärker mit Bitleitungsspannungen vergleichen.
Jedes der Speicherelemente entspricht einer Bitleitung, die getestet
wird, und wirkt, um den Zählwert
von dem Zähler
zu speichern, wenn die binären
Ergebniswerte für
die Vergleiche einen bestimmten Wert aufweisen. Der gespeicherte
Wert an dem Ende der Bitleitungsspannungsmessung ist ein Zählwert,
der die Referenzspannung (oder den Zählwert) anzeigt, die die Vergleiche
zuerst oder zuletzt als größer als
die Bitleitungsspannung anzeigten. Um ein Rauschen in den Vergleichen
zu quantifizieren, können
mehrere Zählwerte
für jede
Bitleitung unter Verwendung unterschiedlicher Auslösebedingungen
gespeichert sein, so daß die
Zählwerte
anzei gen, wenn mehr als ein Übergang
in dem Ergebnisstrom auftritt.
-
Bei
einem Ausführungsbeispiel
der Erfindung steuern die Ausgangssignale von den Leseverstärkern, anstelle
eines direkten Verbindens der Ausgänge der Leseverstärker, um
die Speicherelemente freizugeben oder zu sperren, die Gates von
Treibervorrichtungen (z. B. Herunterzieh- bzw. Pull-Down- oder Hochzieh- bzw.
Pull-Up-Transistoren) eines Bus, der verbunden ist, um Freigabesignale
an die Speicherelemente zu liefern. Eine Vorladungsschaltung lädt den Bus
auf einen Zustand, der es ermöglicht,
daß die
Speichervorrichtungen einen gespeicherten Wert durch einen frischen
Wert von dem Zähler
ersetzen. Wann immer ein bestimmter Leseverstärker seine zugeordnete Treiberschaltung
aktiviert, zieht die Treibervorrichtung das Freigabesignal für das entsprechende
Speicherelement auf einen Zustand, der ein Verändern des gespeicherten Wertes in
dem Speicherelement sperrt. Ein Verändern des Vorladeschemas für den globalen
I/O-Bus kann den Erhalt einer oberen und einer unteren Grenze für den Spannungsbereich
liefern, in dem ein Rauschen eine ungenaue Erfassung bewirken kann.
Eine Grenze wird durch ein Vorladen von nur dem globalen I/O-Bus
vor der Serie von Leseoperationen, die eine Bitleitungsspannung
messen, erhalten. Mit diesem Vorladeschema behält das Speicherelement den Zählwert,
der der Referenzspannung kurz vor der ersten Erfassungsoperation
entspricht, die bewirkt, daß die
entsprechende Treiberschaltung das Freigabesignal auf den Sperrzustand
zieht. Die andere Grenze wird durch ein Vorladen der globalen I/O-Leitung
vor jeder Leseoperation erhalten, was bewirkt, daß das Speicherelement
den Zählwert
beibehält, der
der letzten Leseoperation entspricht, die die globale I/O-Leitung
nicht auf den Sperrzustand ziehen konnte.
-
Ein
weiteres Ausführungsbeispiel
der Erfindung ist ein Verfahren zum Testen einer integrierten Schaltung,
die FeRAM-Zellen enthält.
Das Testverfahren umfaßt
folgende Schritte: Durchführen
von Leseoperationen, die jeweils eine Serie von Referenzspannungen
mit einer Bitleitungsspannung vergleichen; Erzeugen eines ersten
Datenwertes, der eine erste Grenze für einen Bereich der Referenzspannungen
identifiziert, in dem die Leseoperationen inkonsistente Ergebnisse
lieferten; und Erzeugen eines zweiten Datenwertes, der eine zweite
Grenze für den
Bereich der Referenzspannungen identifiziert, in dem die Leseoperationen
die inkonsistenten Ergebnisse lieferten. Eine Kompressionsschaltung
in der integrierten Schaltung kann den ersten und den zweiten Datenwert
erzeugen. Die Trennung zwischen dem ersten und dem zweiten Datenwert
zeigt die Genauigkeit der Bitleitungsspannungsmessung an.
-
Die
Durchführung
der Leseoperationen erzeugt allgemein ein Ergebnissignal, das eine
Serie von Werten darstellt, wobei jeder Wert unterscheidet, ob ein
Vergleich einer entsprechenden der Referenzspannungen mit der Bitleitungsspannung
anzeigt, daß die
Referenzspannung oder die Bitleitungsspannung größer ist. Der erste Datenwert
kann aus dem Ergebnissignal für
eine erste Serie von Leseoperationen durch ein Anlegen, an ein Register
oder ein anderes Speicherelement, eines Daten- oder Zählwertsignals,
das anzeigt, welche der Referenzspannungen einem gegenwärtigen Wert
des Ergebnissignals entspricht; ein Vorladen einer Leitung, die
ein Freigabesignal an das Speicherelement liefert, und ein Aktivieren
einer Treiberschaltung (oder eines Herunterzieh-Transistors) für die Leitung ansprechend auf
die Werte des Ergebnissignals erzeugt werden. Bei einem Testmodus
wird ein Vorladen, das das Freigabesignal aktiviert, um das Speicherelement
freizugeben, einen gespeicherten Wert gleich einem gegenwärtigen Wert
des Datensignals zu setzen, nur einmal vor der ersten Serie der
Leseoperationen durchgeführt.
Die Treiberschaltung zieht, wenn sie aktiviert ist, die Leitung
auf einen Zustand, bei dem das Freigabesignal deaktiviert ist, wodurch
gestoppt wird, daß das
Speicherelement den gespeicherten Wert verändert. Der gespeicherte Wert
in dem Speicherelement nach der ersten Mehrzahl von Leseoperationen
identifiziert so die erste Referenzspannung, für die eine Leseoperation die
Treiberschaltung aktiviert, um das Freigabesignal zu deaktivieren,
wobei dieser gespeicherte Wert der erste Datenwert sein kann.
-
Der
zweite Datenwert kann unter Verwendung eines unterschiedlichen Vorladeschemas
erzeugt werden. Insbesondere reaktiviert ein Vorladen der Leitung
für jede
Leseoperation bei einer zweiten Mehrzahl der Leseoperationen das
Freigabesignal. Wenn die Werte des Ergebnissignals der zweiten Mehrzahl
der Leseoperationen entsprechen, die die Treiberschaltung steuern,
setzt das Speicherelement den gespeicherten Wert gleich einem Wert
des Datensignals, wenn das Ergebnissignal die Treiberschaltung nicht
aktiviert, und das Speicherelement behält den gespeicherten Wert bei,
wenn der Wert des Ergebnissignals die Treiberschaltung aktiviert. An
dem Ende der zweiten Serie von Leseoperationen zeigt der gespeicherte
Wert in dem Speicherelement die letzte Referenzspannung an, für die eine
Leseoperation nicht in der Lage war, die Treiberschaltung zu aktivieren,
wobei dieser gespeicherte Wert der zweite Datenwert sein kann.
-
Ein
weiteres Verfahren zur Erzeugung von Testergebnissen für eine integrierte
Schaltung, die FeRAM-Zellen enthält,
umfaßt
folgende Schritte: Laden einer Leitung, um ein Freigabesignal eines
Speicherelementes zu aktivieren; Durchführen einer ersten Serie von
Leseoperationen, um ein Ergebnissignal zu erzeugen, das Werte aufweist,
die Ergebnisse der Leseoperationen anzeigen; Anwenden des Ergebnissignals,
um eine Herunterzieh-Vorrichtung für die Leitung zu steuern; Betreiben
eines Zählers,
um einen Zählwert
zu erzeugen, der anzeigt, welche der Referenzspannungen einem gegenwärtigen Wert des
Ergebnissignals entspricht; und für jede Leseoperation in der
ersten Serie, Setzen eines gespeicherten Wertes in dem Speicherelement
gleich dem Zählwert
ansprechend darauf, daß das
Freigabesignal zu einer Zeit aktiv ist, die der Leseoperation entspricht,
und Beibehalten des gespeicherten Wertes in dem Speicherelement
ansprechend darauf, daß das Freigabesignal
zu der Zeit, die der Leseoperation entspricht, nicht aktiv ist.
Der gespeicherte Wert in dem Speicherelement nach der ersten Serie
von Leseoperationen kann als ein Testergebnis verwendet werden.
Ein Laden der Leitung kann auf eine Zeit vor der ersten Serie von
Leseoperationen beschränkt sein,
wobei keine weitere Ladung der Leitung vor dem Ende der ersten Serie
von Leseoperationen durchgeführt
wird.
-
Das
Verfahren kann ferner Testergebnisse unter Verwendung eines unterschiedlichen
Vorladeschemas erzeugen. Eine zweite Serie von Leseoperationen kann
z. B. das Ergebnissignal mit Werten liefern, die Ergebnisse der
Leseoperationen in der zweiten Serie anzeigen, während ein Laden der Leitung das
Freigabesignal für
jede der Leseoperationen in der zweiten Serie aktiviert. Das Verfahren
kann dann für
jede Leseoperation in der zweiten Serie ein Setzen des gespeicherten
Wertes in dem Speicherelement gleich dem Zählwert ansprechend darauf,
daß das
Freigabesignal zu einer Zeit, die der Leseoperation entspricht,
aktiviert ist, und ein Beibehalten des gespeicherten Wertes in dem
Speicherelement ansprechend darauf, daß das Freigabesignal zu der Zeit,
die der Leseoperation entspricht, nicht aktiv ist, umfassen. Der
gespeicherte Wert in dem Speicherelement nach der zweiten Serie
von Leseoperationen liefert ein zweites Testergebnis.
-
Noch
ein weiteres Ausführungsbeispiel
der Erfindung ist eine integrierte Schaltung, die einen globalen
Bus, ein Array von FeRAM-Zellen, einen Referenzspannungsgenerator,
Leseverstärker,
eine Vorladeschaltung und eine Kompressionsschaltung umfaßt. Treibervorrichtungen
und eine Vorladeschaltung sind mit dem globalen Bus verbunden. Der
Referenzspannungsgenerator ist in einem Testmodus betreibbar, um
ein Referenzsignal zu erzeugen, das sequentiell eine Serie von Referenzspannungen
aufweist, wobei die Leseverstärker
eine Bitleitungsspannung mit der Serie von Refe renzspannungen vergleichen. Ausgangssignale
von den jeweiligen Leseverstärkern
steuern die Treiberschaltungen. Die Kompressionsschaltung umfaßt Speicherelemente,
die jeweils in dem Testmodus mit dem globalen Bus gekoppelt sind,
wobei die Speicherelemente ein Eingangsdatensignal aufweisen, das
anzeigt, welche der Referenzspannungen gegenwärtigen Werten der Ausgangssignale
von den Leseverstärkern
entspricht. Signale auf dem globalen Bus steuern, ob jeweilige Speicherelemente
freigegeben sind, um jeweilige gespeicherte Werte gleich dem Eingangsdatensignal
zu setzen. Für
die Bitleitungsspannungsmessungen weist die Vorladeschaltung einen
ersten Betriebsmodus auf, bei dem die Vorladeschaltung den globalen I/O-Bus
vor jeder Leseoperation durch die Leseverstärker lädt, und weist einen zweiten
Betriebsmodus auf, bei dem die Vorladeschaltung den globalen I/O-Bus
nur einmal für
eine Serie von Leseoperationen durch die Leseverstärker lädt.
-
Bevorzugte
Ausführungsbeispiele
der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf
die beigefügten
Zeichnungen näher
erläutert,
wobei eine Verwendung der gleichen Bezugszeichen in unterschiedlichen
Figuren ähnliche
oder identische Elemente symbolisiert. Es zeigen:
-
1 ein
Blockdiagramm eines FeRAM gemäß einem
Ausführungsbeispiel
der Erfindung, der eine Kompressionsschaltung für Bitleitungsspannungsverteilungsmessungen
umfaßt;
-
2 ein
Blockdiagramm eines exemplarischen Ausführungsbeispiels einer Kompressionsschaltung,
die für
den FeRAM aus 1 geeignet ist;
-
3 ein
Schaltungsdiagramm eines Abschnitts eines FeRAM, der einem Lesen
und Messen einer Bitleitungsladung von FeRAM-Zellen zugeordnet ist,
die mit einer Bitleitung verbunden sind; und
-
4A und 4B Zeitdiagramme
für ausgewählte Signale
in dem FeRAM aus 3 während einer Bitleitungsspannungsmessung.
-
Gemäß einem
Aspekt der Erfindung weist eine integrierte Schaltung, die ein FeRAM-Array
umfaßt,
chipinterne Schaltungen, die in der Lage sind, eine Bitleitungsspannung
zu messen, die während Leseoperationen
bereitgestellt wird, und eine Kompressionsschaltung auf, die die
Menge von Testdaten reduziert, die benötigt werden, um die Bitleitungsspannung
oder -ladung von einer einzelnen Speicherzelle oder eine Verteilung
der Bitleitungsspannungen, die ein Satz von Speicherzellen liefert,
darzustellen.
-
Bitleitungsspannungsmessungen
verwenden allgemein Leseverstarker, die auch für Leseoperationen verwendet
werden. Für
eine Bitleitungsspannungsmessung führt jeder Leseverstärker eine Serie
von Leseoperationen durch, um die Spannung auf einer entsprechenden
Bitleitung mit einer Serie von Referenzspannungen zu vergleichen.
Allgemein für
eine Serie von Vergleichen nehmen die Referenzspannungen in monotonen
Schritten ab oder zu, so daß das
Vergleichsergebnis von dem Leseverstärker sich verändert, wenn
die Bitleitungsspannung in etwa gleich der Referenzspannung ist.
(Ein Messen der Bitleitungsspannung mißt auch die Bitleitungsladung, die
in etwa gleich dem Produkt der gemessenen Bitleitungsspannung und
der Kapazität
der Bitleitung ist.) Die Kompressionsschaltung empfängt die
Ergebnisse von den Leseverstärkern
während
der Serie von Vergleichen und extrahiert die wesentlichen Informationen.
Der Testdatenausgang von der Kompressionsschaltung erfordert weniger
Zeit zur Ausgabe, weniger Zeit zur Speicherung und ist für eine interne
und externe Verwendung von Daten, die eine Bitleitungsspannungs-
oder Ladungsverteilung darstellen, bequemer.
-
1 ist
ein Blockdiagramm einer integrierten Schaltung 100 gemäß einem
Ausführungsbeispiel
der Erfindung. Die integrierte Schaltung 100 kann allgemein
ein Speicher oder jeder Typ integrierter Schaltung sein, die einen
eingebetteten Speicher verwendet. Die integrierte Schaltung 100 umfaßt eine Steuerungsschaltung 110,
Speicherarraysegmente 120, Leseverstärker 130, einen Referenzspannungsgenerator 140,
Ausgangstreiber 150, eine Vorladeschaltung 160 für einen
globalen I/O-Bus 165, eine Kompressionsschaltung 170,
I/O-Schaltungen und -anschlußflächen 180 und
eine Parametereinstellungsschaltung 190.
-
Die
Steuerungsschaltung 110 ist eine Zustandsmaschine oder
ein anderer bekannter Typ von Steuerungsschaltung, der Steuerungssignale
für einen
Betrieb der integrierten Schaltung 100 erzeugt. In einem
Testmodus der integrierten Schaltung 100 steuert die Steuerungsschaltung 110 Speicherarraysegmente 120,
Leseverstärker 130 und
den Referenzspannungsgenerator 140 wie benötigt, um
die Bitleitungsspannungen zu messen, die aus einem Satz von Speicherzellen
ausgelesen sind, oder Spannungsversätze von Leseverstärkern 130 zu messen.
Die Steuerungsschaltung 110 steuert außerdem die Kompressionsschaltung 170,
die die Messergebnisse komprimiert.
-
Mehrere
Bitleitungsspannungsmessungen für
die Ladungsverteilungsmessung werden parallel unter Verwendung der
gleichen Decodier- und Treiberschaltungen durchgeführt, die
für eine
Leseoperation benötigt
werden. Bei einem exemplarischen Ausführungsbeispiel der hierin beschriebenen
Erfindung ist jedes Speicherarraysegment 120 ein Array
aus FeRAM-Zellen, wobei eine Zeile von FeRAM-Zellen in einem der
FeRAM-Arraysegmente 120 pro Speicherzugriff ausgewählt wird
(z. B. pro Leseoperation, Schreiboperation oder Bitleitungsspannungstest). Ladungen
von den ausgewählten
FeRAM-Zellen werden an die entsprechenden Bitleitungen ausgelesen.
Alternativ sind, um Versätze
für einen
Satz von Leseverstärkern 130 zu
messen, die Bitleitungen, die den Leseverstärkern entsprechen, auf eine
feste Spannung (z. B. Massespannung Vss) gesetzt.
-
In
beiden Fällen
bewirkt die Steuerungsschaltung 110 dann, daß der Referenzspannungsgenerator 140 eine
Referenzspannung REF durch eine Serie von Referenzspannungspegeln
stuft. Für
jeden Referenzspannungspegel steuert die Steuerungsschaltung 110 parallele
Leseoperationen durch die ausgewählten
Leseverstärker 130.
Die Ausgangssignale, die die Leseverstärker 130 auf eine
Fertigstellung der parallelen Leseoperationen hin erzeugen, liefern
ein Mehrbitergebnissignal GIO. Bei dem exemplarischen Ausführungsbeispiel
der Erfindung ist der allgemeine I/O-Bus 165 64 Bits breit
und jedes Arraysegment 120 weist 64 zugeordnete Leseverstarker 130 auf,
die zusammen ein 64-Bit-Signal GIO[63:0] erzeugen. Für eine Bitleitungsspannungsmessung
oder eine Leseverstärkerversatzmessung, die
in der Lage ist, zwischen 100 verschiedenen Spannungspegeln zu unterscheiden,
liefert das Ergebnissignal GIO[63:0] 100 verschiedene 64-Bit-Werte,
die die Ergebnisse der Leseoperationen für die 100 unterschiedlichen
Referenzspannungen charakterisieren.
-
Bei
einem Kompressionsmodus empfängt die
Kompressionsschaltung 170 die Serie von Ergebnissen (z.
B. 100 Werte des 64-Bit-Signals
GIO) und erzeugt einen kleinen Mehrbitwert (z. B. einen 7-Bit-Wert)
für jede
Bitleitung oder jeden Leseverstärker.
Bei dem weiter unten beschriebenen exemplarischen Ausführungsbeispiel
liefert die Kompressionsschaltung 170 in dem Kompressionsmodus
einen Rückgang
der Datenmenge von mehr als einer Größenordnung und liefert dennoch
die erforderlichen Informationen für eine Bitleitungsspannungsmessung. Die
Kompressorschaltung 170 weist außerdem einen Durchgangsmodus
auf, der während
normaler Leseoperationen verwendet wird und auch für Direktausgangsvergleichsergebnisse
von den Leseverstärkern 130 verwendet
werden kann, wenn Bitleitungsspannungen oder Leseverstärkerversätze gemessen
werden. In dem Durchgangsmodus gelangen Datensignale von den Leseverstärkern 130 direkt
durch die Kompressionsschaltung 170 zu den I/O-Schaltungen 180.
-
2 ist
ein Blockdiagramm eines Ausführungsbeispiels
der Kompressionsschaltung 170. Das dargestellte Ausführungsbeispiel
der Kompressionsschaltung 170 umfaßt einen Zähler 210, einen Satz von
Registern 220 und Ausgangsmultiplexer 230 und 240.
Der Zähler 210 wird
rückgesetzt,
wenn ein Satz von FeRAM-Zellen oder Leseverstärkern für Messungen ausgewählt ist.
Zur gleichen Zeit wird das Referenzsignal REF von dem Referenzspannungsgenerator 140 auf
seinen anfänglichen
Spannungspegel gesetzt. Jedes Mal, wenn der Zähler 210 ein Zählsignal
CNT verändert
(z. B. inkrementiert oder dekrementiert), verändert der Referenzspannungsgenerator 140 den
Referenzspannungspegel und die Leseverstärker 130 erzeugen
das Signal GIO, um 64 Bits neuer Vergleichsergebnisse zu liefern.
Der Wert des Zählwertsignals
CNT wird so mit Veränderungen
des Referenzsignals REF synchronisiert und zeigt den Referenzspannungspegel
an, der den gegenwärtigen
Vergleichsergebnissen entspricht.
-
Während der
gleichzeitigen Messungen der Bitleitungsspannungen entspricht jedes
Bit des Ergebnissignals GIO einer unterschiedlichen Bitleitung und
der Wert des Bits zeigt an, ob die Spannung auf dem entsprechenden
Bitleitungssignal BL gegenwärtig
größer als
die Spannung des Referenzsignals REF ist. Während einer Leseverstärkerversatzmessung
zeigt jedes Bit des Ergebnissignals GIO an, ob das Referenzsignal
REF geringer als der Spannungsversatz ist, der benötigt wird,
um den entsprechenden Leseverstärker
auszulösen.
-
Bei
dem exemplarischen Ausführungsbeispiel
umfassen Register 220 einen Satz von 64 Registern 220-63
bis 220-0, die jeweiligen Bits des Ergebnissignals GIO[63:0] entsprechen.
Jedes Register 220 empfängt
ein Zählwertsignals
CNT[6:0] als ein Dateneingangssignal. Die Bits des Ergebnissignals
GIO[63:0] agieren als die Freigabesignale für jeweilige Register 220-63
bis 220-0. Ein Bit mit dem Wert „1" z. B. (was anzeigt, daß die Spannung
des Signals REF größer als
die Spannung des Signals BL ist) gibt das entsprechende Register 220 frei,
um einen neuen Zählwert
zu verriegeln, wobei ein Bit mit dem Wert „0" (was anzeigt, daß die Spannung des Signals
BL größer als
die Spannung des Signals REF ist) ein Verändern des Zählwertes in dem entsprechenden
Register sperrt. Alternativ kann jedes Register 220 ansprechend
auf eine unterschiedliche Bedingung, wie z. B. einen Übergang
der Werte des entsprechenden Ergebnissignals GIO, freigegeben werden.
-
Bei
dem Ausführungsbeispiel
der Erfindung, das in 2 dargestellt ist, ist der Zählwert,
der in einem Register 220 nach einer Fertigstellung einer
Serie von Vergleichen behalten wird, gleich dem Zählwert,
der dem letzten Vergleich entspricht, für den das Ergebnissignal GIO
anzeigte, daß die
Spannung des Referenzsignals REF größer als die Spannung des Bitleitungssignals
BL war. Folglich zeigt der gespeicherte Wert für eine Bitleitungsspannungsmessung
die ungefähre
Bitleitungsspannung an, die aus einer Speicherzelle ausgelesen wird,
wobei der gespeicherte Wert für
eine Leseverstärkerversatzmessung
die Versatzspannung anzeigt, die benötigt wird, um den Leseverstärker auszulösen. Die
Kompressionsschaltung 170 reduziert so die 100 Bits, die
dem Testen zugeordnet sind, auf 7 Bits.
-
Andere
Informationen können ähnlich von den
Leseverstärkern 130 aus
den Bitströmen
extrahiert werden. Ein zweiter Satz von Register kann z. B. verbunden
sein, um den Zählwert
nur das erste Mal zu verriegeln, wenn die jeweiligen Bits des Ergebnissignals
GIO[63:0] Null sind. Ein Zählwert
in einem Register bei dem zweiten Satz von Registern würde eine
weitere Anzeige einer ungefähren
gemessenen Spannung aufzeichnen. Wenn ein sauberer Übergang
aufgetreten ist, so daß der
100-Bit-Ergebnisstrom, der einer Bitleitung zugeordnet ist, nur
Einsen bis zu einem Punkt enthält,
nach dem der Ergebnisstrom nur Nullen umfaßt, wäre der Zählwert in dem zweiten Registersatz
um Eins größer als
der entsprechende Zählwert
in dem ersten Registersatz. Wenn jedoch die Bitwerte in dem 100-Bit-Datenstrom alternieren,
was eine Variation des Verhaltens eines Leseverstärkers 130 oder
anderer Komponenten des FeRAM anzeigt, ist der Zählwert in dem zweiten Registersatz
geringer als der Zählwert
in dem ersten Registersatz und der Unterschied zwischen den beiden
Zählwerten
stellt die Größe der Variationen
dar.
-
Die
Ausgangsmultiplexer 230 und 240 wählen bei
dem in 2 gezeigten Ausführungsbeispiel der Kompressionsschaltung 170 ein
Datensignal zur Ausgabe aus. Bei dem Durchgangsmodus der Kompressionsschaltung 170 wählt der
Multiplexer 240 einige oder alle der Bits des Signals GIO[63:0]
zur direkten Ausgabe aus. Wenn z. B. die integrierte Schaltung 100 einen
32-Bit-Eingangs-/Ausgangs-Datenpfad und einen internen 64-Bit-Datenbus
aufweist, wählt
der Multiplexer 240 32 Bits des Signals GIO[63:0] aus.
In dem Kompressionsmodus wählt der
Multiplexer 240 das Signal von dem Multiplexer 230 aus
und gibt dasselbe aus.
-
An
dem Ende einer Serie von Vergleichen speichert jedes Register 220 einen
7-Bit-Wert, der eine gemessene Spannung darstellt. Der Multiplexer 230 wählt Ausgangssignale
von einem Teilsatz der Register 220 aus. Vier 7-Bit-Messwerte
von einer Gruppe von vier Registern 220 können z.
B. über
einen 32-Bit-Datenpfad ausgegeben werden. Folglich erfordern die
Bitleitungsmessungen für
64 FeRAM-Zellen bei dem exemplarischen Ausführungsbeispiel der Kompressionsschaltung 170 16
Ausgangszyklen durch die Multiplexer 230 und 240 anstelle
von 200 Ausgangszyklen, die erforderlich wären, um die Werte des Ergebnissignals
GIO auszugeben.
-
Die
integrierte Schaltung 100 aus 1 kann die
Bitleitungsmessungs- und Versatzdaten von der Kompressionsschaltung 170 ausgeben
oder intern verwenden. Die Einstellungsschaltung 190 z.
B. kann die komprimierte Bitleitungsspannungsmessung für eine defekte
Erfassung oder zum Setzen von Betriebsparametern empfangen und verwenden.
-
Bei
einem Ausführungsbeispiel
umfaßt
die Einstellungsschaltung 190 ein erstes und ein zweites Register,
die komprimierte Bitleitungsmessungen speichern, die die Kompressionsschaltung 170 erzeugt.
Das erste Register zeichnet die höchste gemessene Bitleitungsspannung
auf, die aus einer FeRAM-Zelle ausgelesen wird, die den Datenwert
speichert (z. B. „0"), der der Polarisierung
eines ferroelektrischen Kondensators entspricht, die während des Lesens
nicht umgedreht wird. Das zweite Register zeichnet die niedrigste
Bitleitungsladung oder -spannung auf, die aus einer FeRAM-Zelle ausgelesen wird,
die den Datenwert (z. B. „1") speichert, der
der Polarisierung eines ferroelektrischen Kondensators entspricht,
der während
des Lesens umgedreht wird. Die Parametereinstellungsschaltung 190 kann
einen Defekt erfassen, wenn die höchste Bitleitungsspannung,
die einem Lesen eines nichtumgedrehten ferroelektrischen Kondensators
zugeordnet ist, größer als
die niedrigste Bitleitungsspannung oder nahe an derselben ist, die
einem ferroelektrischen Kondensator zugeordnet ist, der während des
Lesens umgedreht wird. Wenn die Trennung zwischen den aufgezeichneten
Werten annehmbar ist, kann die Einstellungsschaltung 190 eine
Referenzspannung für
Leseoperationen auswählen,
die zwischen den Werten in den beiden Registern sein soll.
-
Der
vorherige Absatz gibt lediglich beispielhafte Funktionen der Anpassungsschaltung 190.
Die Anpassungsschaltung 190 könnte eine kompliziertere Analyse
der Ladungsverteilung- oder der Bitleitungsspannungsmessungen durchführen. Eine
Fehlererfassung und die Referenzspannungseinstellung können z.
B. separat für
jedes FeRAM-Arraysegment 120 durchgeführt werden und die Charakterisierung der
Ladungsverteilung, die bei der Fehlererfassung und Parametereinstellung
verwendet wird, kann mehr als nur die maximale und die minimale
Bitleitungsspannung für
die unterschiedlichen Datenwerte verwenden.
-
Die
Komprimierung der Bitleitungs-Ladungsverteilungsdaten, was oben
beschrieben ist, kann mit einer Vielzahl unterschiedlicher Erfassungstechniken,
Leseverstärkertypen
und FeRAM-Architekturen verwendet werden. 3 zeigt
einen Abschnitt eines FeRAM 300, der in der Lage ist, Ladungsverteilungsmessungen,
die geeignet zur Komprimierung sind, zu implementieren. Der FeRAM 300 enthält ein FeRAM-Arraysegment 120,
Leseverstärker 130,
einen Referenzspannungsgenerator 140, Globalausgangstreiber 150,
Vorladeschaltungen 160 und Rückschreibeschaltungen 170.
-
Das
FeRAM-Arraysegment 120 ist ein herkömmliches Array von FeRAM-Zellen 310,
die in Zeilen und Spalten organisiert sind. Jede FeRAM-Zelle 310 umfaßt einen
ferroelektrischen Kondensator 312 und einen Auswahltransistor 314,
die unter Verwendung bekannter Techniken hergestellt werden können. Bitleitungen 322 sind
mit Drains von Auswahltransistoren 314 von FeRAM-Zellen 310 in
jeweiligen Spalten des FeRAM-Arrayabschnitts 320 verbunden. Wortleitungen 324 sind
mit den Gates der Auswahltransistoren 314 in jeweiligen
Zeilen des FeRAM-Arrayabschnitts 320 verbunden und Zeilendecodier- und Treiberschaltungen
(nicht gezeigt) steuern Spannungen WL0 bis WLn auf Wortleitungen 324 während Schreib-,
Lese- und Meßoperationen.
Der FeRAM-Arrayabschnitt 120 kann eines mehrerer lokaler Arraysegmente
in einer Speicherarchitektur sein, die lokale und globale Decodierungsschaltungen
(nicht gezeigt) aufweist, und die Datenpfade aufweist, die globale
Eingangs-/Ausgangsleitungen umfassen, die die lokalen Arrays zur
Dateneingabe und -ausgabe verbinden.
-
Bei
dem Ausführungsbeispiel
aus 3 ist jeder Leseverstärker 130 ein Komparatortyp-Leseverstärker, der
mit der entsprechenden Bitleitung 322 verbunden ist. Alternativ
kann der Leseverstärker 130 ein
Typ sein, der die Bitleitungsspannung während einer Leseoperation verändert, wobei
in diesem Fall die Bitleitungsspannung jedes Mal, wenn sich das
Referenzspannungssignal verändert,
rückgesetzt
werden muß (z.
B. erneut von einer FeRAM-Zelle gelesen). Jeder Leseverstärker 130 könnte außerdem mit
einem lokalen Spaltendecodierungsschaltungsaufbau verbunden sein,
der selektiv eine der mehreren Bitleitungen 322 mit dem
Leseverstärker 130 für Leseoperationen
oder zum Messen der Bitleitungsladung, die von einer FeRAM-Zelle
an die Bitleitung 322 gelesen wird, verbindet.
-
3 stellt
ferner eine Implementierung eines Komparatortyp-Leseverstärkers 130 dar,
der p-Kanal-Transistoren MP1, MP2, MP3, MP4 und MP5 und n-Kanal-Transistoren
MN1, MN2, MN3 und MN4 umfaßt.
Der Transistor MP1 dient dazu, den Leseverstärker 130 ansprechend
auf ein Lesefreigabesignal SEB zu aktivieren und zu deaktivieren,
und ist zwischen einer Versorgungsspannung VDD und Transistoren
MP2 und MP3. Die Transistoren MP2, MP4 und MN1 sind in Serie zwischen
dem Transistor MP2 und Masse geschaltet, wobei die Transistoren MP3,
MP5 und MN2 ähnlich
in Serie zwischen den Transistor MP1 und Masse geschaltet sind.
Die Transistoren MN3 und MN4 sind parallel zu den Transistoren MN1
bzw. MN2 geschaltet und sprechen auf das Lesefreigabesignal SEB
durch ein Erden jeweiliger Knoten N1 und N2 in Vorbereitung für Vergleichsoperationen
an.
-
Die
Gates der Transistoren MP2 bzw. MP3 empfangen Eingangssignale BL
und REF von der entsprechenden Bitleitung 322 bzw. dem
Referenzspannungsgenerator 140. Das Signal BL ist die Bitleitungsspannung
und hängt
für eine
Bitleitungsspannungsmessung von der Ladung ab, die von einer FeRAM-Zelle 310 auf
die Bitleitung 322 gelesen wird, die mit dem Leseverstärker 130 verbunden
ist. Das Signal REF ist ein Referenzsignal, das eine Spannung aufweist,
die der Referenzspannungsgenerator 140 setzt und verändert. Der
Referenzspannungsgenerator 140 kann jede Schaltung sein,
die in der Lage ist, eine Serie unterschiedlicher Spannungspegel
für das
Signal REF zu erzeugen. Alternativ kann das Signal REF von einer
externen Schaltung eingegeben werden, um den Bedarf nach einem chipinternen
Referenzspannungsgenerator zu vermeiden, der in der Lage ist, eine
große
Anzahl (z. B. 100) unterschiedlicher Referenzspannungspegel
zu erzeugen.
-
Ein
Spannungsunterschied zwischen dem Bitleitungssignal BL und dem Referenzsignal
REF bestimmt, ob der Transistor MP2 oder MP3 besser leitet, was
wiederum beeinflußt,
ob die Spannung auf dem Knoten N1 zwischen den Transistoren MP2
und MP4 oder die Spannung auf dem Knoten N2 zwischen den Transistoren
MP3 und MP5 schneller ansteigt, wenn der Leseverstärker 130 aktiviert
ist. Beide Transistoren MP4 und MP5 sind zu Beginn während einer
Leseoperation an, so daß ein
Ausgangssignal NB von einem Knoten zwischen den Transistoren MP4
und MN3 und ein Ausgangssignal NT von einem Knoten zwischen den
Transistoren MP5 und MN4 anfänglich
mit Raten ansteigt, die von dem Anstieg der Spannungen auf den Knoten
N1 bzw. N2 abhängen.
Die Gates der Transistoren MP4, MP5, MN1 und MN2 sind kreuzgekoppelt,
so daß die
Transistoren MP4, MP5, MN1 und MN2 einen Spannungsunterschied verstärken, der
sich zwischen den Ausgangssignalen NB und NT entwickelt. Als ein
Ergebnis ist das Ausgangssignal NT komplementär zu dem Ausgangssignal NB,
wenn die Leseoperation abgeschlossen ist.
-
Eine
Ausgangsschaltung 150 empfängt das Ausgangssignal NT von
dem Leseverstärker 130 und steuert
eine Ausgabe des Ergebnissignals an eine Leitung des globalen I/O-Bus 165.
Wie weiter unten beschrieben ist, laden Vorladeschaltungen 160 die Leitungen
des globalen I/O-Bus 165 entweder vor jeder Leseoperation
oder kurz vor einer Serie von Leseoperationen, die eine Bitleitungsspannung
mißt, auf
einen hohen Pegel (z. B. auf die Versorgungsspannung VDD). Wenn
das Signal NT anzeigt, daß das
Bitleitungssignal BL eine Spannung aufweist, die größer als
die Spannung des Referenzsignals REF ist, zieht der Ausgangstreiber 150 ein
vorgeladenes Signal GIO ansprechend auf ein Ausgangsfreigabesignal
SOE herunter. Wenn der globale I/O-Bus 165 unmittelbar
vor jeder Leseoperation vorgeladen wird, zeigt das Signal GIO sequentiell
eine Serie von Binärwerten
an, die die Ergebnisse aus einem Vergleichen des Bitleitungssignals
BL mit der Serie von Spannungspegeln des Referenzsignals REF darstellen.
Wenn der globale I/O-Bus nur vor der Serie von Leseoperationen vorgeladen
wird, die eine Bitleitungsspannung messen, bleibt jedes Bit des
Ergebnissignals GIO auf einem hohen Pegel, bis eine Leseoperation
anzeigt, daß die
entsprechende Bitleitungsspannung größer als die Spannung REF ist, wobei
an diesem Punkt das Signal NT auf einen hohen Pegel kommt und die
Ausgangsschaltung 150 dieses Bit des Ergebnissignals GIO
herunterzieht.
-
Eine
Rückschreibschaltung 370 wird
für Bitleitungsspannungsmessungen
nicht benötigt,
es sei denn, die Daten in einer FeRAM-Zelle müssen nach einer Bitleitungsspannungsmessung
neu gespeichert werden. Nach einer Leseoperation empfängt die Rückschreibeschaltung 370 das
komplementäre
Leseverstärkerausgangssignal
ND und treibt, wenn freigegeben, die Bitleitung 322 auf
den geeigneten Pegel zum Schreiben des Datenwertes, der von einer FeRAM-Zelle
gelesen wird, zurück
in die FeRAM-Zelle. In 3 ist die Rückschreibeschaltung 370 ein Dreizustandsinverter,
der die Bitleitung 322 ansprechend auf komplementäre Rückschreibesignale
WB und WBB treibt. Für
die Verteilungsmessung kann das Rückschreiben weggelassen werden,
wenn Daten in FeRAM-Zellen
lediglich für
die Verteilungsmessung gespeichert sind. Alternativ kann das Rückschreiben
durchgeführt
werden, nachdem die Bitleitungsspannung mit jedem der Spannungspegel
des Referenzsignals REF verglichen wurde.
-
4A zeigt
Zeitdiagramme für
ausgewählte
Signale während
einer Messung, die eine Bitleitungsspannung, die aus einem Lesen
einer bestimmten FeRAM-Zelle resultiert, unter Verwendung des Schaltungsaufbaus
der 2 und 3 bestimmt. Für die Messung
schreitet das Referenzsignal REF durch eine Serie von Spannungspegeln,
die unterschiedlichen Ladungen auf einer Bitleitung entsprechen.
Allgemein hängt
der Bereich der Referenzspannungen von den Eigenschaften der FeRAM-Zellen
und insbesondere dem erwarteten Bereich von Bitleitungsspannungen
ab, die aus den FeRAM-Zellen ausgelesen werden können. Bei einem exemplarischen
Ausführungsbeispiel
variiert das Referenzsignal REF von 0,5 V bis 0 V in 100 Schritten
von etwa 5 mV. 4A zeigt ein Beispiel, bei dem
das Referenzsignal REF an der oberen Grenze des Spannungsbereichs
beginnt und nach unten schreitet, wobei das Referenzsignal REF jedoch
in Schritten von der unteren Spannungsgrenze ansteigen oder sich auf
jede erwünschte
Struktur verändern
könnte.
-
Die
Bitleitungsspannung BL wird von einer FeRAM-Zelle 310 zu
einer Bitleitung 322 ausgelesen und bleibt konstant, während sie
gemessen wird, wenn ein Komparatortyp-Leseverstärker die Erfassung durchführt.
-
Das
Lesefreigabesignal SEB ist in einer Serie von Zeiträumen, die
unterschiedlichen Spannungspegeln des Referenzsignals REF entsprechen aktiviert
(Niedrigpegel). Wenn das Signal SEB aktiv ist, vergleicht der Leseverstärker 130,
der mit der Bitleitung 322 verbunden ist, die gemessen
wird, die Signale BL und REF. Abhängig davon, ob das Signal BL
oder REF bei einer höheren
Spannung ist, steigt die Knotenspannung NB oder NT auf die Versorgungsspannung
VDD und die andere Knotenspannung NT oder NB kehrt nach der Leseperiode
wieder auf 0 V zurück.
Da ein Komparatortyp-Leseverstärker nicht
auf ein Auslesen von einer FeRAM-Zelle warten muß, bevor eine andere Leseoperation
beginnt, kann der Zeitraum des Signals SEB im wesentlichen gleich der
Erfassungszeit oder etwa 5 ns für
eine typische Implementierung des Leseverstärkers 130 sein.
-
Ein
Erzeugen des Ergebnissignals GIO der Leseoperationen umfaßt ein Vorladen
der globalen Ausgangsleitungen auf die Versorgungsspannung VDD und
dann ein Freigeben einer Verwendung des Signals NT, um eine Herunterzieh-Vorrichtung
in dem Ausgangstreiber 150 zu steuern. Für das Zeitdiagramm
aus 4A wird ein Vorladesignal PCB für jede Leseoperation
aktiviert (Niedrigpegel) und bewirkt, daß die Hoch zieh-Vorrichtung 160 die
globale I/O-Leitung auf die Versorgungsspannung VDD zieht. Das Leseausgangsfreigabesignal
SOE ist aktiviert (Hochpegel), wenn das Vorladesignal PCB deaktiviert
ist, und nach einer kurzen Verzögerung, üblicherweise
1 bis 2 ns, nach einer Aktivierung des Lesefreigabesignals SEE folgen.
Die Verzögerung
ist ausreichend für
die Knotenspannungen NT und NB, um sich auf die Pegel einzustellen,
die die Ergebnisse des Vergleichs der Signale BL und REF anzeigen. Als
ein Ergebnis läßt die Ausgangsschaltung 150 entweder
das Ergebnissignal GIO auf dem vorgeladenen Pegel (VDD), was anzeigt,
daß die
Bitleitungsspannung BL größer als
die Referenzspannung REF ist, oder zieht das Ergebnissignal GIO
herunter, was anzeigt, daß die
Bitleitungsspannung BL kleiner als die Referenzspannung REF ist.
-
Während der
Serie von Zeiträumen,
wenn das Leseausgangssignal SOE aktiviert ist, zeigt das Ergebnissignal
GIO eine Serie von Binärwerten
an, die die Ergebnisse der Spannungsvergleiche anzeigen. Als ein
Ergebnis für
100 unterschiedliche Spannungspegel des Referenzsignals REF liefert
das Ergebnissignal GIO seriell 100 Bit Daten, die unterschiedliche
Vergleichsergebnisse darstellen. Für den Fall, in dem das Referenzsignal
REF konsistent nach unten (oder oben) schreitet, liefert eine ideale
Operation des FeRAM einen Strom von Ergebniswerten, die dem Bitleitungssignal
BL zugeordnet sind, der einen Binärwert (z. B. „1") aufweist, bis das
Referenzsignal REF unter die Spannung des Bitleitungssignals BL
fällt.
Danach ist zu erwarten, daß der
Bitstrom den anderen binären
Wert (z. B. „0") aufweist. Dieser
ideale Strom von Ergebnissen kann ohne einen Verlust von Informationen
durch einen komprimierten Wert dargestellt werden, der anzeigt,
wann das Ergebnissignal GIO von „1" zu „0" übergeht.
-
Die
Komprimierungsschaltung 170 in dem Ausführungsbeispiel aus 2 weist
das Ergebnissignal GIO auf, das verbunden ist, um eine Verriegelung
des Zählwertes
CNT in ein Regi ster 220 entsprechend dem Ergebnissignal
GIO freizugeben. In dem Zeitdiagramm aus 4A nimmt
der Zählwert CNT
ab, um mit dem Rückgang
des Referenzsignals REF zusammenzupassen, wobei, wenn das Ergebnissignal
GIO den Wert „1" aufweist, ein Datensignal Q
aus dem Register 220 sich jedesmal verändert, wenn sich der Zählwert CNT
verändert.
Wenn das Ergebnissignal GIO den Wert „0" aufweist, bleibt der Meßwert Q
aus dem Register 220 unverändert. Der Meßwert Q
für einen
idealen Bitstrom mit einem einzelnen Übergang in dem Bitstrom, dargestellt
durch das Ergebnissignal GIO, zeigt die Referenzspannung an dem Übergang
in dem Bitstrom an.
-
Ein
Rauschen oder andere Variationen in dem FeRAM können bewirken, daß die Binärwerte des
Ergebnissignals GIO alternieren, wenn die Signale REF und BL im
wesentlichen die gleiche Spannung haben. Das Zeitdiagramm aus 4A stellt
einen Fall dar, bei dem Leseoperationen 410 und 420 inkonsistente
Ergebnisse liefern. Wenn die Bitleitungsspannung BL und die Referenzspannung
REF im wesentlichen gleich sind, liefert die Leseoperation 410 einen
Ergebniswert „1", was anzeigt, daß die Bitleitungsspannung
BL größer als
die Referenzspannung REF ist, wobei, nachdem die Referenzspannung
REF um einen Schritt abgenommen hat, eine Leseoperation 420 einen
Ergebniswert „0" liefert, was anzeigt,
daß die
Bitleitungsspannung BL geringer als die Referenzspannung REF ist.
Für kleine Spannungsunterschiede
können
derartige Inkonsistenzen aus einer Abweichung des Verhaltens des
Leseverstärkers 130 oder
eines anderen Schaltungsaufbaus in dem FeRAM entstehen.
-
Am
Ende des Bitstroms, der Vergleichsergebnisse darstellt, weist der
Meßwert
Q in dem Register, das einer Bitleitung entspricht, die gelesen bzw.
erfaßt
wird, einen Wert auf, der das letzte Mal anzeigt, daß das Ergebnissignal
GIO das Register 220 freigegeben hat. In 4A ist
die Leseoperation 420 die letzte, die das Ergebnissignal
GIO mit einem Wert „1" liefert, wobei der
Meßwert
Q den Wert 95 am Ende der Bitleitungsmessung aufweist.
Der einzelne Wert Q zeigt nicht an, daß es eine Abweichung des Verhaltens
oder eine Leseinkonsistenz zwischen den Leseoperationen 410 und 420 gab.
-
Gemäß einem
Aspekt der Erfindung kann ein FeRAM mit einer Kompressionsschaltung
Abweichungen des Leseverhaltens durch die bloße Verwendung eines alternativen
Vorladeschemas für
den globalen I/O-Bus beobachten. Das Zeitdiagramm 4B stellt eine
alternative Zeitgebung von ausgewählten Signalen in den FeRAM-Schaltungsaufbauten
der 2 und 3 während einer Messung einer Bitleitungsspannung
dar. In 4B werden das Referenzsignal
REF, das Bitleitungssignal BL, das Lesefreigabesignal SEB, die Leseverstärkerausgangsknotensignale
NB und NT und das Leseverstärkerausgangsfreigabesignal
SOE auf die gleiche Weise erzeugt und weisen die gleiche Zeitgebung
auf, wie Bezug nehmend auf 4A beschrieben
wurde. 4B stellt jedoch eine alternative
Vorladungszeitgebung dar.
-
In 4B ist
das Vorladefreigabesignal PCB nur einmal für die gesamte Serie von Vergleichen,
die die Bitleitungsspannung messen, auf einen niedrigen Pegel aktiviert.
Das Ergebnissignal GIO ist so auf die Versorgungsspannung VDD vorgeladen
und stellt einen Wert „1" dar, bis eine Leseoperation
zuerst ein Ergebnis erzeugt, das anzeigt, daß die Referenzspannung REF
größer als
die Bitleitungsspannung BL ist. Wenn eine Leseoperation das Ausgangssignal NT
(Hochpegel) aktiviert, zieht der Ausgangstreiber 150 (3)
das vorgeladene Ergebnissignal GIO herunter und das Ergebnissignal
stellt einen Wert „0" dar. Das Ergebnissignal
GIO stellt weiterhin einen Wert "0" dar, und zwar unabhängig von
den Ergebnissen nachfolgender Leseoperationen, da in 4B keine
Vorladeoperation das Signal GIO wieder auf den vorgeladenen Wert
speichert.
-
Das
Register 220, das dem Ergebnissignal GIO entspricht, verändert den
Meßwert
Q jedes Mal, wenn der Zählwert
CNT sich verändert,
bis das Ergebnissignal GIO einen Wert „0" darstellt. Da das Ergebnissignal GIO
ein Wert „0" bleibt, nachdem
es heruntergezogen wurde, ist der Meßwert Q an dem Ende der Bitleitungsspannungsmessung
gleich dem Zählwert
CNT, der der ersten Leseoperation entspricht, was anzeigt, daß die Referenzspannung REF
größer als
die Bitleitungsspannung BL ist. Bei dem dargestellten Beispiel,
bei dem die Leseoperationen 410 und 420 inkonsistent
sind, endet der Meßwert
Q als 97 bei dem Bitleitungsvorladeschema aus 4B,
anstelle 95, was der Meßwert
Q für das
Bitladeschema aus 4A aufweist. Allgemeiner liefert der
Meßwert
Q, der unter Verwendung des Vorladeschemas aus 4B gefunden
wurde, eine Grenze eines Referenzspannungsbereichs, für den Leseergebnisse
schwingen und inkonsistent sind, wobei der Meßwert Q, der unter Verwendung
des Vorladeschemas aus 4A gefunden wurde, die andere Grenze
dieses Referenzspannungsbereichs liefert.
-
Gemäß einem
Aspekt der Erfindung kann eine Bitleitungsspannung einmal mit dem
Vorladeschema aus 4A und ein zweites Mal mit dem Vorladeschema
aus 4B gemessen werden. Ein Unterschied bei den beiden
Meßwerten
zeigt die Abweichungsmenge des Verhaltens von Leseoperationen an.
-
Obwohl
die Erfindung Bezug nehmend auf bestimmte Ausführungsbeispiele beschrieben
wurde, ist die Beschreibung nur ein Beispiel für die Anwendung der Erfindung
und sollte als keine Einschränkung
aufgefaßt
werden. Insbesondere können,
obwohl sich die obige Beschreibung auf exemplarische Ausführungsbeispiele
konzentriert hat, die Komparatortyp-Leseverstärker verwenden, die eine Bitleitungsspannung
mit einer Referenzspannung vergleichen können, ohne die Bitleitungsspannung
zu verändern,
andere Typen von Leseverstärkern,
die die Bitleitungsspannung unter Umständen verändern können, verwendet werden, um
einen Binärergebnisstrom
zur Komprimierung zu erzeugen.