DE4344233C2

DE4344233C2 - Halbleitervorrichtung

Info

Publication number: DE4344233C2
Application number: DE4344233A
Authority: DE
Inventors: Takahiro Komatsu
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1993-03-23
Filing date: 1993-12-23
Publication date: 1997-01-16
Anticipated expiration: 2013-12-24
Also published as: DE4344233A1; KR960013025B1; KR940022575A; US5383156A; JPH06275094A; ITMI932200A1; IT1271540B; ITMI932200A0

Description

Die vorliegende Erfindung betrifft eine Halbleiter vorrichtung.

Die Erfindung weist besondere Anwendbarkeit auf dynamische Speicher mit wahlfreiem Zugriff bzw. dynamische Schreib-Lese- Speicher (DRAMs) auf.

In den letzten Jahren ist eine höhere Zuverlässigkeit beim Herstellen gefordert worden, da die Integrationsdichte von integrierten Halbleiterschaltkreisvorrichtungen wächst. Mittlerweile ist im allgemeinen eine redundante Schaltung in einer integrierten Halbleiterschaltkreisvorrichtung vorge sehen, um die Ausbeute beim Herstellen integrierter Halblei terschaltkreisvorrichtungen zu verbessern. Insbesondere Halb leiterspeicher, wie zum Beispiel dynamische Speicher mit wahl freiem Zugriff bzw. dynamische Schreib-Lese-Speicher (im folgenden als "DRAMs" bezeichnet) und statische Speicher mit wahlfreiem Zugriff bzw. statische Schreib-Lese-Speicher (im folgenden als "SRAMs" bezeichnet), die hohe Integrations dichten zum Erreichen großer Speicherkapazitäten aufweisen, sind mit redundanten Schaltungen versehen.

Im allgemeinen ist eine redundante Schaltung in einer inte grierten Halbleiterschaltkreisvorrichtung dazu vorgesehen, eine in der Vorrichtung erkannte defekte Schaltung funktionell zu ersetzen. Insbesondere wird die redundante Schaltung durch Durchschmelzen eines in der integrierten Halbleiterschalt kreisvorrichtung vorgesehenen Schmelzelements aktiviert, derart daß die redundante Schaltung an Stelle der defekten Schaltung betrieben wird.

Wenn die Anwesenheit irgendeines Fehlers in der integrierten Halbleiterschaltkreisvorrichtung erkannt wird, dann muß die Position (oder der Ort) des Fehlers spezifiziert werden. Der Betrieb zum Lokalisieren des Fehlers würde jedoch in Ab hängigkeit davon, ob die redundante Schaltung aktiviert ist oder nicht, unterschiedlich sein. Folglich ist es erforder lich, die Anwesenheit/Abwesenheit von Aktivierung (oder Ver wendung) der redundanten Schaltung extern zu ermitteln. Zu diesem Zweck sind die folgenden herkömmlichen Verfahren be kannt.

Fig. 20 stellt ein Schaltbild dar, welches ein Beispiel einer herkömmlichen Schaltung zur Ermittlung redundanter Verwendung zeigt. Unter Bezugnahme auf Fig. 20 ist eine Schaltung zur Ermittlung redundanter Verwendung 58 mit irgendeinem Eingangs anschluß oder einem vorbestimmten Eingangsanschluß 37 verbun den. Die Schaltung zur Ermittlung redundanter Verwendung 58 umfaßt ein Schmelzelement FS sowie zwischen dem Anschluß 37 und Massepotential in Reihe geschaltete NMOS-Transistoren Q31 und Q32. Die Transistoren Q31 und Q32 sind jeweils in einer als Diode geschalteten Weise vorgesehen.

Wenn eine redundante Schaltung (nicht dargestellt) nicht verwendet wird, mit anderen Worten, wenn die redundante Schaltung nicht aktiviert ist, dann wird das Schmelzelement FS belassen. Wenn unterdessen die redundante Schaltung verwendet wird, mit anderen Worten, wenn die redundante Schaltung aktiviert ist, dann wird das Schmelzelement FS durch extern angelegte Spannung oder durch einen Laserstrahl durchge schmolzen.

Daher kann die Ermittlung der Anwesenheit/Abwesenheit der Verwendung einer derartigen redundanten Schaltung durch Anlegen von Hochspannung an Anschluß 37 ausgeführt werden. Insbesondere wird Anschluß 37 mit Hochspannung aus einer Hochspannungsquelle 142 versorgt, und ein Strommesser 141 ermittelt die Anwesenheit des durch den Anschluß 37 fließenden Stroms und ermittelt die Verwendung der redundanten Schaltung. Für die Hochspannung wird ein Spannungspegel gewählt, der zum Durchschalten der jeweils wie eine Diode betriebenen Transistoren Q31 und Q32 ausreichend ist.

Wenn zum Beispiel die redundante Schaltung nicht verwendet wird, dann fließt durch das Schmelzelement FS Strom, und die Transistoren Q31 und Q32 werden mit Hochspannung versorgt. Wenn unterdessen die redundante Schaltung verwendet wird, da das Schmelzelement FS zertrennt ist, dann fließt der Strom nicht durch Anschluß 37. Folglich kann die Anwesenheit durch Anschluß 37 fließenden Stroms unter Verwendung von Strommesser 141 erkannt werden. Mit anderen Worten, die Anwesenheit/Ab wesenheit der Verwendung der redundanten Schaltung kann unter Verwendung des Strommessers 141 extern erkannt werden.

Fig. 21 stellt ein Schaltbild dar, welches ein anderes Beispiel einer herkömmlichen Schaltung zur Ermittlung re dundanter Verwendung zeigt. Die in Fig. 21 dargestellte Schaltung zur Ermittlung redundanter Verwendung 59 wird im US- Patent Nr. 4,480,199 offenbart. Auch in dieser Schaltung zur Ermittlung redundanter Verwendung 59 wird über einen externen Anschluß TTLP_IN Hochspannung angelegt, und durch Verbinden oder Trennen von Schmelzelement FS fließt unterschiedlicher Strom. Das in Fig. 21 dargestellte Schmelzelement FS wird auf Grundlage der Anwesenheit/Abwesenheit der Verwendung der re dundanten Schaltung belassen oder getrennt, und daher kann die Anwesenheit/Abwesenheit der Verwendung der redundanten Schaltung durch Ermitteln der Anwesenheit/Abwesenheit durch externen Anschluß TTLP_IN fließenden Stroms ermittelt werden.

Fig. 23 stellt ein Blockschaltbild dar, welches einen Halb leiterspeicher unter Verwendung einer herkömmlichen Schaltung zur Ermittlung redundanter Verwendung zeigt. Die in Fig. 23 gezeigte Schaltung wird in der Japanischen Patent-Offen legungsschrift Nr. 62-22300 offenbart.

Unter Bezugnahme auf Fig. 23 umfaßt ein Speicherzellenfeld 101 zwischen Bitleitungen 103 geschaltete Speicherzellen MC. Eine Speicherzelle MC wird in Reaktion auf ein Aktivierungs signal auf einer Wortleitung 102 ausgewählt. Eine redundante Speicherzellspalte 105 ist an einem Ende des Speicherzellen felds 105 vorgesehen. Die redundante Speicherzellspalte 105 umfaßt ferner mit Bitleitungen und Wortleitungen verbundene Speicherzellen.

Adreßpuffer 111 bis 11n empfangen extern angelegte Adreß signale Aa bis An. Programmierelemente 131 bis 13n sind zum Programmieren der Adresse in einer defekten Speicherzellspalte vorgesehen. Ein Y-Decodierer 108 decodiert Adreßsignale Aa bis An und wählt eine Spalte aus, auf welche durch eine Auswahl schaltung 104 zugegriffen wird. Ein aus einer Speicherzelle ausgelesenes Datensignal wird durch einen Ausgabepuffer 107 ausgegeben.

Eine Schaltung zur Ermittlung redundanter Verwendung 60 umfaßt NMOS-Transistoren 121, 122 und 125 sowie ein Element hohen Widerstands 123. Ein Strommesser 141 und eine Hochspannungs quelle 142 sind zwischen einen externen Anschluß 126 und Massepotential geschaltet.

Wenn eine defekte Speicherzellspalte im Speicherzellenfeld 101 vorhanden ist, dann wird die Adresse der defekten Speicher zellspalte durch selektives Trennen von Programmierelementen 131 bis 13n programmiert. Wenn folglich zum Zugreifen auf die defekte Speicherzellspalte auffordernde Adreßsignale Aa bis An extern angelegt werden, dann geben die Programmierelemente 131 bis 13n ein Signal SR zum Auswählen einer redundanten Speicherzellspalte aus. Das Signal SR wird ferner an die Schaltung zur Ermittlung redundanter Verwendung 60 gelegt. Der Transistor 121 empfängt durch eine Gate-Elektrode ein Signal SR.

Die Anwesenheit/Abwesenheit der Verwendung der redundanten Schaltung im in Fig. 23 gezeigten Halbleiterspeicher wird in der folgenden Weise extern ermittelt. Der Strommesser 141 und die Hochspannungsquelle 142 werden mit dem externen Anschluß 126 verbunden. Dann werden die Adreßsignale Aa bis An, die sich aufeinanderfolgend ändern, durch die Adreßpuffer 111 bis 11n angelegt. Wird vorausgesetzt, daß die Adresse der defekten Speicherzellspalte durch selektives Trennen der Programmier elemente 131 bis 13n programmiert wird, wenn die zum Zugreifen auf die defekte Speicherspalte auffordernden Adreßsignale Aa-An angelegt werden, dann wird aus den Programmierelementen 131 bis 13n das Signal zum Zugriff auf die defekte Speicherzell spalte SR ausgegeben.

In Reaktion auf das Signal SR wird der Transistor 121 ausge schaltet, während der Transistor 122 eingeschaltet wird. Daher fließt aus der Hochspannungsquelle 142 durch den Anschluß 126 und durch die Transistoren 125 und 122 hindurch zur Stromver sorgung V_DD hin Strom. Die Verwendung der redundanten Schaltung kann durch Ermitteln dieses Stroms unter Verwendung des Strommessers 141 ermittelt werden.

Wenn unterdessen die redundante Schaltung nicht verwendet wird, dann wird das Signal zum Auswählen einer redundanten Speicherzellspalte SR aus den Programmierelementen 131 bis 13n nicht ausgegeben, wenn irgendeines der Adreßsignale Aa bis An angelegt wird. Der Transistor 121 bleibt daher weiter leitend, während der Transistor 122 weiter ausgeschaltet bleibt. Da das Widerstandselement 123 einen hohen Widerstandswert aufweist und der Transistor 122 ausgeschaltet ist, fließt der Strom nicht durch Anschluß 126, was durch den Strommesser 141 ermittelt werden kann, wie oben beschrieben.

Fig. 22 stellt ein Schaltbild dar, welches ein weiteres Beispiel einer herkömmlichen Schaltung zur Ermittlung redundanter Verwendung zeigt. Die obenbeschriebene Japanische Patent-Offenlegungsschrift Nr. 62-22300 offenbart, daß eine in Fig. 22 dargestellte Schaltung zur Ermittlung redundanter Verwendung 61 an Stelle der in Fig. 23 dargestellten Schaltung zur Ermittlung redundanter Verwendung 60 verwendet werden kann. Die Schaltung zur Ermittlung redundanter Verwendung 61 verwendet an Stelle des in Fig. 23 dargestellten Widerstandselements 123 einen Kondensator 127. Eine Verwendung der Schaltung 61 gestattet ferner eine Ermittlung der Anwesenheit/Abwesenheit der Verwendung einer redundanten Schaltung, wie im Fall der in Fig. 23 darge stellten Schaltung 60.

Die Verwendung der in den Fig. 20 bis 23 dargestellten Schaltungen zur Ermittlung redundanter Verwendung 58 bis 61 in einer integrierten Halbleiterschaltkreisvorrichtung ist jedoch mit dem folgenden Nachteil behaftet.

Die in den Fig. 20 und 21 dargestellten Schaltungen zur Ermittlung redundanter Verwendung 58 und 59 umfassen jeweils ein Schmelzelement FS zum Anzeigen der Anwesenheit/Abwesenheit der Verwendung einer redundanten Schaltung. Insbesondere ist in den Schaltungen zur Ermittlung redundanter Verwendung 58 und 59 nicht nur ein Schmelzelement zum Programmieren in der redundanten Schaltung, sondern ferner ein zusätzliches derartiges Schmelzelement FS vorgesehen. Wenn ein Schmelzelement durchgeschmolzen wird, dann wird im allgemeinen der Schaltungsrandbereich durch thermische Schäden und durch Ausbreiten geschmolzenen Materials nachteilig beeinflußt. Um folglich derartige nachteilige Effekte zu vermeiden, werden beim Entwurf andere Leitungen und Transistoren in einem Kreis mit dem Radius von etwa 10 µm um ein Schmelzelement herum nicht vorgesehen. Anders ausgedrückt, ein Vorsehen eines die Anwesenheit/Abwesenheit der Verwendung einer redundanten Schaltung anzeigenden Schmelzelements beeinträchtigt eine Hochdichteintegration.

Wenn zusätzlich das Schmelzelement FS in den in den Fig. 20 und 21 dargestellten Schaltungen zur Ermittlung redundanter Verwendung 58 und 59 belassen wird, dann fließt ein sehr kleiner Strom durch das Schmelzelement. Insbesondere fließt selbst dann Strom in die Schaltung zur Ermittlung redundanter Verwendung 58 und 59 hinein, wenn in einem Normalbetrieb Hoch spannung zum Testen nicht angelegt wird. Das bedeutet eine zusätzliche Last für eine andere mit dem externen Anschluß 37 (oder TTLP_IN) verbundene integrierte Halbleiterschaltkreisvor richtung.

Wenn ferner die in den Fig. 22 und 23 dargestellten Schaltungen zur Ermittlung redundanter Verwendung 60 und 61 verwendet werden, dann sollten die Adreßsignale Aa bis An zum Spezifizieren jeder der Speicherzellspalten nacheinander angelegt werden, um die Anwesenheit/Abwesenheit der Verwendung der redundanten Schaltung zu ermitteln. Daher sind ein langer Zeitabschnitt sowie eine Versorgung mit komplizierten Steuer signalen zum Ermitteln der Anwesenheit/Abwesenheit der Ver wendung der Schaltung zur Ermittlung erforderlich.

Die Aufgabe der Erfindung besteht darin, einen Zeitaufwand zu verkleinern, welcher zum Ermitteln der Verwendung einer redundanten Schaltung in einer Halbleitervorrichtung erforderlich ist.

Die Aufgabe wird durch den Gegenstand des Patentanspruchs 1 gelöst. Weiterbildungen sind in den Unteransprüchen angegeben.

Im Betrieb wird die Verwendung einer redundanten Schaltung durch die Aktivierungsschaltung für die Programmierschaltung festgelegt. Da die Schaltung zum Schalten in Reaktion auf ein Ausgangssignal aus der Aktivierungsschaltung leitet, kann die Verwendung der redundanten Schaltung durch Versorgung des externen Anschlusses mit Spannung einfach ermittelt werden. Da ferner ein Schmelzelement zum Ermitteln der Verwendung einer redundanten Schaltung nicht erforderlich ist, kann die Integrationsdichte verbessert werden.

Da die Schaltung zum Schalten nur in der Betriebsart zur Ermittlung redundanter Verwendung in Reaktion auf ein Aus gangssignal aus der Schaltung zum Festlegen einer Betriebsart zur Ermittlung redundanter Verwendung leitet, kann im Betrieb verhindert werden, daß in anderen Betriebsarten als der Betriebsart zur Ermittlung redundanter Verwendung Strom durch die Schaltung zum Schalten fließt. Folglich kann eine Zunahme von Lasten für eine andere mit dem externen Anschluß ver bundene Vorrichtung verhindert werden.

Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:

Fig. 1 ein Blockschaltbild, welches einen DRAM gemäß einer Ausführungsform der Erfindung zeigt;

Fig. 2 ein Schaltbild, welches eine in Fig. 1 dargestellte redundante Freigabe schaltung zeigt;

Fig. 3 ein Schaltbild, welches eine in Fig. 1 dargestellte Schaltung zur Ermittlung redundanter Verwendung 11 zeigt;

Fig. 4 bis 8 Schaltbilder, welche andere Beispiele der in Fig. 1 dargestellten Schaltung zur Ermittlung redundanter Verwendung zeigen;

Fig. 9 ein Schaltbild, welches ein Beispiel einer Schaltung zur Erzeugung eines Verriegelungssignals zeigt;

Fig. 10 ein Impulsdiagramm für die in Fig. 9 dargestellte Schaltung zur Erzeugung eines Verriegelungssignals;

Fig. 11 ein Schaltbild, welches ein anderes Beispiel einer Schaltung zur Erzeugung eines Verriegelungssignals zeigt;

Fig. 12 ein Impulsdiagramm der in Fig. 11 dargestellten Schaltung zur Erzeugung eines Verriegelungssignals;

Fig. 13 ein Schaltbild, welches ein anderes Beispiel einer Schaltung zur Erzeugung eines Verriegelungssignals zeigt;

Fig. 14 ein Impulsdiagramm für die in Fig. 13 dargestellte Schaltung zur Erzeugung eines Verriegelungssignals;

Fig. 15 ein Schaltbild, welches ein anderes Beispiel einer Schaltung zur Erzeugung eines Verriegelungssignals zeigt;

Fig. 16 ein Impulsdiagramm für die in Fig. 15 dargestellte Schaltung zur Erzeugung eines Verriegelungssignals;

Fig. 17 bis 19 Schaltbilder, welche andere Beispiele einer Schaltung zur Erzeugung eines Verriegelungssignals zeigen;

Fig. 20 ein Schaltbild, welches ein Beispiel einer herkömmlichen Schaltung zur Ermittlung redundanter Verwendung zeigt;

Fig. 21 ein Schaltbild, welches ein anderes Beispiel einer herkömmlichen Schaltung zur Ermittlung redundanter Verwendung zeigt;

Fig. 22 ein Schaltbild, welches ein anderes Beispiel einer herkömmlichen Schaltung zur Ermittlung redundanter Verwendung zeigt;

Fig. 23 ein Schaltbild, welches eine Halbleiter speicherschaltung unter Verwendung einer herkömmlichen Schaltung zur Ermittlung redundanter Verwendung zeigt; und

Fig. 24 ein Schaltbild, welches eine in Fig. 1 dargestellte redundante Schmelz schaltung 13 zeigt.

Ausführungsformen

Anwendungen der vorliegenden Erfindung auf DRAMs werden nach folgend bildhaft beschrieben werden, doch die Erfindung ist nicht nur darauf anwendbar, sondern sie ist im allgemeinen auf eine redundante Schaltung umfassende integrierte Halbleiter schaltkreisvorrichtungen anwendbar.

Unter Bezugnahme auf Fig. 1 umfaßt ein DRAM 100 ein Speicher zellenfeld 1, das eine Mehrzahl in Zeilen und Spalten ange ordnete Speicherzellen MC umfaßt. Ein Adreßpuffer 4 empfängt ein extern angelegtes Adreßsignal AD. Das Adreßsignal AD umfaßt ein Zeilenadreßsignal RA und ein Spaltenadreßsignal CA in einer zeitlich getrennten Weise. Das Zeilenadreßsignal RA wird an einen Zeilendecodierer 2 gelegt. Das Spaltenadreß signal CA wird an einen Spaltendecodierer 3 gelegt.

Der Zeilendecodierer 2 reagiert auf das Zeilenadreßsignal RA und aktiviert selektiv eine Wortleitung im Speicherzellenfeld 1. Inzwischen reagiert der Spaltendecodierer 3 auf das Spaltenadreßsignal CA und wählt eine Spalte im Speicherzellen feld 1 aus.

Der DRAM 100 umfaßt ferner eine redundante Speicherzellzeile 8 und eine redundante Speicherzellspalte 9, welche an einem Ende des Speicherzellenfelds 1 vorgesehen sind. In einigen Fällen ist eine der redundanten Speicherzellzeile 8 und der redundanten Speicherzellspalte 9 vorgesehen. Auf die redundante Speicherzellzeile 8 wird in Reaktion auf ein Aus gangssignal aus einem redundanten Zeilendecodierer (RRD) 12 zugegriffen. Inzwischen wird in Reaktion auf ein Ausgangs signal aus einem redundanten Spaltendecodierer (RCD) 14 auf die Speicherzellspalte 9 zugegriffen.

Ein Datensignal, das aus einer durch den Zeilendecodierer 2 und den Spaltendecodierer 3 adressierten Speicherzelle MC ausgelesen wird, wird durch einen Abtastverstärker 7 verstärkt. Das verstärkte Datensignal wird als Ausgangsdaten Do durch einen Vorverstärker 16 und einen Ausgabepuffer 17 extern ausgegeben. Inzwischen werden Eingabedaten Di durch einen Eingabepuffer 19 und einen Schreibpuffer 18 eingegeben.

Ein Taktsignalgenerator 6 empfängt ein Zeilenadreß-Strobe signal , ein Spaltenadreß-Strobesignal und ein Schreib freigabesignal . Der Taktsignalgenerator 6 reagiert auf diese Zustandssteuersignale , sowie und legt Taktsignale zur Steuerung an eine interne Schaltung im DRAM 100.

Der DRAM 100 umfaßt ferner eine redundante Schmelzschaltung (Zeile) 11 zum Programmieren der Adresse einer defekten Speicherzellzeile und eine redundante Schmelzschaltung (Spalte) 13 zum Programmieren der Adresse einer defekten Speicherzellspalte. Eine redundante Freigabeschaltung 10 gibt ein redundantes Freigabesignal RE zum Freigeben der redundanten Schmelzschaltungen 11 und 13 aus. Die redundanten Schmelzschaltungen 11 und 13 werden in Reaktion auf das re dundante Freigabesignal RE aktiviert.

Wenn zum Beispiel eine defekte Speicherzellzeile im Speicher zellenfeld 1 vorhanden ist, dann wird in der redundanten Schmelzschaltung 11 eine Adresse zum Bestimmen der defekten Speicherzeile programmiert. Das Programmieren wird durch selektives Durchschmelzen von Schmelzelementen in der re dundanten Schmelzschaltung 11 ausgeführt. Ferner wird ein Schmelzelement (nicht dargestellt) in der redundanten Frei gabeschaltung 10 durchgeschmolzen, und im Ergebnis wird ein redundantes Freigabesignal RE an die redundante Schmelz schaltung 11 gelegt.

Wenn das Zeilenadreßsignal RA zum Bestimmen der defekten Speicherzellzeile angelegt wird, dann blockiert die redundante Schmelzschaltung 11 den Zeilendecodierer 2 und aktiviert den redundanten Zeilendecodierer 12. Insbesondere legt die redundante Schmelzschaltung 11 in Reaktion auf das Zeilen adreßsignal RA ein Aktivierungssignal RRE an den redundanten Zeilendecodierer 12. Der redundante Zeilendecodierer 12 aktiviert zum Zugreifen auf die redundante Speicherzellzeile 8 in Reaktion auf Signal RRE eine redundante Wortleitung (nicht dargestellt). Folglich wird auf die redundante Speicherzell zeile 8 an Stelle der defekten Speicherzellzeile zugegriffen.

Ein Zugreifen auf die redundante Speicherzellspalte 9 wird in einer ähnlichen Weise wie das Zugreifen auf die redundante Speicherzellzeile 8 ausgeführt. Insbesondere wird die Adresse einer defekten Speicherzellspalte in der redundanten Schmelz schaltung 13 programmiert. Wenn ein die defekte Speicherzell spalte bestimmendes Spaltenadreßsignal CA angelegt wird, dann blockiert die redundante Schmelzschaltung 13 den Spaltende codierer 3 und gibt den redundanten Spaltendecodierer 14 frei. Daher wird auf die redundante Speicherzellspalte 9 anstatt auf die defekte Speicherzellspalte zugegriffen.

Der DRAM 100 umfaßt ferner eine Schaltung zur Ermittlung redundanter Verwendung 15 zum Ermitteln der Anwesenheit/Ab wesenheit der Verwendung einer redundanten Schaltung durch einen externen Anschluß 38 (oder 39). Die Schaltung zur Ermittlung redundanter Verwendung 15 ist geschaltet, um ein aus der redundanten Freigabeschaltung 10 ausgegebenes Signal für redundante Verwendung Φ_RR zu empfangen. In einer anderen Ausführungsform empfängt eine Schaltung zur Ermittlung re dundanter Verwendung 15 ein Verriegelungssignal Φk aus dem Taktsignalgenerator 6. Die Schaltung zur Ermittlung redundanter Verwendung 15 ist mit dem externen Anschluß (oder dem externen Ersatzanschluß) 38 verbunden, welcher zur Ermittlung der Anwesenheit/Abwesenheit der Verwendung einer redundanten Schaltung verwendet wird. In einigen Fällen ist die Schaltung zur Ermittlung redundanter Verwendung 15 mit einem Adreßeingabeanschluß 39 verbunden.

Der DRAM 100 umfaßt ferner einen Zähler 22 zum Steuern des Schaltens in einem Multiplexer 20 in Reaktion auf ein Aus gangssignal aus dem Taktsignalgenerator 6. Eine E/A-Steuer schaltung 26 reagiert auf ein Ausgangssignal aus dem Takt signalgenerator 6 und steuert eine Dateneingabe und eine Datenausgabe. Der DRAM 100 umfaßt ferner interne Spannungs erzeugungs-Schaltungen 24, 25, . . .

Fig. 2 stellt ein Schaltbild dar, welches die in Fig. 1 dar gestellte redundante Freigabeschaltung 10 zeigt. Unter Be zugnahme auf Fig. 2 umfaßt die redundante Freigabeschaltung 10 ein Widerstandselement 31 sowie ein Schmelzelement FS0, das zwischen einem Stromversorgungspotential Vcc und Masse potential in Reihe geschaltet ist. Das Widerstandselement 31 weist einen großen Widerstandswert auf. In Kaskade geschaltete Inverter 41 bis 44 sind mit einem gemeinsamen Verbindungs knoten NC des Widerstandselements 31 und des Schmelzelements FS0 verbunden. Ein redundantes Freigabesignal RE wird aus dem Inverter 44 ausgegeben, während ein Signal für redundante Ver wendung Φ_RR aus dem Inverter 42 ausgegeben wird.

Wenn eine redundante Schaltung verwendet wird, mit anderen Worten, wenn im Speicherzellenfeld 1 eine defekte Speicher zellzeile vorhanden ist, dann wird Schmelzelement FS0 durch einen Laserstrahl durchgeschmolzen. Die redundante Freigabe schaltung 10 gibt daher ein redundantes Freigabesignal RE hohen Pegels aus. Wenn unterdessen eine redundante Schaltung nicht verwendet wird, mit anderen Worten, wenn eine defekte Speicherzellzeile nicht vorhanden ist, dann wird das Schmelz element FS0 belassen. Folglich gibt die redundante Freigabe schaltung 10 ein redundantes Freigabesignal RE niedrigen Pegels aus.

Fig. 3 stellt ein Schaltbild dar, welches die in Fig. 1 dargestellte redundante Schmelzschaltung 11 zeigt. Unter Bezugnahme auf Fig. 3 umfaßt eine redundante Schmelzschaltung 11 für Zeilen Schmelzelemente FS1 bis FSn zum Programmieren einer defekten Speicherzellzeile sowie NMOS-Transistoren Q1 bis Qn und 32. Die Transistoren Q1 bis Qn sind geschaltet, um entsprechende Zeilenadreßsignale RA0, , . . . RA9, durch eine Gate-Elektrode zu empfangen. Jeder der Transistoren Q1 bis Qn weist eine größere Stromverstärkung β (d. h. innere Steilheit gm) als der in Fig. 2 dargestellte PMOS-Transistor 45 auf. Der Transistor 32 empfängt ein von einem Taktsignal generator 6 durch eine Gate-Elektrode angelegtes Zeilenaus wahlsignal Φ_RS. Der Transistor 32 gibt ein Signal RRE zum Freigeben eines redundanten Zeilendecodierers 12 aus.

Wenn im Speicherzellenfeld 1 eine defekte Speicherzellzeile vorhanden ist, dann werden die in den Fig. 2 und 3 dargestellten Schmelzelemente FS0 bis FSn folgendermaßen durchgeschmolzen. Das Schmelzelement FS0 in der redundanten Freigabeschaltung 10 wird zuerst durchgeschmolzen. Somit wird ein redundantes Freigabesignal RE hohen Pegels an die redun dante Schmelzschaltung 11 gelegt.

Dann werden die Schmelzelemente FS1 bis FSn unter Berück sichtigung der Adresse der defekten Speicherzellzeile selektiv durchgeschmolzen. Insbesondere werden die Schmelzelemente FS1 bis FSn derart selektiv durchgeschmolzen, daß das Ausgangs signal RRE nur dann ansteigt, wenn ein spezifisches die defekte Speicherzellzeile bestimmendes Zeilenadreßsignal ange legt wird. Das Signal RRE wird durch den Transistor 32 ausge geben, um den redundanten Zeilendecodierer 12 freizugeben.

Fig. 24 stellt ein Schaltbild dar, welches die in Fig. 1 dargestellte redundante Schmelzschaltung 13 zeigt. Eine redundante Schmelzschaltung 13 für Spalten weist den gleichen Schaltungsaufbau wie die redundante Schmelzschaltung für Zeilen 11 auf und funktioniert in der gleichen Weise. Wie oben beschrieben, ist wenigstens eine der in Fig. 1 dargestellten redundanten Speicherzellzeile 8 und redundanten Speicherzell spalte 9 im DRAM 100 vorgesehen, und daher ist wenigstens eine der in den Fig. 2 und 24 dargestellten redundanten Schmelz schaltungen 11 und 13 ähnlich vorgesehen. Ein NMOS-Transistor 33 empfängt durch eine Gate-Elektrode ein Spaltenauswahl signal Φ_CS aus einem Taktsignalgenerator 6. Die redundante Schmelzschaltung 13 gibt ein Signal zum Freigeben eines re dundanten Spaltendecoders RCE aus.

Fig. 4 stellt ein Schaltbild dar, welches ein Beispiel einer in Fig. 1 dargestellten Schaltung zur Ermittlung redundanter Verwendung 15 zeigt. Die in Fig. 4 dargestellte Schaltung zur Ermittlung redundanter Verwendung 15a kann als Schaltung zur Ermittlung redundanter Verwendung 15 im in Fig. 1 darge stellten DRAM 100 verwendet werden.

Unter Bezugnahme auf Fig. 4 umfaßt die Schaltung zur Er mittlung redundanter Verwendung 15a einen zwischen einem externen Anschluß 38 (oder 39) und Massepotential geschalteten NMOS-Transistor Q11. Der Transistor Q11 weist eine Gate- Elektrode auf, die geschaltet ist, um aus der in Fig. 1 dargestellten redundanten Freigabeschaltung 10 das Signal für redundante Verwendung Φ_RR zu empfangen.

Wenn zum Beispiel eine redundante Schaltung verwendet wird, dann wird ein Signal Φ_RR hohen Pegels angelegt. Der Transistor Q11 leitet in Reaktion auf das Signal Φ_RR. Eine Hochspannungs quelle 142 ist durch einen Strommesser 141 mit einem externen Anschluß 38 verbunden. Wenn daher eine redundante Schaltung verwendet wird, dann fließt durch Transistor Q11 Strom, der durch den Strommesser 141 ermittelt wird. Im Ergebnis kann die Verwendung der redundanten Schaltung durch den externen An schluß 38 erkannt werden.

Wenn unterdessen eine redundante Schaltung nicht verwendet wird, dann wird ein Signal Φ_RR niedrigen Pegels angelegt. Der Transistor Q11 wird in Reaktion auf das Signal Φ_RR in einen Nichtleitungszustand überführt. Folglich wird die Abwesenheit durch Transistor Q11 fließenden Stroms durch den Strommesser 141 ermittelt. Daher wird durch den externen Anschluß 38 er kannt, daß eine redundante Schaltung nicht verwendet wird.

Die in Fig. 4 dargestellte Schaltung zur Ermittlung re dundanter Verwendung 15a weist hinsichtlich der Integrations dichte den folgenden Vorteil auf. Es wird angenommen, daß zur Ermittlung redundanter Verwendung durch den externen Anschluß 38 eine Hochspannung von 5 V bereitgestellt wird. In diesem Fall liegt die Spannung von 5 V über dem Source-Drain-Gebiet des Transistors Q11. Wenn ferner eine redundante Schaltung verwendet wird, dann wird angenommen, daß ein Signal für re dundante Verwendung Φ_RR von 5 V angelegt wird. Unter der An nahme, daß durch den Transistor Q11 ein Strom von 10 µA fließt, während der Transistor Q11 leitet, wird für den Transistor Q11 ein Durchlaßwiderstand von 500 kΩ erforderlich sein. Um einen derartigen Widerstandswert unter Verwendung eines Widerstandselements zu erreichen, wird für ein Stör stellendiffusionsgebiet in einem Halbleitersubstrat eine Ab messung von 1 µm Breite × etwa 500 µm Länge erforderlich sein.

Wenn im Unterschied dazu der Widerstandswert durch einen NMOS- Transistor erreicht wird, wird ein Durchlaßwiderstand von etwa 1,6 kΩ erhalten, wenn angenommen wird, daß der durch den Transistor in seinem Leitungszustand fließende Strom 3 mA beträgt (für eine Gate-Länge = 1 µm, Gate-Breite = 10 µm). In einem anderen Beispiel wird für die Gate-Länge = 13 µm und Gate-Breite = 2 µm ein Durchlaßwiderstand von etwa 100 kΩ erreicht. Insbesondere kann durch die Verwendung eines NMOS- Transistors an Stelle eines Diffusionswiderstands ein Transistor mit einem vorbestimmten Leitungswiderstand in einem verkleinerten eingenommenen Gebiet auf dem Halbleitersubstrat gebildet werden.

Fig. 5 stellt ein Schaltbild dar, welches ein anderes Beispiel einer in Fig. 1 dargestellten Schaltung zur Er mittlung redundanter Verwendung 15 zeigt. Unter Bezugnahme auf Fig. 5 umfaßt eine Schaltung zur Ermittlung redundanter Ver wendung 15b NMOS-Transistoren Q11, Q12 und Q13, die zwischen einen externen Anschluß 38 (oder 39) und Massepotential in Reihe geschaltet sind. Der Transistor Q11 empfängt durch eine Gate-Elektrode ein Signal für redundante Verwendung Φ_RR. Jeder der Transistoren Q12 und Q13 ist in einer als Diode geschal teten Weise geschaltet.

Wenn im Betrieb eine redundante Schaltung verwendet wird, dann wird ein Signal Φ_RR hohen Pegels angelegt. Wenn zur Ermittlung redundanter Verwendung durch den externen Anschluß 38 Hochspannung bereitgestellt wird, dann fließt durch die Transistoren Q11, Q12 und Q13 Strom. Folglich gestattet eine Ermittlung der Anwesenheit derartigen Stroms, die Verwendung der redundanten Schaltung zu erkennen. Wenn unterdessen eine redundante Schaltung nicht benutzt wird, dann wird ein Signal Φ_RR niedrigen Pegels angelegt. Daher verhindert eine Ver sorgung des Anschlusses 38 mit Hochspannung, daß in die Schaltung 15b hinein Strom fließt, derart daß Nichtverwendung einer redundanten Schaltung ermittelt werden kann.

Die Vorkehrung, daß jeder der Transistoren Q12 und Q13 als ein Diodenelement betrieben wird, ergibt den folgenden Vorteil. In einem normalen Betriebszustand wird der externe Anschluß 38 (oder 39) mit Betriebsspannung versorgt, welche kleiner als die obenbeschriebene Hochspannung zur Ermittlung einer redundanten Schaltung ist. Die Transistoren Q12 und Q13 sind derart ausgelegt, daß sie bei derartiger Betriebsspannung nicht leiten, selbst dann nicht, wenn sich der Transistor Q11 in einem Leitungszustand befindet. Folglich wird in einem normalen Betriebszustand des DRAMS 100 verhindert, daß durch den Anschluß 38 (oder 39) in die Schaltung zur Ermittlung redundanter Verwendung 15b hinein Strom fließt. Im Ergebnis kann ein Anstieg externer Last in einer anderen mit dem externen Anschluß 38 (oder 39) verbundenen integrierten Halbleiterschaltkreisvorrichtung verhindert werden. Der Hochspannungspegel zur Ermittlung einer redundanten Schaltung ist derart gewählt, daß die Transistoren Q12 und Q13 eingeschaltet werden, wenn Transistor Q11 eingeschaltet wird.

Fig. 6 stellt ein Schaltbild dar, welches ein anderes Beispiel einer in Fig. 1 dargestellten Schaltung zur Ermittlung redundanter Verwendung 15 zeigt. Unter Bezugnahme auf Fig. 6 umfaßt eine Schaltung zur Ermittlung redundanter Verwendung 15c PMOS-Transistoren Q15, Q16 und Q17, die zwischen einem externen Anschluß 38 (oder 39) und Massepotential in Reihe geschaltet sind. Der Transistor Q15 empfängt durch einen Inverter 34 das Inverse des Signals für redundante Verwendung Φ_RR. Jeder der Transistoren Q16 und Q17 ist in einem als Diode geschalteten Zustand vorgesehen. Die in Fig. 6 dargestellte Schaltung zur Ermittlung redundanter Verwendung 15c wird in der gleichen Weise wie die in Fig. 5 dargestellte Schaltung 15b betrieben und ergibt den gleichen Vorteil.

Fig. 7 stellt ein Schaltbild dar, welches ein anderes Beispiel einer in Fig. 1 dargestellten Schaltung zur Ermittlung redundanter Verwendung 15 zeigt. Unter Bezugnahme auf Fig. 7 umfaßt eine Schaltung zur Ermittlung redundanter Verwendung 15d NMOS-Transistoren Q18, Q19 und Q20, die zwischen einem externen Anschluß 38 (oder 39) und Massepotential in Reihe geschaltet sind. Der Transistor Q20 empfängt durch eine Gate-Elektrode ein Signal für redundante Verwendung Φ_RR. Wenn zusätzlich zum Stromversorgungspotential Vcc zur Ermittlung redundanter Verwendung durch den externen Anschluß 38 und den Transistor Q20 Hochspannung angelegt wird, dann wird jeder der Transistoren Q18 und Q19 wie ein Dioden element betrieben.

Wenn im Betrieb eine redundante Schaltung verwendet wird, dann wird ein Signal Φ_RR hohen Pegels angelegt. Da der Transistor Q20 in Reaktion auf das Signal Φ_RR leitet, fließt Strom in die Schaltung zur Ermittlung redundanter Verwendung 15d hinein, wenn an den Anschluß 38 Hochspannung gelegt wird. Die Ver wendung der redundanten Schaltung kann durch den externen An schluß 38 durch Ermitteln der Anwesenheit dieses Stroms er kannt werden.

Fig. 8 stellt ein Schaltbild dar, welches ein anderes Beispiel einer in Fig. 1 dargestellten Schaltung zur Ermittlung redundanter Verwendung 15 zeigt. Unter Bezugnahme auf Fig. 8 umfaßt eine Schaltung zur Ermittlung redundanter Verwendung 15e zwischen einem externen Anschluß 38 (oder 39) und Massepotential in Reihe geschaltete NMOS-Transistoren Q21, Q22 und Q23, einen Inverter 35 sowie ein NAND-Gatter 36. Das NAND-Gatter 36 empfängt ein Signal für redundante Verwendung Φ_RR und ein Verriegelungssignal Φk. Das Ausgangssignal des NAND-Gatters 36 wird durch den Inverter 35 invertiert und dann als Signal Φs an eine Gate-Elektrode des Transistors Q21 ge legt. Jeder der Transistoren Q22 und Q23 ist in einer als Diode geschalteten Weise geschaltet.

Eine Erzeugung des Verriegelungssignals Φk wird später beschrieben werden, und das Verriegelungssignal Φk erhält in einer extern vorbestimmten speziellen Betriebsart (oder Be triebsart zur Ermittlung redundanter Verwendung) einen hohen Pegel. Folglich gibt das NAND-Gatter 36 in Reaktion auf ein Signal für redundante Verwendung Φ_RR (welches die Verwendung einer redundanten Schaltung anzeigt) und auf ein Verriegelungssignal Φk hohen Pegels ein Signal niedrigen Pegels aus. Das Signal Φs wird durch den Inverter 35 inver tiert und dann an die Gate-Elektrode des Transistors Q21 ge legt.

Folglich leitet der Transistor Q21, wenn in der extern vorbe stimmten speziellen Betriebsart (mit anderen Worten, der Be triebsart zur Ermittlung redundanter Verwendung) eine redun dante Schaltung verwendet wird. In der Betriebsart zur Ermittlung redundanter Verwendung gestattet eine Versorgung des externen Anschlusses 38 mit Hochspannung zur Ermittlung redundanter Verwendung eine Ermittlung der Anwesenheit in die Schaltung 15e hinein fließenden Stroms, und im Ergebnis kann die Verwendung der redundanten Schaltung erkannt werden.

Eine Verwendung des Verriegelungssignals Φk in der Schaltung zur Ermittlung redundanter Verwendung 15e ergibt den folgenden Vorteil. In anderen Betriebsarten als der Betriebsart zur Er mittlung redundanter Verwendung wird ein Verriegelungssignal Φk niedrigen Pegels angelegt. Daher wird ein Signal Φs niedrigen Pegels an die Gate-Elektrode des Transistors Q21 gelegt. Folglich wird der Transistor Q21 in den anderen Be triebsarten ausgeschaltet. Wenn daher in den anderen Betriebs arten Betriebsspannung an den externen Anschluß 38 gelegt wird, dann findet ein Fließen von Strom in die Schaltung zur Ermittlung redundanter Verwendung 15e hinein nicht statt. Daher kann ein unerwünschter Stromverbrauch verhindert werden, solange eine Zunahme externer Lasten in anderen mit dem exter nen Anschluß 38 verbundenen Halbleitervorrichtungen verhin dert werden kann.

Das Verriegelungssignal Φk kann auf verschiedene Weisen im in Fig. 1 dargestellten Taktsignalgenerator 6 erzeugt werden. In der folgenden Beschreibung werden verschiedene im Taktsignal generator 6 vorgesehene Schaltungen zur Verriegelungssignal erzeugung beschrieben werden.

Fig. 9 stellt ein Schaltbild dar, welches ein Beispiel der Schaltung zur Verriegelungssignalerzeugung zeigt. Unter Bezug nahme auf Fig. 9 umfaßt eine Schaltung zur Verriegelungs signalerzeugung 51 Inverter 71, 72 und 75 sowie NAND-Gatter 73 und 74. Die Inverter 71 und 72 empfangen Signale und . Der Inverter 75 gibt ein Verriegelungssignal Φk aus.

Fig. 10 stellt ein Impulsdiagramm für die in Fig. 9 ge zeigte Schaltung zur Verriegelungssignalerzeugung 51 dar. Signale und werden in der in Fig. 10 veranschaulich ten Weise verändert, um eine Betriebsart zur Ermittlung re dundanter Verwendung festzulegen. Unter Bezugnahme auf Fig. 10 nimmt das Signal während desjenigen Zeitabschnitts ab, in dem sich das Signal auf einem hohen Pegel befindet. Daher wird das Verriegelungssignal Φk auf einen hohen Pegel gezogen. Somit ist die Betriebsart zur Ermittlung redundanter Verwendung im DRAM 100 festgelegt.

Nach dem Abnehmen des Signals nimmt das Signal noch einmal zu. Ferner nimmt das Signal in Reaktion auf das Zunehmen des Signals ab. Die Betriebsart zur Ermittlung redundanter Verwendung wird in Reaktion auf das Abnehmen des Signals Φk aufgehoben.

Fig. 11 stellt ein Schaltbild dar, welches ein anderes Beispiel einer Schaltung zur Verriegelungssignalerzeugung zeigt. Unter Bezugnahme auf Fig. 11 umfaßt eine Schaltung zur Verriegelungssignalerzeugung 52 Inverter 76, 77, 78 und 85 sowie NAND-Gatter 79, 80, 81, 82, 83 und 84. Die Inverter 76, 77 und 78 sind zum Empfang der Signale , und geschal tet. Ein Verriegelungssignal Φk wird durch den Inverter 85 ausgegeben.

Fig. 12 stellt ein Impulsdiagramm für die in Fig. 11 darge stellte Schaltung zur Verriegelungssignalerzeugung 52 dar. In der in Fig. 11 dargestellten Schaltung zur Verriegelungs signalerzeugung 52 werden die Signale , und in der in Fig. 12 dargestellten Weise angelegt, und daher wird die Betriebsart zur Ermittlung redundanter Verwendung während desjenigen Zeitabschnitts festgelegt, in dem sich das Ver riegelungssignal Φk auf einem hohen Pegel befindet.

Fig. 13 stellt ein Schaltbild dar, welches ein anderes Beispiel einer Schaltung zur Verriegelungssignalerzeugung zeigt. Unter Bezugnahme auf Fig. 13 umfaßt eine Schaltung zur Verriegelungssignalerzeugung 53 NMOS-Transistoren 86, 87 und 88 sowie Inverter 89 und 90. Jeder der Transistoren 86, 87 und 88 ist in einer als Diode geschalteten Weise vorgesehen. Der Transistor 86 ist mit einem vorbestimmten externen Anschluß 40 verbunden. Der externe Anschluß 40 ist aus anderen Anschlüssen als den obenbeschriebenen externen Anschlüssen 38 und 39 im DRAM 100 gewählt.

Fig. 14 stellt ein Impulsdiagramm für die in Fig. 13 ge zeigte Schaltung zur Verriegelungssignalerzeugung 53 dar. Wenn die Betriebsart zur Ermittlung redundanter Verwendung vorbe stimmt wird, dann wird zusätzlich zur Stromversorgungsspannung Vcc Hochspannung (= Vcc + α) an den Anschluß 40 gelegt. Folglich wird der Inverter 89 in Reaktion auf das Eingangs signal hohen Pegels betätigt, und daher wird ein Ver riegelungssignal Φk hohen Pegels ausgegeben. Wenn unterdessen der Anschluß 40 mit normaler Betriebsspannung versorgt wird, dann wird der Inverter 89 in Reaktion auf ein Eingangssignal niedrigen Pegels betätigt. Daher wird in einer normalen Betriebsart ein Verriegelungssignal Φk niedrigen Pegels ausge geben.

Fig. 15 stellt ein Schaltbild dar, welches ein weiteres Beispiel der Schaltung zur Verriegelungssignalerzeugung zeigt. Unter Bezugnahme auf Fig. 15 umfaßt eine Schaltung zur Verriegelungssignalerzeugung 54 die in Fig. 11 dargestellte Schaltung zur Verriegelungssignalerzeugung 52, ein NAND-Gatter 91 sowie einen Inverter 92. Das NAND-Gatter 91 ist geschaltet, um das Ausgangssignal der Schaltung 52 und ein extern angeleg tes Adreßsignal Ai zu empfangen.

In einem DRAM mit einer 4-Megabit × 1-Form wird zum Beispiel ein Adreßeingabeanschluß A10 als Adreßeingabeanschluß Ai ver wendet. Da insbesondere der Adreßeingabeanschluß A10 in einer Testbetriebsart nicht verwendet wird, kann es als ein Eingangsanschluß für ein extern angelegtes Steuersignal zur Ermittlung redundanter Verwendung verwendet werden. Unterdessen kann an Stelle vom Adreßeingabeanschluß A10 ein anderer in der Testbetriebsart nicht verwendeter Anschluß ver wendet werden.

Fig. 16 stellt ein Impulsdiagramm für die in Fig. 15 gezeigte Schaltung zur Verriegelungssignalerzeugung 54 dar. Wie in Fig. 16 veranschaulicht, erfüllt die in Fig. 15 dargestellte Schaltung zur Verriegelungssignalerzeugung 54 die Bedingungen für die Signale und sowie ebenso wie die Bedingung für das externe Steuersignal (Ai) und kann daher die Betriebsart zur Ermittlung redundanter Verwendung genauer festlegen.

Fig. 17 stellt ein Schaltbild dar, welches ein weiteres Beispiel einer Schaltung zur Verriegelungssignalerzeugung zeigt. Unter Bezugnahme auf Fig. 17 umfaßt eine Schaltung zur Verriegelungssignalerzeugung 55 die in Fig. 11 dargestellte Schaltung zur Verriegelungssignalerzeugung 52, die in Fig. 13 dargestellte Schaltung zur Verriegelungssignalerzeugung 53, ein NAND-Gatter 93 sowie einen Inverter 94. Das NAND-Gatter 93 empfängt die Ausgangssignale der Schaltungen zur Verriege lungssignalerzeugung 53 und 52. Wenn daher in der in Fig. 17 dargestellten Schaltung 55 die Bedingungen für die Signale , und erfüllt sind und wenn ebenso durch den externen Anschluß 40 Hochspannung angelegt ist, dann wird ein Ver riegelungssignal Φk ausgegeben. Daher kann die Betriebsart zur Ermittlung redundanter Verwendung genauer festlegt werden.

Fig. 18 stellt ein Schaltbild dar, welches ein anderes Beispiel einer Schaltung zur Verriegelungssignalerzeugung zeigt. Unter Bezugnahme auf Fig. 18 umfaßt eine Schaltung zur Verriegelungssignalerzeugung 56 die in Fig. 11 dargestellte Schaltung zur Verriegelungssignalerzeugung 52, die in Fig. 13 dargestellte Schaltung zur Verriegelungssignalerzeugung 53, ein NAND-Gatter 95 sowie einen Inverter 96. Im Vergleich zur in Fig. 17 dargestellten Schaltung 55 erfüllt die in Fig. 18 dargestellte Schaltung 56 zusätzlich Bedingungen für ein durch den Adreßeingabeanschluß Ai angelegtes Steuersignal. Folglich kann die Betriebsart zur Ermittlung redundanter Verwendung ge nauer festgelegt werden.

Fig. 19 stellt ein Schaltbild dar, welches ein anderes Beispiel der Schaltung zur Verriegelungssignalerzeugung zeigt. Unter Bezugnahme auf Fig. 19 umfaßt eine Schaltung zur Ver riegelungssignalerzeugung 57 die in Fig. 9 dargestellte Schaltung zur Verriegelungssignalerzeugung 51, die in Fig. 13 dargestellte Schaltung zur Verriegelungssignalerzeugung 53, ein NAND-Gatter 97 sowie einen Inverter 98. Wenn folglich die Bedingungen für die Signale und erfüllt sind und wenn ferner durch den externen Anschluß 40 Hochspannung angelegt wird, dann wird ein Verriegelungssignal Φk ausgegeben.

Somit kann durch Verwendung der in den Fig. 4 bis 7 darge stellten Schaltungen zur Ermittlung redundanter Verwendung 15a bis 15d in einer Halbleitervorrichtung, wie zum Beispiel im DRAM 100, die Verwendung einer redundanten Schaltung durch den externen Anschluß 38 (oder 39) erkannt werden, ohne irgendein Schmelzelement zu verwenden. Da irgendein Schmelzelement nicht erforderlich ist, können andere Verdrahtungen und/oder Schaltungen am Rand der Schaltung zur Ermittlung redundanter Verwendung 15a bis 15d in einer größeren Dichte gebildet werden, und daher kann die Integrationsdichte in der Halb leitervorrichtung verbessert werden.

Da zusätzlich ein an die Schaltung zur Ermittlung redundanter Verwendung angelegtes Signal für redundante Verwendung Φ_RR aus der in Fig. 1 dargestellten redundanten Freigabeschaltung 10 ausgegeben wird, kann die Verwendung einer redundanten Schaltung einfach ermittelt werden. Da es insbesondere nicht erforderlich ist, Adreßsignale Aa bis An nacheinander zu ver ändern, um, wie im Fall des in Fig. 23 dargestellten her kömmlichen Halbleiterspeichers, das Signal SR zum Auswählen der redundanten Speicherzellspalte 105 zu erhalten, kann eine zum Ermitteln redundanter Verwendung erforderliche Zeit ver kleinert werden.

Ferner verhindert eine Verwendung der in Fig. 8 dargestellten Schaltung zur Ermittlung redundanter Verwendung 15e, welche in Reaktion auf das die Betriebsart zur Ermittlung redundanter Verwendung festlegende Verriegelungssignal Φk betrieben wird, daß in anderen Betriebsarten als den Betriebsarten zur Ermittlung redundanter Verwendung in die Schaltung zur Ermittlung redundanter Verwendung 15e hinein Strom fließt. Im Ergebnis kann eine Zunahme im Stromverbrauch verhindert werden, und daher kann eine Zunahme von Lasten in anderen mit dem externen Anschluß verbundenen integrierten Halbleiter schaltkreisvorrichtungen verringert werden.

Claims

1. Halbleitervorrichtung, umfassend:
eine Programmiereinrichtung (11, 13) zum Programmieren der Posi tion einer defekten Schaltung;
eine redundante Schaltungseinrichtung (8, 9, 12, 14), die auf ein Ausgangssignal aus der Programmiereinrichtung (11, 13) zum funktionellen Ersetzen der defekten Schaltung reagiert;
eine Freigabeeinrichtung (10) zum Freigeben der Programmier einrichtung (11, 13);
einen vorbestimmten externen Anschluß (38, 39) zum Ermitteln der Verwendung der redundanten Schaltungseinrichtung (8, 9, 12, 14) und
eine Schaltungseinrichtung (15), die zwischen dem externen Anschluß (38, 39) und einem Stromversorgungspotential geschaltet ist,
dadurch gekennzeichnet,
daß die Freigabeeinrichtung (10) ein Ausgangssignal (ϕ_RR) ausgibt, wenn die redundante Schaltungseinrichtung (8, 9, 12, 14) verwendet wird, und daß die Schaltungseinrichtung (15) den externen Anschluß (38, 39) mit dem Stromversorgungspotential in Reaktion auf das Ausgangssignal (ϕ_RR) verbindet.

2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß ein Speicherzellenfeld (1), das eine Mehrzahl in Zeilen und Spalten angeordneter Speicherzellen umfaßt,
die Programmiereinrichtung (11, 13) zum Programmieren der Adresse eines Defekts im Speicherzellenfeld;
die redundante Schaltungseinrichtung (8, 9, 12, 14), die auf das Ausgangssignal aus der Programmiereinrichtung zum funktio nellen Ersetzen des Defekts im Speicherzellenfeld reagiert, vorgesehen ist.

3. Halbleitervorrichtung nach Anspruch 2, bei welcher die Programmiereinrichtung Defektadressen-Programmierein richtungen (11, 13) zum Programmieren der Adresse wenigstens einer von einer Defektzeile und einer Defektspalte im Speicherzellenfeld umfaßt.

4. Halbleitervorrichtung nach Anspruch 2, bei welcher die Schaltungseinrichtung (15) ein erstes Schaltelement (Q11) und zwischen dem externen Anschluß und dem ersten Stromversorgungspotential in Reihe geschaltete Diodenelemente (Q12 und Q13) umfaßt und das Schaltelement in Reaktion auf ein Ausgangssignal aus der Freigabeeinrichtung (10) leitet.

5. Halbleitervorrichtung nach Anspruch 2, bei welcher die Freigabeeinrichtung (10) eine Widerstandseinrichtung (31) und ein zwischen ersten und zweiten Stromversorgungspotentialen in Reihe geschaltetes erstes Schmelzelement (FS0) umfaßt und die Schaltungseinrichtung (15) in Reaktion auf ein durch einen gemeinsamen Verbindungsknoten der Widerstands einrichtung und des ersten Schmelzelements vorgesehenes Ausgangssignal leitet.

6. Halbleitervorrichtung nach Anspruch 3, bei welcher die Freigabeeinrichtung (10) ein Freigabepotential (RE) zum Frei geben der Programmiereinrichtung (11, 13) ausgibt,
die Defektadressen-Programmiereinrichtung (11, 13) eine Mehrzahl zwischen dem Freigabepotential und dem ersten Stromversor gungspotential geschalteter Programmierelementepaare (Q1-Qn, FS1-FSn) umfaßt und
jedes der Mehrzahl Programmierelementepaare ein zweites Schmelzelement (FS1) und ein zwischen dem Freigabepotential und dem ersten Stromversorgungspotential in Reihe geschaltetes zweites Schaltelement (Q1) umfaßt und in Reaktion auf ent sprechendes ein Bit extern angelegter Adreßsignale leitet.

7. Halbleitervorrichtung nach Anspruch 2, bei welcher der Defekt eine Defektzeilen-Schaltung im Speicherzellenfeld umfaßt und
die redundante Schaltungseinrichtung (8, 9, 12, 14) eine redundante Zeilen- Schaltung (8) umfaßt, welche auf ein Ausgangssignal aus der Programmiereinrichtung (11, 13) zum funktionellen Ersetzen der Defekt zeilen-Schaltung im Speicherzellenfeld reagiert.

8. Halbleitervorrichtung nach Anspruch 3, bei welcher der Defekt eine Defektspalten-Schaltung im Speicherzellenfeld umfaßt und
die redundante Schaltungseinrichtung (8, 9, 12, 14) eine redundante Spalten schaltung (9) umfaßt, welche auf ein Ausgangssignal aus der Programmiereinrichtung (11, 13) zum funktionellen Ersetzen der Defektspalten-Schaltung im Speicherzellenfeld reagiert.

9. Halbleitervorrichtung nach Anspruch 2, bei welcher der externe Anschluß einen Adreßsignal-Eingabeanschluß (39) zum Empfangen eines extern angelegten Adreßsignals umfaßt.

10. Halbleitervorrichtung nach Anspruch 2, welche ferner eine Einrichtung zum Festlegen einer Betriebsart zur Ermittlung redundanter Verwendung (51-57) umfaßt, welche auf ein extern angelegtes Steuersignal zum Festlegen einer Be triebsart zur Ermittlung redundanter Verwendung in der Halb leiterspeichervorrichtung reagiert, bei welcher die Schaltungseinrichtung (15) in Reaktion auf ein Ausgangssignal aus der Einrichtung zum Festlegen einer Betriebsart zur Ermittlung redundanter Verwendung und nur in der Betriebsart zur Ermittlung redundanter Verwendung leitet.

11. Halbleitervorrichtung nach Anspruch 10, bei welcher die Einrichtung zum Festlegen einer Betriebsart zur Ermittlung redundanter Verwendung eine erste Ermittlungseinrichtung (51) umfaßt, welche auf erste und zweite extern angelegte Zustands steuersignale zum Ermitteln der Bestimmung der Betriebsart zur Ermittlung redundanter Verwendung reagiert.

12. Halbleitervorrichtung nach Anspruch 10, bei welcher die Einrichtung zum Festlegen einer Betriebsart zur Ermittlung redundanter Verwendung eine zweite Ermittlungseinrichtung (53) umfaßt, welche auf Versorgung mit extern angelegter höherer Spannung zum Ermitteln der Bestimmung der Betriebsart zur Er mittlung redundanter Verwendung reagiert.

13. Halbleitervorrichtung nach Anspruch 11, bei welcher die erste Ermittlungseinrichtung in Reaktion auf Versorgung mit extern angelegter höherer Spannung die Bestimmung der Be triebsart zur Ermittlung redundanter Verwendung ermittelt.

14. Halbleitervorrichtung nach Anspruch 11, bei welcher die erste Ermittlungseinrichtung in Reaktion auf ein drittes extern angelegtes Zustandssteuersignal die Bestimmung der Be triebsart zur Ermittlung redundanter Verwendung ermittelt.

15. Halbleitervorrichtung nach Anspruch 11, bei welcher die ersten und zweiten Zustandssteuersignale ein entsprechendes extern angelegtes Zeilenadreß-Strobesignal () und ein entsprechendes extern angelegtes Spaltenadreß- Strobesignal () sind.

16. Halbleitervorrichtung nach Anspruch 14, bei welcher das dritte Zustandssteuersignal ein extern angelegtes Schreib freigabesignal () ist.

17. Halbleitervorrichtung nach Anspruch 2, bei welcher die Halbleiterspeichervorrichtung ein dynamischer Speicher mit wahlfreiem Zugriff ist.