KR100926621B1 - 집적 회로, 집적 회로의 테스트 방법 및 집적 회로의테스트 결과 생성 방법 - Google Patents

집적 회로, 집적 회로의 테스트 방법 및 집적 회로의테스트 결과 생성 방법 Download PDF

Info

Publication number
KR100926621B1
KR100926621B1 KR1020030044062A KR20030044062A KR100926621B1 KR 100926621 B1 KR100926621 B1 KR 100926621B1 KR 1020030044062 A KR1020030044062 A KR 1020030044062A KR 20030044062 A KR20030044062 A KR 20030044062A KR 100926621 B1 KR100926621 B1 KR 100926621B1
Authority
KR
South Korea
Prior art keywords
signal
value
storage element
bit line
series
Prior art date
Application number
KR1020030044062A
Other languages
English (en)
Other versions
KR20040004098A (ko
Inventor
릭키스주르겐티
맥아담스휴피
Original Assignee
애질런트 테크놀로지스, 인크.
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애질런트 테크놀로지스, 인크., 텍사스 인스트루먼츠 인코포레이티드 filed Critical 애질런트 테크놀로지스, 인크.
Publication of KR20040004098A publication Critical patent/KR20040004098A/ko
Application granted granted Critical
Publication of KR100926621B1 publication Critical patent/KR100926621B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Abstract

FeRAM 셀의 판독을 위해서 비트 라인 전압 또는 전하 분포의 측정에 대한 정확도를 판정하는 방법 및 회로에서는 감지 증폭기(sense amplifier)를 사용하여 비트 라인 전압을 일련의 기준 전압과 비교하고, 그에 따라서 감지 동작이 불일치한 결과를 제공하는 기준 전압의 범위에서 상위 한계 및 하위 한계를 판정한다. 일 실시예에서는 감지 증폭기의 출력 신호를 사용하여 I/O 라인의 풀-다운 트랜지스터(pull-down transistor)를 제어하고, I/O 라인에 대한 이와 다른 프리차징 방식(precharging schemes)은 위와 동일한 압축 회로를 사용하여 상위 및 하위 한계를 판정하는 것에 의해 I/O 라인의 결과값 스트림(result value stream)을 처리할 수 있게 한다.

Description

집적 회로, 집적 회로의 테스트 방법 및 집적 회로의 테스트 결과 생성 방법{ACCURACY DETERMINATION IN BIT LINE VOLTAGE MEASUREMENTS}
도 1은 비트 라인 전압 분포 측정을 위한 압축 회로를 포함하는 본 발명의 실시예에 따른 FeRAM의 블록도,
도 2는 도 1의 FeRAM에 적합한 압축 회로의 예시적인 실시예에 대한 블록도,
도 3은 비트 라인에 접속된 FeRAM 셀의 비트 라인 전하의 판독 및 측정과 연관된 FeRAM의 일부분에 대한 회로도,
도 4a 및 도 4b는 비트 라인 전압 측정 도중에 도 3의 FeRAM 내에서 선택된 신호에 대한 타이밍도(timing diagrams).
도면의 주요 부분에 대한 부호의 설명
100 : 집적 회로 110 : 제어 회로
120 : 메모리 어레이 세그먼트 130 : 감지 증폭기
140 : 기준 전압 발생기 150 : 출력 드라이버
160 : 전역 I/O 프리차징 회로
강유전성 랜덤 액세스 메모리(ferroelectric random access memory : FeRAM)는 일반적으로 FeRAM 셀의 어레이를 포함하며, 각 FeRAM 셀은 적어도 하나의 강유전성 캐패시터를 포함한다. 각 강유전성 캐패시터는 도전성 플레이트 사이에 개재(sandwiched)된 강유전성 재료를 포함한다. FeRAM 셀에 데이터 비트를 저장하기 위해서, 기록 동작은 FeRAM 셀 내의 강유전성 캐패시터의 플레이트에 기록 전류를 인가하여 기록되는 데이터 비트와 연관된 방향으로 강유전성 재료를 분극화(polarize)한다. 기록 전류가 제거된 후에 강유전성 재료 내에 영구적인 분극(persistent polarization)이 유지되고, 그에 따라 저장된 데이터 비트의 비휘발성 저장을 제공한다.
FeRAM에 대한 종래의 판독 동작에서는 강유전성 캐패시터의 한 쪽 플레이트를 비트 라인에 접속시키고 다른 쪽 플레이트를 판독 전압(read voltage)까지 상승시켜서 FeRAM 셀에 저장된 데이터 비트를 판정한다. 강유전성 캐패시터 내의 영구 분극이 판독 전압에 대응되는 방향이면, 판독 전압은 강유전성 캐패시터를 통해서 비교적 작은 전류가 흐르게 하고, 이로 인해 비트 라인 상에 미소한 전하 및 전압 변화를 발생시킨다. 초기에 영구 분극이 판독 전압과 반대 방향이면, 판독 전압은 영구 분극의 방향을 플립(flip)시키고, 플레이트를 방전시키며, 비트 라인에 비교적 큰 전하 및 전압의 증가를 유발한다. 감지 증폭기는 결과적인 비트 라인 전류 및 전압으로부터 저장된 값을 판정할 수 있다.
FeRAM 등의 집적 회로에 대한 개발, 제조 및 사용은 종종 집적 회로의 특성을 판정하고 집적 회로가 적절하게 기능하는지 여부를 판정하는 테스트를 필요로 한다. FeRAM에 대한 중요한 테스트 중의 하나는 메모리 셀을 판독할 때, 비트 라인에 전달되는 전하의 측정이다. 일반적으로, FeRAM 셀의 판독으로부터 발생된 비트 라인 전하 또는 전압은 FeRAM 셀 내에 저장된 값에 따라서 변화될 뿐만 아니라 판독되는 특정한 FeRAM 셀의 성능에 따라서도 변화된다. 전달된 전하의 분포는 적합한 전하를 공급하지 않는 결함 FeRAM 셀을 식별하고, 데이터의 판독 또는 기록 시에 에러를 제거하거나 최소화하는 작동 파라미터(operating parameters)를 선택하는데 있어서 결정적일 수 있다.
전하 분포 측정은 일반적으로 각각의 FeRAM 셀을 테스트하고, 각 데이터값에 대해서 FeRAM 셀에서 판독된 전하의 양을 측정해야 한다. 판독된 전하의 측정은 공통적으로, 감지 증폭기를 사용하여 FeRAM 셀로부터 판독된 비트 라인 신호를 100개 이상의 서로 다른 기준 레벨(reference levels)과 비교하는 것을 필요로 한다. 각 비교 동작은 비교 결과를 나타내는 2진 신호(binary signal)를 생성한다. 2진 비교 결과 신호는 판독 동작용으로 사용되는 것과 동일한 데이터 경로(data path)를 이용하여 출력될 수 있다. 데이터값 "0" 또는 "1"을 저장하는 단일 FeRAM 셀로부터 판독된 비트 라인 전압을 100개의 기준 레벨에 대해 비교하면 100 비트의 테스트 데이터가 생성된다. 따라서, 정규 I/O 주기 시간(normal I/O cycle time)을 사용하여, FeRAM 내의 모든 셀에 대한 분포 측정 도중에 생성된 테스트 데이터의 전체 량을 출력하는 데에는 비교적 긴 시간이 필요하다. 4 메가비트 FeRAM 내에서 데이터값 "0" 또는 "1"에 대한 전하 분포 측정은, 예를 들면, 8×108 비트 이상의 테스트 데이터를 생성할 수 있는데, 이는 출력하는 데 수 분이 소요될 수도 있다. 더욱이, 테스트 데이터의 전체량 및 출력 시간은 메모리 저장 용량에 따라 증가된다.
전하 분포 측정을 위한 FeRAM으로부터의 대량의 데이터 출력은 집적 회로 제조 도중에 효과적인 테스트에 있어서 너무 많은 시간을 필요로 할 것이다. 또한, 대량의 데이터를 처리하여 비트 라인 전압 분포를 작성하는 작업은 제조 프로세스에서 병목 현상(bottleneck)을 발생시킬 수도 있다. 데이터의 양은 FeRAM 내의 FeRAM 셀의 견본(sampling)만을 테스트하여 감소시킬 수 있지만, 견본 추출은 몇몇 결함이 있는 FeRAM 셀을 확인하지 못할 수도 있다.
FeRAM의 전하 분포를 측정하기 위한 방법에 대한 현재의 한계점을 고려하여, 전하 분포의 측정에 있어서 프로세스의 부담 및 데이터 흐름(data flow)을 감소시키는 구조 및 방법을 모색한다. 감소된 데이터는 이상적으로는 전하 분포 정보를 나타내지만, 또한 전하 분포 정보 내에서의 정확도 또는 노이즈(noise)의 양에 대해서도 나타낼 것이다. 또한, 대형이거나 복잡한 온 칩 회로(on-chip circuits)를 필요로 하지 않으면서도 정확도 정보를 유지하면서 테스트 데이터의 양을 감소시키는 효과를 최대로 달성할 수 있을 것이다.
본 발명의 특성에 따르면, 온 칩 회로는 FeRAM 셀의 판독으로부터 생성된 비트 라인 전압 또는 전하의 분포를 측정하고, 분포 데이터를 압축하여 출력 데이터의 양 및 분포 데이터의 출력에 필요한 시간의 양을 감소시킨다. 비트 라인 전압의 측정은 전형적으로 감지 증폭기(sense amplifier)를 작동시켜 비트 라인 전압을 일련의 기준 전압과 비교하는 것을 포함한다. 감지 증폭기로부터 결과 신호를 직접적으로 출력하는 대신에, 압축 회로(compression circuit)는 결과 신호를 처리하여, 노이즈에 의해서 감지 동작이 불일치한 결과(inconsistent results)를 제공하는 기준 전압의 범위에서 상위 한계 및 하위 한계를 나타내는 값을 생성한다. 작은 범위의 기준 전압은 비트 라인 전압이 정확하게 측정되었음을 나타낸다.
압축 회로의 일 실시예는 카운터(counter) 및 카운터에 접속된 다른 저장 소자 또는 레지스터의 세트를 포함한다. 카운터로부터의 카운트가 감지 증폭기에 의해 비트 라인 전압과 비교되는 현재의 기준 전압을 나타내도록, 카운터는 감지 증폭기 및 일련의 비교기에 입력되는 기준 신호의 변화와 동조(synchronized)된다. 각 저장 소자는 테스트되는 비트 라인에 대응하고, 비교에 대한 이진 결과값이 특정한 값을 가질 때 카운터로부터의 카운트를 저장하도록 작동한다. 비트 라인 전압 측정의 종료 시에 저장된 값은 제 1 비교 또는 최종 비교에서 비트 라인 전압보다 더 큰 것으로 나타난 기준 전압(또는 카운트)을 나타내는 카운트 값이다. 비교에서 노이즈의 양을 측정하기 위해서, 카운트 값이 결과 스트림(result stream) 내에서 언제 1개 이상의 전이가 발생되는지 나타내도록 각 비트 라인에 대한 다수의 카운트 값은 서로 다른 개시 조건(triggering conditions)을 이용하여 저장될 수 있다.
본 발명의 일 실시예에서, 감지 증폭기의 출력단에 직접적으로 접속시켜 저장 소자를 인에이블(enable) 또는 디스에이블(disable)하는 것 대신에, 감지 증폭기로부터의 출력 신호가 저장 소자에 인에이블 신호를 공급하기 위해 접속된 버스(bus)의 구동 장치(예를 들면, 풀-다운(pull-down) 또는 풀-업(pull-up) 트랜지스터 등)의 게이트를 제어한다. 프리차징 회로(precharge circuit)는, 저장 장치를 인에이블시켜 저장된 값을 카운터로부터의 새로운 값과 대체시키는 상태가 될 때까지 버스를 충전한다. 특정한 감지 증폭기가 자신과 연관된 구동 장치를 활성화시킬 때마다, 구동 장치는 대응되는 저장 소자에 대한 인에이블 신호가 저장 소자 내의 저장된 값을 변화시키지 못하는 상태가 되도록 이끈다. 전역 I/O 버스(global I/O bus)에 대한 프리차징 기법을 변화시키는 것은, 노이즈에 의해 부정확한 감지가 발생되는 전압 범위의 상위 한계 및 하위 한계를 획득할 수 있게 한다. 하나의 한계는, 비트 라인 전압을 측정하는 일련의 감지 동작 전에 전역 I/O 버스를 프리차징하는 것만으로도 획득된다. 이 프리차징 기법으로, 저장 소자는 대응하는 구동 회로가 인에이블 신호를 디스에이블 상태가 되게 하는 제 1 감지 동작 바로 전에 기준 전압에 대응되는 카운트를 유지한다. 다른 하나의 한계는 각 감지 동작 전에 전역 I/O 라인을 프리차징하는 것에 의해서 획득되고, 이는 저장 소자가 전역 I/O 라인을 디스에이블 상태가 되게 하지 못하는 최종 감지 동작(last reference voltage)에 대응되는 카운트를 유지하게 한다.
본 발명의 다른 실시예는 FeRAM 셀을 포함하는 집적 회로에 대한 테스트 방법에 관한 것이다. 테스트 방법은 일련의 기준 전압을 비트 라인 전압과 제각기 비교하는 감지 동작을 수행하는 단계와, 감지 동작이 불일치한 결과를 제공하는 기준 전압의 범위에 대한 제 1 한계를 식별하는 제 1 데이터 값을 생성하는 단계와, 감지 동작이 불일치한 결과를 제공하는 기준 전압의 범위에 대한 제 2 한계를 식별하는 제 2 데이터값을 생성하는 단계를 포함한다. 집적 회로 내의 압축 회로는 제 1 및 제 2 데이터 값을 생성할 수 있다. 제 1 및 제 2 데이터 값 사이의 격차(separation)는 비트 라인 전압 측정의 정확도를 나타낸다.
일반적으로, 감지 동작의 수행은 일련의 값(각 값은 기준 전압 중에서 대응하는 1개와 비트 라인 전압과 비교하여 기준 전압이 더 큰 것으로 나타나는지 비트 라인 전압이 더 큰 것으로 나타나는지를 구별함)을 나타내는 결과 신호를 생성한다. 기준 전압 중에서 어느 것이 결과 신호의 현재 값에 대응되는지를 나타내는 데이터 또는 카운트 신호를 레지스터나 다른 저장 소자에 인가하는 것과, 라인을 프리차징시켜서 저장 소자에 인에이블 신호를 제공하는 것과, 결과 신호의 값에 응답하여 라인에 대해 구동 회로(또는 풀-다운 트랜지스터)를 활성화시키는 것에 의해서, 일련의 제 1 감지 동작에 대한 결과 신호로부터 제 1 데이터 값을 생성할 수 있다. 하나의 테스트 모드에서, 인에이블 신호를 활성화하여 저장 소자를 인에이블시켜서 저장된 값을 데이터 신호의 현재 값과 같게 되도록 설정하는 프리차징은 일련의 제 1 감지 동작 전에 오직 한 번만 수행된다. 구동 회로는 활성화되면 라인을 인에이블 신호가 비활성화된 상태가 되도록 이끌고, 그로 인해 저장 소자가 저장된 값을 변화시키는 것을 중지시킨다. 그에 따라, 복수의 제 1 감지 동작 후에 저장 소자 내의 저장된 값은 감지 동작이 구동 회로를 활성화시켜 인에이블 신호를 비활성화되게 하는 제 1 기준 전압을 식별하고, 이 저장된 값은 제 1 데이터 값이 될 수 있다.
제 2 데이터 값은 상이한 프리차징 방식을 사용하여 생성될 수 있다. 특히, 복수의 제 2 감지 동작 중 각 감지 동작에서는 라인을 프리차징하면 인에이블 신호가 재활성화(reactivate)된다. 결과 신호 값은 구동 회로를 제어하는 복수의 제 2 감지 동작에 대응되고, 결과 신호가 구동 회로를 활성화하지 않을 때, 저장 소자는 저장된 값이 데이터 신호의 값과 같게 되도록 설정하고, 결과 신호 값이 구동 회로를 활성화할 때, 저장 소자는 저장된 값을 유지한다. 일련의 제 2 감지 동작의 종료 시에, 저장 소자 내의 저장된 값은, 감지 동작이 구동 회로를 활성화시키지 못하는 최종 기준 전압을 나타내고, 이 저장된 값은 제 2 데이터 값이 될 수 있다.
FeRAM 셀을 포함하는 집적 회로에서 테스트 결과를 생성하는 또 다른 방법은, 라인을 충전하여 저장 소자의 인에이블 신호를 활성화하는 단계와, 일련의 제 1 감지 동작을 수행하여 감지 동작의 결과를 나타내는 값을 갖는 결과 신호를 생성하는 단계와, 결과 신호를 인가하여 라인에 대한 풀-다운 장치를 제어하는 단계와, 카운터를 구동하여 기준 전압 중에서 어느 것이 결과 신호의 현재 값에 대응되는지 나타내는 카운트 값을 생성하는 단계, 그리고 일련의 제 1 감지 동작 각각에 대해서는, 감지 동작에 대응되는 시간에 활성화되는 인에이블 신호에 응답하여 카운트 값과 같게 되도록 저장 소자 내의 저장된 값을 설정하는 단계와, 감지 동작에 대응되는 시간에 활성화되지 않는 인에이블 신호에 응답하여 저장 소자 내에 저장된 값을 유지하는 단계를 포함한다. 일련의 제 1 감지 동작 후에 저장 장치에 저장된 값은 테스트 결과로서 이용될 수 있다. 일련의 제 1 감지 동작의 종료 이전에 수행되는 라인에 대한 추가적인 충전이 없다면, 라인의 충전은 일련의 제 1 감지 동작이 종료되기 전으로만 제한될 수 있다.
이 방법에서는 이와 다른 프리차징 기법을 이용하여 추가적인 테스트 결과를 생성할 수 있다. 예를 들면, 일련의 제 2 감지 동작은 일련의 제 2 감지 동작 내에서의 감지 동작의 결과를 나타내는 값을 갖는 결과 신호를 제공할 수 있는 한편, 라인의 충전은 일련의 제 2 감지 동작 내에서의 각 감지 동작에 대한 인에이블 신호를 활성화한다. 그에 따라, 이 방법은 일련의 제 2 감지 동작 내의 각 감지 동작에 대해서, 저장 소자 내의 저장된 값이 감지 동작에 대응되는 시간에 활성화되는 인에이블 신호에 응답하여 카운트 값과 같게 되도록 설정하는 단계와, 감지 동작에 대응되는 시간에 활성화되지 않은 인에이블 신호에 응답하여 저장 소자 내의 저장된 값을 유지하는 단계를 포함할 수 있다. 일련의 제 2 감지 동작 후에 저장 소자 내의 저장된 값은 제 2 테스트 결과를 제공한다.
본 발명의 또 다른 실시예는 전역 버스, FeRAM 셀의 어레이, 기준 전압 발생기, 감지 증폭기, 프리차징 회로 및 압축 회로를 포함하는 집적 회로이다. 드라이버 장치(driver devices) 및 프리차징 회로는 전역 버스에 접속된다. 기준 전압 발생기는 테스트 모드로 구동될 수 있어서, 순차적으로 일련의 기준 전압을 갖는 기준 신호를 생성하고, 감지 증폭기는 비트 라인 전압을 일련의 기준 전압과 비교 한다. 감지 증폭기로부터의 출력 신호는 드라이버 회로를 제각기 제어한다. 압축 회로는 테스트 모드 내에서 전역 버스에 제각기 결합되는 저장 소자 및 기준 전압 중 어떤 것이 감지 증폭기로부터의 출력 신호의 현재 값에 대응되는지 나타내는 입력 데이터 신호를 갖는 저장 소자를 포함한다. 전역 버스에서의 신호는 각각의 저장 소자가 인에이블되어 각각의 저장된 값을 입력 데이터 신호와 같게 되도록 설정하였는지 여부를 제어한다. 비트 라인 전압 측정에서, 프리차징 회로는, 각 감지 동작 이전에, 프리차징 회로가 감지 증폭기로 전역 I/O 버스를 충전하는 제 1 작동 모드(operating mode)를 갖고, 프리차징 회로가 감지 증폭기로 일련의 감지 동작에 대해서 1회만 전역 I/O 버스를 충전하는 제 2 구동 모드를 갖는다.
서로 다른 도면 내에서 유사하거나 동일한 항목을 나타내기 위해서 동일한 참조 부호를 사용하였다.
본 발명의 특징에 따르면, FeRAM 어레이를 포함하는 집적 회로는 판독 동작 도중에 전달된 비트 라인 전압을 측정할 수 있는 온 칩 회로 및 단일 메모리 셀로부터의 비트 라인 전압 또는 전하를 나타내고, 한 세트의 메모리 셀이 전달하는 비트 라인 전압의 분포를 나타내는 데 필요한 테스트 데이터의 양을 감소시키는 압축 회로를 포함한다.
일반적으로, 비트 라인 전압 측정에서는 판독 동작용으로도 사용되는 감지 증폭기를 사용한다. 비트 라인 전압 측정에서, 각 감지 증폭기는 일련의 감지 동 작을 수행하여 대응되는 비트 라인에서의 전압을 일련의 기준 전압과 비교한다. 일반적으로, 일련의 비교에 있어서, 비트 라인 전압이 기준 전압과 대략 같을 때에 감지 증폭기로부터의 비교 결과가 변화되도록 기준 전압을 단조 감소시키거나 단조 증가시킨다(비트 라인 전압을 측정한다는 것은 또한 비트 라인 전하를 측정하는 것으로서, 비트 라인 전하는 측정된 비트 라인 전압과 비트 라인 용량의 곱과 대략 일치함). 압축 회로는 일련의 비교 동작 도중에 감지 증폭기로부터의 결과를 수신하여, 중요한 정보를 구한다. 압축 회로로부터의 테스트 데이터 출력은 출력하고 저장하는 데 더 짧은 시간을 필요로 하고, 비트 라인 전압 또는 전하 분포를 나타내는 데이터를 내부적 또는 외부적으로 사용하기에 더 편리하다.
도 1은 본 발명의 실시예에 따른 집적 회로(100)의 블록도이다. 집적 회로(100)는 메모리이거나 일반적으로 내장된 메모리를 사용하는 집적 회로의 어떠한 종류일 수 있다. 집적 회로(100)는 제어 회로(control circuit)(110), 메모리 어레이 세그먼트(memory array segments)(120), 감지 증폭기(130), 기준 전압 발생기(140), 출력 드라이버(150), 전역 I/O 버스(165)용 프리차징 회로(160), 압축 회로(170), I/O 회로 및 패드(180), 또한 파라미터 조정 회로(parameter adjustment circuit)(190)를 포함한다.
제어 회로(110)는 상태 머신(state machine)이거나 집적 회로(100)의 동작을 위한 제어 신호를 생성하는 그 외의 잘 알려진 종류의 제어 회로이다. 집적 회로(100)의 테스트 모드에서, 한 세트의 메모리 셀로부터 판독된 비트 라인 전압을 측정하고 감지 증폭기(130)의 전압 오프셋(voltage offsets)을 측정하는 데 필 요하다면, 제어 회로(110)는 메모리 어레이 세그먼트(120), 감지 증폭기(130) 및 기준 전압 발생기(140)를 제어한다. 또한, 제어 회로(110)는 측정 결과를 압축시키는 압축 회로(170)도 제어한다.
전하 분포 측정을 위한 다수의 비트 라인 전압 측정은 판독 동작을 위해서 요구되는 것과 동일한 디코딩 회로(decoding circuits) 및 드라이버 회로를 이용하여 유사하게 수행된다. 본 명세서에서 설명된 본 발명의 예시적인 실시예에서, 각 메모리 어레이 세그먼트(120)는 FeRAM 셀의 어레이이고, 1개의 FeRAM 어레이 세그먼트(120)에 있는 FeRAM 셀의 한 행은 메모리 액세스(memory access)에 따라(예를 들면, 판독, 기록 또는 비트 라인 전압 테스트 등에 따라) 선택된다. 선택된 FeRAM 셀로부터의 전하는 대응되는 비트 라인으로 판독된다. 이와 다르게, 감지 증폭기(130)의 세트에 대한 오프셋을 측정하기 위해서, 감지 증폭기에 대응되는 비트 라인은 고정된 전압(예를 들면, 접지 전압(Vss))으로 설정된다.
다음으로, 어느 경우에나, 제어 회로(110)는 기준 전압 발생기(140)가 일련의 기준 전압 레벨을 통해서 기준 전압(REF)을 단계적으로 진행시키도록 한다. 각 기준 전압 레벨에서, 제어 회로(110)는 선택된 감지 증폭기로 병렬 감지 동작을 제어한다. 감지 증폭기(130)가 병렬 감지 동작의 완료 시에 생성한 출력 신호는 다중-비트 결과 신호(GIO)를 제공한다. 본 발명의 예시적인 실시예에서, 전역 I/O 버스(165)는 64비트의 폭을 가지고, 각 어레이 세그먼트(120)는 64개의 연관된 감지 증폭기(130)를 가지는데, 이들은 함께 64비트의 신호(GIO)[63:0]를 생성한다. 100개의 서로 다른 전압 레벨을 구별할 수 있는 비트 라인 전압 측정 또는 감지 증 폭기 오프셋 측정에 대해서, 결과 신호(GIO)[63:0]는 100개의 서로 다른 기준 전압에 대한 감지 동작의 결과를 특징짓는 100개의 서로 다른 64 비트의 값을 제공한다.
압축 모드에서, 압축 회로(170)는 일련의 결과(예를 들면, 100개의 64비트 신호(GIO)값 등)를 수신하고, 각 비트 라인 또는 감지 증폭기에 대한 1개의 작은 다중 비트값(예를 들면, 7비트 등)을 생성한다. 좀 더 아래에 설명된 예시적인 실시예에서, 압축 모드에서의 압축 회로(170)는 데이터의 양이 몇 배 이상으로 감소될 수 있게 하고, 또한 비트 라인 측정을 위해서 필요한 정보를 제공한다. 또한, 압축 회로(170)는 정규 판독 동작 도중에 사용되고, 비트 라인 전압 또는 감지 증폭기 오프셋을 측정할 때 감지 증폭기(130)로부터의 비교 결과를 직접적으로 출력하는데 사용될 수도 있는 통과 모드(pass-through mode)를 갖는다. 통과 모드에서, 감지 증폭기(130)로부터의 데이터 신호는 압축 회로(170)를 통해서 I/O 회로(180)로 직접적으로 통과한다.
도 2는 압축 회로(170)의 일 실시예에 대한 블록도이다. 압축 회로(170)에 대해 설명된 실시예는 카운터(210), 한 세트의 레지스터(220) 및 출력 멀티플렉서(output multiplexers)(230, 240)를 포함한다. 측정을 위해서 FeRAM 셀의 세트나 감지 증폭기가 선택될 때, 카운터(210)는 재설정(reset)된다. 동시에, 기준 전압 발생기(140)로부터의 기준 전압(REF)은 자체의 초기 전압 레벨로 설정된다. 각 타임 카운터(time counter)(210)는 카운트 신호(CNT)를 변화(예를 들면, 증가 또는 감소 등)시키고, 기준 전압 발생기(140)는 기준 전압의 레벨을 변화시키 며, 감지 증폭기(130)는 결과 신호(GIO)를 생성하여 64비트의 새로운 비교 결과를 제공한다. 그러므로 카운트 신호(CNT)의 값은 기준 신호(REF)의 변화와 동조되고, 현재의 비교 결과에 대응되는 기준 전압 레벨을 나타낸다.
비트 라인 전압의 동시 측정(simultaneous measurements) 도중에, 결과 신호(GIO)의 각 비트는 서로 다른 비트 라인에 대응되고, 비트 값은 현재 대응되는 비트 라인 신호(BL)의 전압이 기준 신호(REF)의 전압보다 더 큰지 여부를 나타낸다. 감지 증폭기 오프셋 측정 도중에, 결과 신호(GIO)의 각 비트는 기준 신호(REF)가 대응되는 감지 증폭기를 제동(trip)시키는 데 필요한 전압 오프셋보다 더 작은지 여부를 나타낸다.
예시적인 실시예에서, 레지스터(220)는 결과 신호(GIO)[63:0]의 개개의 비트에 대응되는 220-63 내지 220-0의 64개의 레지스터로 이루어진 하나의 세트를 포함한다. 각 레지스터(220)는 데이터 입력 신호로서 카운트 신호(CNT)[6:0]를 수신한다. 결과 신호(GIO)[63:0]의 비트는 개별적인 레지스터(220-63 내지 220-0)에 대한 인에이블 신호로서 작용한다. 예를 들면, "1"값의 비트(신호(REF)의 전압이 신호(BL)의 전압보다 더 큰 것을 나타냄)는 대응되는 레지스터(220)를 인에이블시켜 새로운 카운트 값을 래치(latch)하고, "0"값의 비트(신호(BL)의 전압이 신호(REF)의 전압보다 더 큰 것을 나타냄)는 대응되는 레지스터 내의 카운트 값의 변화를 디스에이블시킨다. 이와 다르게, 각 레지스터(220)는 대응되는 결과 신호(GIO) 값의 전이 등과 같이 서로 다른 조건에 응답하여 인에이블될 수도 있다.
도 2에 도시된 본 발명의 실시예에서, 일련의 비교를 완료한 후에 레지스터(220) 내에 유지된 카운트 값은, 기준 신호(REF)의 전압이 비트 라인 신호(BL)의 전압보다 더 크다는 것을 결과 신호(GIO)가 나타내는 최종 비교에 대응되는 카운트 값과 같을 것이다. 따라서, 비트 라인 전압 측정에 있어서 저장된 값은 메모리 셀로부터 판독된 대략적인 비트 라인 전압을 나타내고, 감지 증폭기 오프셋 측정에 있어서 저장된 값은 감지 증폭기를 제동하는 데 필요한 오프셋 전압을 나타낸다. 그러므로, 압축 회로(170)는 테스트와 연관된 100개의 비트를 7개의 비트로 감소시킨다.
다른 정보도 감지 증폭기(130)로부터의 비트 스트림으로부터 이와 유사하게 구할 수 있다. 예를 들면, 레지스터의 제 2 세트는 결과 신호(GIO)[63:0]의 각 비트가 처음 제로(zero)가 된 때에만 접속되어 카운트 값을 래치한다. 레지스터의 제 2 세트 내에 있는 레지스터의 카운트는 대략적으로 측정된 전압의 다른 표시를 기록할 수 있다. 비트 라인과 연관된 100비트의 결과 스트림이 소정 시점까지 모든 "1"들을 포함하도록(상기 시점 이후 결과 스트림이 모든 "0"들을 포함하게 됨) 완전한 전이가 발생되면, 제 2 레지스터 세트 내의 카운트는 제 1 레지스터 세트 내의 대응되는 카운트보다 더 클 것이다. 그러나, 100비트의 데이터 스트림 내의 비트값이 감지 증폭기(130) 또는 FeRAM의 다른 구성 요소에서의 성능 변화에 대한 표시를 번갈아 나타내는 것이라면, 제 2 레지스터 세트 내의 카운트는 제 1 레지스터 세트 내의 카운트보다 더 작을 것이고, 2개의 카운트 사이의 차이로 변동의 크기가 제시될 것이다.
도 2에 도시된 압축 회로(170)의 실시예에 있는 출력 멀티플렉서(230, 240) 는 출력을 위한 데이터 신호를 선택한다. 압축 회로(170)의 통과 모드에서, 멀티플렉서(240)는 직접적인 출력을 위해서 신호(GIO)[63:0]의 일부 또는 전부를 선택한다. 예를 들어, 집적 회로(100)가 32비트의 입력/출력 데이터 경로 및 64비트의 내부 데이터 버스를 가지고 있다면, 멀티플렉서(240)는 신호(GIO)[63:0] 중 32비트를 선택한다. 압축 모드에서, 멀티플렉서(240)는 멀티플렉서(230)로부터의 신호를 선택하고 출력한다.
일련의 비교 동작의 종료 시에, 각 레지스터(220)는 측정된 전압을 나타내는 7비트 값을 저장한다. 멀티플렉서(230)는 레지스터(220)의 서브셋(subset)에서 출력 신호를 선택한다. 예를 들면, 4개의 레지스터(220)로 이루어진 그룹으로부터의 4개의 7비트 측정값은 32비트 데이터 경로를 통해서 출력될 수 있다. 따라서, 압축 회로(170)의 예시적인 실시예에서 64개의 FeRAM 셀에 대한 비트 라인 측정은, 200개의 출력 주기 대신에, 멀티플렉서(230, 240)를 통과한 16개의 출력 주기를 필요로 하는데, 이는 결과 신호(GIO) 값을 출력하기 위해서 필요한 것이다.
도 1의 집적 회로(100)는 비트 라인 측정 및 압축 회로(170)로부터의 오프셋 데이터를 내부적으로 출력하거나 사용할 수 있다. 예를 들면, 조정 회로(190)는 결함 검출 또는 작동 파라미터의 설정을 위한 압축된 비트 라인 전압 측정을 수신하고 사용할 수 있다.
일 실시예에서, 조정 회로(190)는 압축 회로(170)가 생성하는 압축된 비트 라인 측정을 저장하는 제 1 및 제 2 레지스터를 포함한다. 제 1 레지스터는, 판독 도중에 플립되지 않는 강유전성 캐패시터의 분극에 대응되는 데이터 값(예를 들면, "0" 등)을 저장하는 FeRAM 셀에서 판독된 최고 측정 비트 라인 전압(highest measured bit line voltage)을 기록한다. 제 2 레지스터는, 판독 도중에 플립되는 강유전성 캐패시터의 분극에 대응되는 데이터 값(예를 들면, "1" 등)을 저장하는 FeRAM 셀에서 판독된 최저 비트 라인 전하 또는 전압을 기록한다. 판독 도중에 플립되지 않는 강유전성 캐패시터의 판독과 연관된 최고 비트 라인 전압이 판독 도중에 플립되는 강유전성 캐패시터와 연관된 최저 비트 라인 전압보다 더 크거나 매우 근접하다면, 파라미터 조정 회로(190)는 결함을 검출할 수 있다. 기록된 값 사이의 격차가 수용가능하다면, 조정 회로(190)는 판독 동작을 위한 기준 전압이 2개의 레지스터에서의 값 사이에 있도록 선택할 수 있다.
앞의 단락은 단지 조정 회로(190)의 예시적인 기능을 제공한 것에 불과하다. 조정 회로(190)는 전하 분포 또는 비트 라인 전압 측정의 더 복잡한 분석을 수행할 수 있다. 예를 들면, 에러 검출 및 기준 전압 설정은 각 FeRAM 어레이 세그먼트(120)에 대해서 별도로 수행될 수 있고, 에러 검출 및 파라미터 설정에 사용되는 전하 분포의 특성화는 서로 다른 데이터 값에 대한 최대 및 최소 비트 라인 전압뿐만 아니라 그 이외의 것도 이용할 수 있다.
위에서 설명된 비트 라인 전하 분포 데이터의 압축은 여러 가지의 상이한 감지 기술, 감지 증폭기 타입, FeRAM 구조를 가지고 이용될 수 있다. 도 3은 압축에 적합한 전하 분포 측정을 구현할 수 있는 FeRAM(300)의 일부분을 도시한다. FeRAM(300)은 1개의 FeRAM 어레이 세그먼트(120), 감지 증폭기(130), 기준 전압 발생기(140), 전역 출력 드라이버(150), 프리차징 회로(160) 및 라이트-백 회로(write-back circuits)(170)를 포함한다.
FeRAM 어레이 세그먼트(120)는 행 및 열로 편성되는 종래의 FeRAM 셀(310)의 어레이이다. 각 FeRAM 셀(310)은 알려진 기법을 사용하여 제조될 수 있는 강유전성 캐패시터(312) 및 선택 트랜지스터(314)를 포함한다. 비트 라인(322)은 FeRAM 어레이 구역(FeRAM array section)(120)의 개별적인 열에 있는 FeRAM 셀(310)의 선택 트랜지스터(314)의 드레인(drain)을 접속시킨다. 워드 라인(324)은 FeRAM 어레이 구역(120)의 개별적인 열에 있는 선택 트랜지스터(314)의 게이트(gates)를 접속시키고, 행 디코더 및 드라이버 회로(도시하지 않음)는 기록, 판독 및 측정 동작 도중에 워드 라인(324) 상의 전압(WL0 내지 WLn)을 제어한다. FeRAM 어레이 구역(120)은 국부 및 전역 디코딩 회로(도시하지 않음)를 가지고, 데이터 입력 및 출력을 위해 국부 어레이를 접속시키는 전역 입력/출력 라인을 포함하는 데이터 경로를 갖는 메모리 구조 내의 수 개의 국부 어레이 세그먼트 중의 1개일 수 있다.
도 3의 실시예에서, 각 감지 증폭기(130)는 대응되는 비트 라인(322)에 접속되는 비교기 타입 감지 증폭기(comparator-type sense amplifier)이다. 이와 다르게, 감지 증폭기(130)는 감지 동작 도중에 비트 라인 전압을 변화시키는 타입일 수 있는데, 어느 경우에나, 비트 라인 전압은 기준 전압 신호가 변화될 때마다 재설정(예를 들면, FeRAM 셀로부터의 재판독(re-read) 등)되어야 한다. 또한, 각 감지 증폭기(130)는 FeRAM 셀로부터 비트 라인(322)으로 판독되는 비트 라인 전하의 판독 동작 또는 측정을 위해서, 다수의 비트 라인(322) 중의 하나를 감지 증폭기(130)에 선택적으로 접속시키는 국부 열 디코딩 회로(local column decoding circuitry)에 접속될 수 있다.
도 3은 p채널 트랜지스터(MP1, MP2, MP3, MP4, MP5) 및 n채널 트랜지스터(MN1, MN2, MN3, MN4)를 포함하는 비교기 타입 감지 증폭기(130)의 구현을 추가적으로 도시한다. 트랜지스터(MP1)는 감지 인에이블 신호(sense enable signal : SEB)에 응답하여 감지 증폭기(130)를 활성화 및 비활성화시키는 역할을 하며, 공급 전압(VDD)과 트랜지스터(MP2, MP3) 사이에 위치된다. 트랜지스터(MP2, MP4, MN1)는 트랜지스터(MP)와 접지(ground) 사이에 직렬로 접속되고, 트랜지스터(MP3, MP5, MN2)는 이와 유사하게 트랜지스터(MP1)와 접지 사이에 직렬로 접속된다. 트랜지스터(MN3, MN4)는 제각기 트랜지스터(MN1, MN2)와 병렬로 접속되고, 비교 동작을 대비하여 각각의 노드(N1, N2)를 접지시켜 감지 인에이블 신호(SEB)에 응답한다.
트랜지스터(MP2, MP3)의 게이트는 제각기 대응되는 비트 라인(322) 및 기준 전압 발생기(140)로부터 각각 입력 신호(BL, REF)를 수신한다. 신호(BL)는 비트 라인 전압이고, 비트 라인 전압 측정에 있어서, 신호(BL)는 FeRAM 셀(310)로부터 감지 증폭기(130)에 접속된 비트 라인(322)으로 판독되는 전하에 의존한다. 신호(REF)는 기준 신호 발생기(140)에 의해서 설정되고 변경되는 전압을 갖는 기준 신호이다. 기준 전압 발생기(140)는 신호(REF)에 대한 일련의 서로 다른 전압 레벨을 생성할 수 있는 임의의 회로일 수 있다. 이와 다르게, 신호(REF)는 다수(예를 들면, 100 등)의 서로 다른 기준 전압 레벨을 생성할 수 있는 온 칩 기준 전압 발생기에 대한 필요성을 회피하기 위한 외부 회로로부터의 입력일 수 있다.
비트 라인 신호(BL) 및 기준 신호(REF) 사이의 전압 차이는 트랜지스터(MP2) 또는 트랜지스터(MP3) 중에서 어느 것이 더 도전성인지 판정하고, 이는 감지 증폭기(130)가 활성화 될 때, 트랜지스터(MP2, MP4) 사이에 있는 노드(N1)의 전압 또는 트랜지스터(MP3, MP5) 사이에 있는 노드(N2)의 전압 중에서 어느 것이 더 빠르게 상승하는지 여부에도 영향을 준다. 트랜지스터(MP4, MP5)가 감지 동작 도중에서 최초에 온(ON)이 되는 것에 의해서, 트랜지스터(MP4, MN3) 사이에 있는 노드로부터의 출력 신호(NB) 및 트랜지스터(MP5, MN4) 사이에 있는 노드로부터의 출력 신호(NT)는 제각기 노드(N1, N2)에서의 전압의 상승에 의존하는 속도로 초기에 상승된다. 트랜지스터(MP4, MP5, MN1, MN2)의 게이트가 교차 결합(cross-coupled)되는 것에 의해서, 트랜지스터(MP4, MP5, MN1, MN2)는 출력 신호(NB) 및 출력 신호(NT) 사이에서 증대된 전압 차이를 증폭시킨다. 결과적으로, 감지 동작이 완료되었을 때, 출력 신호(NT)는 출력 신호(NB)에 대해 상보적(complementary)이다.
출력 신호(150)는 감지 증폭기(130)로부터 출력 신호(NT)를 수신하고, 전역 I/O 버스(165)의 라인으로 결과 신호의 출력을 제어한다. 좀 더 아래에서 설명된 바와 같이, 프리차징 회로(160)는 각 감지 동작 이전에, 또는 비트 라인 전압을 측정하는 일련의 감지 동작 바로 전에, 전역 I/O 버스(165)의 라인을 하이(high)(예를 들면, 공급 전압(VDD)까지)로 충전시킨다. 신호(NT)가 비트 라인 신호(BL)가 기준 신호(REF) 전압보다 더 큰 전압을 가진다는 것을 나타내면, 출력 드라이버(150)는 출력 인에이블 신호(SOE)에 응답하여 프리차징된 신호(GIO)를 풀-다운한다. 전역 I/O 버스(165)가 각 감지 동작 바로 전에 프리차징되면, 신호(GIO)는 순차적으로 비트 라인 신호(BL)를 기준 신호(REF)의 일련의 전압 레벨과 비교한 결과를 나타내는 일련의 이진값을 나타낸다. 전역 I/O 버스가 비트 라인 전압을 측정하는 일련의 감지 동작 이전에만 프리차징된다면, 결과 신호(GIO)의 각 비트는, 신호(NT)가 하이가 되고, 출력 회로(150)가 결과 신호(GIO)의 그 비트를 풀-다운하는 지점에서, 대응되는 비트 라인 전압이 전압(REF)보다 더 크다는 것이 감지 동작에서 나타날 때까지 하이로 유지될 것이다.
FeRAM 셀 내의 데이터가 비트 라인 전압 측정 후에 재저장될 필요가 없다면, 비트 라인 전압 측정을 위해서 라이트-백 회로(370)가 필요하지는 않다. 감지 동작 이후에, 라이트-백 회로(370)는 상보적 감지 증폭기 출력 신호(NB)를 수신하고, 인에이블되면, FeRAM 셀로부터 판독된 데이터 값을 FeRAM 셀에 기록하기에 적절한 레벨로 비트 라인(322)을 구동시킨다. 도 3에서, 라이트-백 회로(370)는 상보적인 라이트-백 신호(WB, WBB)에 응답하여 비트 라인(322)을 구동시키는 3상 인버터(tri-state inverter)이다. 분포 측정에 있어서, 데이터가 오로지 분포 측정만을 위해서 FeRAM 셀 내에 저장된다면, 라이트-백을 스킵할 수 있다. 이와 다르게, 비트 라인 전압을 기준 신호(REF)의 각 전압 레벨과 비교한 후에, 라이트-백을 수행할 수 있다.
도 4a는 도 2 및 도 3의 회로를 이용하여 특정한 FeRAM 셀을 판독하여 생성된 비트 라인 전압을 판정하는, 측정 도중에 선택된 신호에 대한 타이밍도(timing diagrams)를 도시한다. 측정을 위해서, 기준 신호(REF)는 비트 라인 상에서 상이한 전하에 대응되는 일련의 전압 레벨을 통해서 단계별로 진행한다. 일반적으로, 기준 전압의 범위는 FeRAM 셀의 특성에 의존하는데, 특히 FeRAM 셀에서 판독될 수 있는 비트 라인 전압의 기대되는 범위에 의존한다. 예시적인 실시예에서, 기준 신호(REF)는 대략 5mV간격으로 이루어진 100개의 단계로 0.5V에서 0V의 범위를 갖는다. 도 4a는 기준 신호(REF)가 전압 범위의 상위 한계에서 개시되어 한 단계씩 하강하는 예를 도시하였으나, 기준 신호(REF)는 하위 전압 한계에서부터 단계별로 증가하도록 하거나 임의의 원하는 패턴으로 바꿀 수도 있다.
비트 라인 전압(BL)은 FeRAM 셀(310)로부터 비트 라인(322)으로 판독되며, 비교기 타입의 감지 증폭기로 감지를 수행한다면, 측정되는 동안 일정하게 유지된다.
감지 인에이블 신호(SEB)는 기준 신호(REF)의 서로 다른 전압 레벨에 대응되는 일련의 구간(interval)에서 (로우(low)로) 활성화된다. 신호(SEB)가 활성화되면, 측정되는 비트 라인(322)에 접속된 감지 증폭기(130)는 신호(BL)와 신호(REF)를 비교한다. 신호(BL) 또는 신호(REF) 중에서 어느 것이 더 높은 전압 상태에 있는지에 따라서, 노드 전압(NB) 또는 노드 전압(NT)은 공급 전압(VDD)까지 상승되고, 다른 노드 전압(NT) 또는 노드 전압(NB)은 감지 주기 후에 OV로 되돌아간다. 비교기 타입 감지 증폭기는 또 다른 감지 동작을 개시하기 전에 FeRAM 셀로부터 판독하기 위해 대기할 필요가 없기 때문에, 신호(SEB)의 주기는 감지 시간과 대략 같게하거나 감지 증폭기(130)의 전형적인 구현에서의 대략 5ns로 할 수도 있다.
감지 동작의 결과 신호(GIO)를 생성하는 단계는 전역 출력 라인을 프리차징하여 공급 전압(VDD)을 공급하는 단계와 그에 따라 신호(NT)의 사용이 가능하게 되 어 출력 드라이버(150) 내에 있는 풀-다운 장치를 제어하는 단계를 포함한다. 도 4a의 타이밍도에 있어서, 프리차징 신호(PCB)는 각 감지 동작에 대해서 (로우로) 활성화되고, 풀-업 장치(160)가 전역 I/O 라인을 공급 전압(VDD)으로 이끌게 한다. 프리차징 신호(PCB)가 비활성화될 때, 또한 감지 인에이블 신호(SEB)가 활성화된 다음에 전형적으로 대략 1 내지 2ns 정도의 짧은 지연이 있은 후에, 감지 출력 인에이블(SOE) 신호는 (하이로) 활성화된다. 지연은 노드 전압(NT, NB)을 신호(BL, REF)의 비교 결과를 나타내는 레벨에 고정시키기에 충분하다. 결과적으로, 출력 회로(150)는 비트 라인 전압(BL)이 기준 전압(REF)보다 더 크다는 것을 나타내는 프리차징 레벨(VDD)에서 결과 신호(GIO)를 제공하거나 비트 라인 전압(BL)이 기준 전압(REF)보다 더 작다는 것을 나타내는 결과 신호(GIO)를 풀-다운한다.
감지 출력 신호(SOE)가 활성화되는 일련의 간격 도중에는, 결과 신호(GIO)가 전압 비교의 결과를 나타내는 일련의 이진값을 나타낸다. 기준 신호(REF)의 100개의 서로 다른 전압 레벨에 의한 결과로, 결과 신호(GIO)는 상이한 비교 결과를 나타내는 100비트의 데이터를 연속적으로 제공한다. 기준 신호(REF)가 일관적으로 단계적 하강(step down)(또는 단계적 상승(step up))하는 경우에 있어서, 기준 신호(REF)가 비트 라인 신호(BL)의 전압 이하로 떨어질 때까지 FeRAM의 이상적인 작동은 1개의 이진값(예를 들면, "1")을 갖는 비트 라인 신호(BL)와 연관된 결과값의 스트림을 제공할 것이다. 그에 따라, 비트 스트림(bit stream)은 다른 이진값(예를 들면, "0")을 가질 것으로 기대된다. 이상적인 결과의 스트림은, 정보의 손실 없이 결과 신호(GIO)가 "1"에서 "0"으로 전이되는 시기를 나타내는 압축된 값으로 나타낼 수 있다.
도 2의 실시예에서 압축 회로(170)는 결과 신호(GIO)에 대응되는 레지스터(220) 내에 카운트 값(CNT)을 래칭(latching)시킬 수 있도록 접속된다. 도 4a의 타이밍도에서, 카운트 값(CNT)은 감소되어 기준 신호(REF)의 감소와 부합되고, 결과 신호(GIO)가 "1" 값을 가지면, 레지스터(220)로부터의 데이터 신호(Q)는 카운트 값(CNT)이 변화될 때마다 변한다. 결과 신호(GIO)가 "0" 값을 가진다면, 레지스터(220)로부터의 측정값(Q)은 변화되지 않은 채로 유지된다. 결과 신호(GIO)로 나타낸 비트 스트림 내에서의 단일 전이를 갖는 이상적인 비트 스트림에 대한 측정값(Q)은 비트 스트림 내의 전이에서의 기준 전압을 나타낸다.
FeRAM 내의 노이즈 또는 다른 변동은, 신호(REF, BL)가 대략 동일한 전압을 가질 때, 결과 신호(GIO)의 이진값이 교차적으로 나타나도록 할 수 있다. 도 4a의 타이밍도는 감지 동작(410, 420)이 불일치한 값을 제공하는 경우에 대해서 도시한다. 비트 라인 전압(BL) 및 기준 전압(REF)이 대략 동일한 경우에, 감지 동작(410)은 비트 라인 전압(BL)이 기준 전압(REF)보다 더 크다는 것을 나타내는 결과 값 "1"을 제공하지만, 기준 전압(REF)이 한 단계 감소된 후, 감지 동작(420)은 비트 라인 전압(BL)이 기준 전압(REF)보다 더 작다는 것을 나타내는 결과 값 "0"을 제공한다. 전압 차이가 작을 경우에, 이러한 불일치성은 감지 증폭기(130) 또는 FeRAM 내의 다른 회로의 성능 변화로부터 기인할 수 있다.
비교 결과를 나타내는 비트 스트림의 끝부분에서, 감지되는 비트 라인에 대응되는 레지스터 내의 측정 값(Q)은 인에이블 레지스터(220)의 최종 결과 신호(GIO)를 나타내는 값을 갖는다. 도 4a에서, 감지 동작(420)은 "1" 값을 갖는 결과 신호(GIO)를 제공하는 최종 동작이고, 측정 값(Q)은 비트 라인 측정의 종료 시에 95 값을 갖는다. 단일 값(Q)으로는 감지 동작(410, 420) 사이에서 성능의 변화 또는 감지의 불일치성이 발생했는지를 나타낼 수 없다.
본 발명의 특징에 따르면, 압축 회로를 갖는 FeRAM은 단순히 전역 I/O 버스에 대한 교차적인 프리차징 방식을 이용하는 것에 의해서 감지 성능에서의 변화를 관찰할 수 있다. 도 4b의 타이밍도는 비트 라인 전압의 측정 중에 도 2 및 도 3의 FeRAM 회로 내의 선택된 신호에 대한 교차적인 타이밍을 도시한다. 도 4b에서, 기준 신호(REF), 비트 라인 신호(BL), 감지 인에이블 신호(SEB), 감지 증폭기 출력 노드 신호(NB, NT) 및 감지 증폭기 출력 인에이블 신호(SOE)는 동일한 방식으로 생성되고, 도 4a를 참조하여 설명한 것과 동일한 타이밍을 갖는다. 그러나, 도 4b는 이와 다른 프리차징 타이밍으로 도시하였다.
도 4b에서, 프리차징 인에이블 신호(PCB)는 비트 라인 전압을 측정하는 일련의 비교 동작 전체에 대해서 1회만 로우로 활성화된다. 그에 따라, 결과 신호(GIO)는 공급 전압(VDD)으로 프리차징되고, 감지 동작이 처음으로 기준 전압(REF)이 비트 라인 전압(BL)보다 크다는 것을 나타내는 결과를 생성할 때까지 "1" 값을 표시한다. 감지 동작이 출력 신호(NT)를 (하이로) 활성화시키면, 출력 드라이버(150)(도 3)는 프리차징된 결과 신호(GIO)를 풀-다운시키고, 결과 신호는 "0"값을 표시한다. 도 4b에서는 어떤 프리차징 동작도 신호(GIO)를 프리차징된 값으로 재저장하지 않았기 때문에, 결과 신호(GIO)는 후속적인 감지 동작의 결과에 관계없이 "0" 값을 계속적으로 나타낸다.
결과 신호(GIO)에 대응되는 레지스터(220)는 결과 신호(GIO)가 "0" 값을 표시할 때까지 카운트 값(CNT)이 변할 때마다 측정값(Q)을 변화시킨다. 결과 신호(GIO)는 풀-다운된 뒤에도 "0" 값을 유지하기 때문에, 비트 라인 전압 측정의 종료 시의 측정값(Q)은, 기준 전압(REF)이 비트 라인 전압(BL)보다 더 크다는 것을 나타내는 제 1 감지 동작에 대응되는 카운트 값(CNT)과 같다. 감지 동작(410, 420)이 불일치한 것으로 도시된 예에 있어서, 측정값(Q)은 도 4a의 비트 전하 방식에 의해서 가졌던 값인 95와는 다르게, 도 4b의 비트 라인 프리차징 방식에 의하면 측정값(Q)은 97이 된다. 보다 일반적으로, 도 4b의 프리차징 방식을 이용하여 확인된 측정값(Q)은 감지 결과가 진동하고 불일치하게 되는 기준 전압 범위의 한 쪽 경계값을 제공하며, 도 4a의 프리차징 방식을 사용하여 확인된 측정값(Q)은 기준 전압 범위의 다른 쪽 경계값을 제공한다.
본 발명의 특징에 따르면, 비트 라인 전압을 첫 번째로 도 4a의 프리차징 방식으로 측정하고, 두 번째로 도 4b의 프리차징 방식으로 측정할 수 있다. 이 2개의 측정값의 차이는 감지 동작의 성능에서의 변동량을 나타낸다.
본 발명은 특정한 실시예를 참조하여 설명되었으나, 이 설명은 단지 본 발명의 적용예일 뿐이며, 한정적인 것으로 취급되어서는 안 된다. 특히, 위의 설명은 비트 라인 전압을 변화시키지 않으면서 비트 라인 전압을 기준 전압과 비교할 수 있는 비교기 타입 감지 증폭기를 사용하는 예시적인 실시예에 중점을 두었으나, 비트 라인 전압을 변화시킬 수 있는 다른 타입의 감지 증폭기도 압축을 위한 이진 결 과 스트림을 생성하는 데 이용될 수 있다. 개시된 실시예에 대한 다양한 다른 적용 및 특성의 조합은 아래의 청구항에 의해 규정된 바와 같은 본 발명의 범주 내에 있다.
본 발명은 FeRAM의 전하 분포를 측정하기 위한 방법에 대한 현재의 한계점을 고려하여, 전하 분포의 측정에 있어서 프로세스의 부담 및 데이터 흐름을 감소시키는 구조 및 방법을 제시한다.

Claims (11)

  1. 기준 전압들(reference voltages)을 비트 라인 전압(bit line voltage)과 제각기 비교하는 감지 동작을 수행하는 단계 - 상기 감지 동작을 수행하는 단계는, 상기 기준 전압 중에서 대응되는 1개의 전압과 상기 비트 라인 전압의 비교가 제 1 결과를 갖는지 또는 제 2 결과를 갖는지를 구별하는 각 값을 가진 일련의 값을 나타내는 결과 신호를 생성함 - 와,
    상기 감지 동작이 불일치한 결과(inconsistent results)를 제공하는 상기 기준 전압의 범위에 대한 제 1 한계를 식별하는 제 1 데이터값을 생성하는 단계와,
    상기 감지 동작이 불일치한 결과를 제공하는 상기 기준 전압의 범위에 대한 제 2 한계를 식별하는 제 2 데이터값을 생성하는 단계를 포함하되,
    상기 제 1 데이터값을 생성하는 단계는,
    저장 소자에 데이터 신호를 인가하는 단계 - 상기 데이터 신호는 상기 기준 전압 중에서 어느 것이 상기 결과 신호의 현재 값에 대응되는지를 나타냄 - 와,
    상기 저장 소자에 접속된 라인을 프리차징(precharging)하는 단계 - 상기 프리차징은 복수의 제 1 감지 동작 이전에 오직 1회만 수행되며, 상기 라인을 프리차징하는 단계는 상기 저장 소자가 저장된 값을 상기 데이터 신호의 현재 값과 동일하게 설정할 수 있게 하는 인에이블 신호를 활성화시킴 - 와,
    상기 복수의 제 1 감지 동작에 대응하는 상기 결과 신호 값에 응답하여 구동 회로를 활성화하는 단계 - 상기 구동 회로는 활성화되면, 상기 라인을 상기 인에이블 신호가 비활성화되는 상태가 되도록 하고, 상기 인에이블 신호가 비활성화되는 동안 상기 저장 소자는 상기 저장된 값을 변화시킬 수 없음 - 와,
    상기 복수의 제 1 감지 동작 후에, 상기 저장 소자 내에 저장된 값을 상기 제 1 데이터값으로서 제공하는 단계를 포함하는
    FeRAM 셀을 포함하는 집적 회로의 테스트 방법.
  2. 제 1 항에 있어서,
    상기 집적 회로 내의 압축 회로가 상기 제 1 및 제 2 데이터값을 생성하는
    FeRAM 셀을 포함하는 집적 회로의 테스트 방법.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 제 2 데이터 값을 생성하는 단계는,
    복수의 제 2 감지 동작에서의 각 감지 동작에 대하여 상기 라인을 프리차징하여 상기 인에이블 신호를 활성화하는 단계와,
    상기 복수의 제 2 감지 동작에 대응되는 상기 결과 신호값에 응답하여 상기 구동 회로를 활성화하는 단계 - 상기 결과 신호가 상기 구동 회로를 활성화하지 않을 때 상기 저장 소자는 상기 저장된 값을 상기 데이터 신호값과 동일하게 설정하고, 상기 결과 신호값이 상기 구동 회로를 활성화할 때 상기 저장 소자는 상기 저장된 값을 유지함 - 와,
    상기 복수의 제 2 감지 동작 후에, 상기 저장 소자 내의 상기 저장된 값을 상기 제 2 데이터값으로서 제공하는 단계를 포함하는
    FeRAM 셀을 포함하는 집적 회로의 테스트 방법.
  6. 라인을 충전하여 저장 소자의 동작을 인에이블시키는 인에이블 신호를 활성화하는 단계와,
    일련의 제 1 감지 동작을 수행하여 상기 감지 동작의 결과를 나타내는 값을 갖는 결과 신호를 생성하는 단계와,
    상기 결과 신호를 인가하여 상기 라인에 대한 풀-다운 장치(pull-down device)를 제어하는 단계-상기 결과 신호가 상기 풀-다운 장치를 활성화시킬 때, 상기 풀-다운 장치는 상기 인에이블 신호를 비활성화시킴-와,
    카운터(counter)를 작동시켜서 기준 전압 중에서 어느 것이 상기 결과 신호의 현재 값에 대응되는지 나타내는 카운트 값(count value)을 생성하는 단계와,
    상기 일련의 제 1 감지 동작의 각각에 대하여, 상기 감지 동작에 대응하는 시간에 활성화되는 상기 인에이블 신호에 응답하여 상기 저장 소자 내에 저장된 값을 상기 카운트 값과 같게 되도록 설정하고, 상기 감지 동작에 대응하는 시간에 활성화되지 않는 상기 인에이블 신호에 응답하여 상기 저장 소자 내에 저장된 값을 유지하는 단계와,
    상기 일련의 제 1 감지 동작 후에 상기 저장 소자 내에 저장된 값을 테스트 결과로서 사용하는 단계를 포함하는
    FeRAM 셀을 포함하는 집적 회로의 테스트 결과 생성 방법.
  7. 제 6 항에 있어서,
    상기 라인을 충전하는 단계는 상기 일련의 제 1 감지 동작 전에 수행되며, 상기 일련의 제 1 감지 동작의 종료 전에는 추가적인 충전이 수행되지 않는
    FeRAM 셀을 포함하는 집적 회로의 테스트 결과 생성 방법.
  8. 제 7 항에 있어서,
    일련의 제 2 감지 동작을 수행하여 상기 일련의 제 2 감지 동작의 결과를 나타내는 값을 갖는 상기 결과 신호를 제공하는 단계와,
    상기 라인을 충전하여 상기 일련의 제 2 감지 동작의 각각에 대하여 상기 인에이블 신호를 활성화하는 단계와,
    상기 일련의 제 2 감지 동작 각각에 대하여, 상기 감지 동작에 대응되는 시간에 활성화되는 상기 인에이블 신호에 응답하여 상기 저장 소자 내에 저장된 값을 상기 카운트 값과 같게 되도록 설정하고, 상기 감지 동작에 대응되는 시간에 활성화되지 않는 상기 인에이블 신호에 응답하여 상기 저장 소자 내에 저장된 값을 유지하는 단계와,
    상기 일련의 제 2 감지 동작 후에 상기 저장 소자 내에 저장된 값을 또다른 테스트 결과로서 사용하는 단계를 포함하는
    FeRAM 셀을 포함하는 집적 회로의 테스트 결과 생성 방법.
  9. 제 6 항에 있어서,
    상기 라인을 충전하는 단계는 상기 일련의 제 1 감지 동작 내에서의 상기 감지 동작 각각에 대하여 수행하는
    FeRAM 셀을 포함하는 집적 회로의 테스트 결과 생성 방법.
  10. 전역 I/O 버스(global I/O bus)와,
    FeRAM 셀의 각 열에 결합된 비트 라인을 포함하는 FeRAM 셀의 어레이와,
    일련의 기준 전압을 순차적으로 갖는 기준 신호를 생성하기 위해 테스트 모드 내에서 작동될 수 있는 기준 전압 발생기(reference voltage generator)와,
    상기 비트 라인 및 상기 기준 전압 발생기에 접속된 감지 증폭기와,
    상기 감지 증폭기로부터의 출력 신호에 의해 각각 제어되는 드라이버 장치(driver devices) - 상기 드라이버 장치는 상기 감지 증폭기에 결합된 상기 비트 라인 상의 FeRAM 셀로의 액세스 도중에 상기 전역 I/O 버스로 접속됨 - 와,
    상기 전역 I/O 버스에 결합된 프리차징 회로(precharge circuit) - 상기 프리차징 회로는, 상기 감지 증폭기에 의한 각 감지 동작 이전에 상기 프리차징 회로가 상기 전역 I/O 버스를 충전하는 제 1 동작 모드 및 상기 감지 증폭기에 의한 일련의 감지 동작 동안에 상기 프리차징 회로가 오직 1회만 상기 전역 I/O 버스를 충전하는 제 2 동작 모드를 가짐 - 와,
    상기 테스트 모드에서 상기 전역 I/O 버스에 제각기 결합된 저장 소자를 포함하는 온 칩 압축 회로(on-chip compression circuit)를 포함하며,
    상기 저장 소자는 상기 기준 전압 중에서 어느 것이 상기 감지 증폭기로부터의 상기 출력 신호의 현재 값에 대응되는지 나타내는 입력 데이터 신호를 갖고,
    상기 전역 I/O 버스 상의 신호는 각 저장 소자가 각각의 저장된 값을 상기 입력 데이터 신호와 같게 되도록 설정할 수 있는지 여부를 제어하는
    집적 회로.
  11. 삭제
KR1020030044062A 2002-07-02 2003-07-01 집적 회로, 집적 회로의 테스트 방법 및 집적 회로의테스트 결과 생성 방법 KR100926621B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/190,078 2002-07-02
US10/190,078 US6785629B2 (en) 2002-07-02 2002-07-02 Accuracy determination in bit line voltage measurements

Publications (2)

Publication Number Publication Date
KR20040004098A KR20040004098A (ko) 2004-01-13
KR100926621B1 true KR100926621B1 (ko) 2009-11-11

Family

ID=29999791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030044062A KR100926621B1 (ko) 2002-07-02 2003-07-01 집적 회로, 집적 회로의 테스트 방법 및 집적 회로의테스트 결과 생성 방법

Country Status (4)

Country Link
US (1) US6785629B2 (ko)
JP (1) JP4312521B2 (ko)
KR (1) KR100926621B1 (ko)
DE (1) DE10313365B4 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8593886B2 (en) 2011-10-28 2013-11-26 SK Hynix Inc. Semiconductor system including semiconductor device
US9053772B2 (en) 2010-12-10 2015-06-09 SK Hynix Inc. Method for conducting reference voltage training

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1604645B1 (en) * 1997-11-07 2009-09-23 Medion Research Laboratories Inc. Therapeutic and cosmetic use of Viscous compositions containing carbon dioxide
US8512718B2 (en) 2000-07-03 2013-08-20 Foamix Ltd. Pharmaceutical composition for topical application
US6856534B2 (en) * 2002-09-30 2005-02-15 Texas Instruments Incorporated Ferroelectric memory with wide operating voltage and multi-bit storage per cell
WO2004037225A2 (en) 2002-10-25 2004-05-06 Foamix Ltd. Cosmetic and pharmaceutical foam
IL152486A0 (en) 2002-10-25 2003-05-29 Meir Eini Alcohol-free cosmetic and pharmaceutical foam carrier
US8486376B2 (en) 2002-10-25 2013-07-16 Foamix Ltd. Moisturizing foam containing lanolin
US9668972B2 (en) 2002-10-25 2017-06-06 Foamix Pharmaceuticals Ltd. Nonsteroidal immunomodulating kit and composition and uses thereof
US8119150B2 (en) 2002-10-25 2012-02-21 Foamix Ltd. Non-flammable insecticide composition and uses thereof
US8119109B2 (en) 2002-10-25 2012-02-21 Foamix Ltd. Foamable compositions, kits and methods for hyperhidrosis
US9211259B2 (en) 2002-11-29 2015-12-15 Foamix Pharmaceuticals Ltd. Antibiotic kit and composition and uses thereof
US7704518B2 (en) 2003-08-04 2010-04-27 Foamix, Ltd. Foamable vehicle and pharmaceutical compositions thereof
US20080138296A1 (en) 2002-10-25 2008-06-12 Foamix Ltd. Foam prepared from nanoemulsions and uses
US8900554B2 (en) 2002-10-25 2014-12-02 Foamix Pharmaceuticals Ltd. Foamable composition and uses thereof
US9265725B2 (en) 2002-10-25 2016-02-23 Foamix Pharmaceuticals Ltd. Dicarboxylic acid foamable vehicle and pharmaceutical compositions thereof
US7700076B2 (en) 2002-10-25 2010-04-20 Foamix, Ltd. Penetrating pharmaceutical foam
US10117812B2 (en) 2002-10-25 2018-11-06 Foamix Pharmaceuticals Ltd. Foamable composition combining a polar solvent and a hydrophobic carrier
US7820145B2 (en) 2003-08-04 2010-10-26 Foamix Ltd. Oleaginous pharmaceutical and cosmetic foam
US7575739B2 (en) 2003-04-28 2009-08-18 Foamix Ltd. Foamable iodine composition
US8486374B2 (en) 2003-08-04 2013-07-16 Foamix Ltd. Hydrophilic, non-aqueous pharmaceutical carriers and compositions and uses
US8795693B2 (en) 2003-08-04 2014-08-05 Foamix Ltd. Compositions with modulating agents
KR100575882B1 (ko) * 2003-11-26 2006-05-03 주식회사 하이닉스반도체 번인 테스트용 내부 전압 발생 장치
JP4322645B2 (ja) * 2003-11-28 2009-09-02 株式会社日立製作所 半導体集積回路装置
KR100583117B1 (ko) * 2003-12-04 2006-05-23 주식회사 하이닉스반도체 데이터버스 풀다운 센싱 기능을 갖는 센스앰프 어레이, 데이터버스 풀다운 센싱 기능을 갖는 센스앰프 어레이를 포함하는 불휘발성 강유전체 메모리 장치, 그리고 데이터버스 풀다운 센싱 기능을 갖는 센스앰프 어레이를 포함하는 불휘발성 강유전체 메모리 장치의 데이터 센싱 방법
US7672105B2 (en) * 2006-08-28 2010-03-02 International Business Machines Corporation Production of limited lifetime devices achieved through E-fuses
US7660142B2 (en) * 2006-09-28 2010-02-09 Infineon Technologies Flash Gmbh & Co. Kg Device with memory and method of operating device
US20080260655A1 (en) 2006-11-14 2008-10-23 Dov Tamarkin Substantially non-aqueous foamable petrolatum based pharmaceutical and cosmetic compositions and their uses
US8636982B2 (en) 2007-08-07 2014-01-28 Foamix Ltd. Wax foamable vehicle and pharmaceutical compositions thereof
US9439857B2 (en) 2007-11-30 2016-09-13 Foamix Pharmaceuticals Ltd. Foam containing benzoyl peroxide
US8518376B2 (en) 2007-12-07 2013-08-27 Foamix Ltd. Oil-based foamable carriers and formulations
WO2009090495A2 (en) 2007-12-07 2009-07-23 Foamix Ltd. Oil and liquid silicone foamable carriers and formulations
EP2242476A2 (en) 2008-01-14 2010-10-27 Foamix Ltd. Poloxamer foamable pharmaceutical compositions with active agents and/or therapeutic cells and uses
US8049486B1 (en) 2008-07-17 2011-11-01 The United States Of America As Represented By The Secretary Of The Navy Coupled electric field sensors for DC target electric field detection
US8212569B1 (en) 2008-07-17 2012-07-03 The United States Of America, As Represented By The Secretary Of The Navy Coupled bi-stable circuit for ultra-sensitive electric field sensing utilizing differential transistor pairs
CA2769677A1 (en) 2009-07-29 2011-02-03 Foamix Ltd. Non surface active agent non polymeric agent hydro-alcoholic foamable compositions, breakable foams and their uses
CA2769625C (en) 2009-07-29 2017-04-11 Foamix Ltd. Non surfactant hydro-alcoholic foamable compositions, breakable foams and their uses
US9849142B2 (en) 2009-10-02 2017-12-26 Foamix Pharmaceuticals Ltd. Methods for accelerated return of skin integrity and for the treatment of impetigo
CN102686205A (zh) 2009-10-02 2012-09-19 弗艾米克斯有限公司 局部四环素组合物
US8174325B1 (en) 2010-10-13 2012-05-08 The United States Of America As Represented By The Secretary Of The Navy Adaptive injection-locked oscillator array for broad spectrum RF analysis
US9361965B2 (en) * 2013-10-11 2016-06-07 Texas Instruments Incorporated Circuit and method for imprint reduction in FRAM memories
US10373665B2 (en) * 2016-03-10 2019-08-06 Micron Technology, Inc. Parallel access techniques within memory sections through section independence
US9892776B2 (en) 2016-06-13 2018-02-13 Micron Technology, Inc. Half density ferroelectric memory and operation
US10832752B2 (en) * 2016-08-01 2020-11-10 The Regents Of The University Of California Memory write and read assistance using negative differential resistance devices
CN108255756B (zh) * 2017-12-12 2020-06-19 深圳比特微电子科技有限公司 一种多芯片串联通信系统
US10546629B1 (en) 2018-10-10 2020-01-28 Micron Technology, Inc. Memory cell sensing based on precharging an access line using a sense amplifier
US10930337B2 (en) 2018-12-26 2021-02-23 Micron Technology, Inc. Write techniques for a memory device with a charge transfer device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04195899A (ja) * 1990-11-27 1992-07-15 Matsushita Electric Ind Co Ltd 半導体装置
JP2001291385A (ja) * 2000-04-05 2001-10-19 Nec Corp 半導体記憶装置並びにその試験装置および試験方法
US6590799B1 (en) * 2002-05-29 2003-07-08 Agilent Technologies, Inc. On-chip charge distribution measurement circuit
US20040004873A1 (en) 2002-07-02 2004-01-08 Rickes Juergen T. On-chip compression of charge distribution data

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677865A (en) * 1995-09-11 1997-10-14 Micron Technology, Inc. Ferroelectric memory using reference charge circuit
DE19844101A1 (de) * 1998-09-25 2000-03-30 Siemens Ag Schaltungsanordnung zur Generierung einer Referenzspannung für das Auslesen eines ferroelektrischen Speichers
US6327682B1 (en) * 1999-03-22 2001-12-04 Taiwan Semiconductor Manufacturing Company Wafer burn-in design for DRAM and FeRAM devices
US6392916B1 (en) * 1999-10-01 2002-05-21 Samsung Electronics Co., Ltd. Circuit for providing an adjustable reference voltage for long-life ferroelectric random access memory device
KR100400773B1 (ko) * 2001-06-29 2003-10-08 주식회사 하이닉스반도체 강유전체 랜덤 억세스 메모리의 강유전 캐패시터 테스트회로
US6704218B2 (en) * 2002-04-02 2004-03-09 Agilent Technologies, Inc. FeRAM with a single access/multiple-comparison operation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04195899A (ja) * 1990-11-27 1992-07-15 Matsushita Electric Ind Co Ltd 半導体装置
JP2001291385A (ja) * 2000-04-05 2001-10-19 Nec Corp 半導体記憶装置並びにその試験装置および試験方法
US6590799B1 (en) * 2002-05-29 2003-07-08 Agilent Technologies, Inc. On-chip charge distribution measurement circuit
US20040004873A1 (en) 2002-07-02 2004-01-08 Rickes Juergen T. On-chip compression of charge distribution data

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9053772B2 (en) 2010-12-10 2015-06-09 SK Hynix Inc. Method for conducting reference voltage training
US8593886B2 (en) 2011-10-28 2013-11-26 SK Hynix Inc. Semiconductor system including semiconductor device

Also Published As

Publication number Publication date
DE10313365B4 (de) 2009-05-20
DE10313365A1 (de) 2004-01-29
US6785629B2 (en) 2004-08-31
JP2004047070A (ja) 2004-02-12
US20040006441A1 (en) 2004-01-08
KR20040004098A (ko) 2004-01-13
JP4312521B2 (ja) 2009-08-12

Similar Documents

Publication Publication Date Title
KR100926621B1 (ko) 집적 회로, 집적 회로의 테스트 방법 및 집적 회로의테스트 결과 생성 방법
JP4169484B2 (ja) 磁気抵抗メモリアレイの自己試験システム
US8472236B2 (en) Differential plate line screen test for ferroelectric latch circuits
JP3217035B2 (ja) 外部テスト信号を用いてオン・チップ信号を評価するためのオン・チップ・テスト回路
KR100957389B1 (ko) 집적 회로 및 집적 회로 테스팅 방법
JP4371706B2 (ja) ＦｅＲＡＭセルを含む集積回路およびそのテスト方法
JP4614689B2 (ja) ＦｅＲＡＭ内に組み込まれる動的基準電圧校正
US6816400B2 (en) Circuit and method for testing a ferroelectric memory device
KR100969124B1 (ko) 집적 메모리
US6651022B2 (en) Semiconductor device capable of test mode operation
JP3838932B2 (ja) メモリ装置及びメモリ装置の試験方法
US20110051540A1 (en) Method and structure for SRAM cell trip voltage measurement
JP2804190B2 (ja) 半導体集積回路
KR100338817B1 (ko) 복합 반도체장치의 리프레쉬 특성 자가 테스터
CN115620796A (zh) 指示位基元中的稳定性和不稳定性的装置和相关方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee