DE2553972A1 - Schaltungsanordnung zur ueberwachung der funktion einer dynamischen decodierschaltung - Google Patents

Schaltungsanordnung zur ueberwachung der funktion einer dynamischen decodierschaltung

Info

Publication number
DE2553972A1
DE2553972A1 DE19752553972 DE2553972A DE2553972A1 DE 2553972 A1 DE2553972 A1 DE 2553972A1 DE 19752553972 DE19752553972 DE 19752553972 DE 2553972 A DE2553972 A DE 2553972A DE 2553972 A1 DE2553972 A1 DE 2553972A1
Authority
DE
Germany
Prior art keywords
circuit
transistors
decoder
node
varactor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752553972
Other languages
English (en)
Other versions
DE2553972B2 (de
DE2553972C3 (de
Inventor
Ruediger Dipl Phys Dr Hofmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE752553972A priority Critical patent/DE2553972C3/de
Priority to NL7611320A priority patent/NL7611320A/xx
Priority to GB48729/76A priority patent/GB1517470A/en
Priority to IT29751/76A priority patent/IT1064402B/it
Priority to US05/745,242 priority patent/US4087044A/en
Priority to FR7635892A priority patent/FR2334246A1/fr
Priority to JP51144599A priority patent/JPS5268338A/ja
Publication of DE2553972A1 publication Critical patent/DE2553972A1/de
Publication of DE2553972B2 publication Critical patent/DE2553972B2/de
Application granted granted Critical
Publication of DE2553972C3 publication Critical patent/DE2553972C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Read Only Memory (AREA)
  • Pulse Circuits (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Logic Circuits (AREA)

Description

AKTIENGESELLSCHAFT Unser Zeichen:
Berlin und München . YPA 75 P 2 Z Ü 3 SRB
Schaltungsanordnung zur Überwachung der Funktion einer dynamischen Decodierschaltung.
Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Überwachung der Funktion einer zumindest aus parallel geschalteten Decodertransistoren, einem Vorladetransistor und einer das Ausgangssignal der Decodertransistoren abtastenden Endstufe enthaltenden dynamischen Decodierschaltung nach dem Oberbegriff des Patentanspruchs 1.
Für die Funktion von integrierten Speicherbausteinen, die z.B. in dynamischer MOS-Technik aufgebaut sind, ist es notwendig, unmittelbar nach der Decodierung der Adressen einen internen Takt zu erzeugen, der die ausgewählten Zeilen und Spalten des Speicherfeldes aktiviert. Wird dieser Auswahltakt vor Ablauf der Decodierzeit ausgelöst, so tritt Mehrfach- und damit Falschauswahl ein. Eine zu späte Takterzeugung führt zwar zur sicheren Funktion des Speicherbausteins, ergibt aber unnötige Zeitverluste im Taktablauf. Dabei muß berücksichtigt werden, daß durch die Streuung der technologischen und elektrischen Parameter die Decodierzeit gewissen Schwankungen unterliegt, so daß zur Erzielung eines sicheren und schnellen Betriebes des Speicherbausteins kein zeitstarrer Auswahltakt verwendet werden kann.
Um den Auswahltakt möglichst zum richtigen Zeitpunkt zu erzeugen, ist es bekannt, für die Decodierschaltung, in denen die Adressen-signale decodiert werden, eine Überwachungsschaltung vorzusehen. Solche Überwachungsschaltungen ergeben sich z.B. aus der deutschen Offenlegungsschrift 2 324 769. Eine bekannte Überwachungsschaltung ist in Figur 2 dargestellt und soll in Verbindung
75 E 2013
Il 13 Pe 25.11.75
709823/0831
mit einer "bekannten Decodierschaltung nach Figur 1 "beschrieben werden.
Die in Figur 1 dargestellte Decodierschaltung "besteht aus paralell angeordneten Decodertransistoren M2,M3,M4, die von Adressensignalen A1,A2,A3 angesteuert werden. Am gemeinsamen Ver-"bindungspunkt K der Decodertransistoren M2,M3fM4 ist weiterhin ein Vorladetransistor M1 angeschlossen, der von einem Vorladetakt 0V angesteuert wird und andererseits mit einer Betriebsspannung UDD verbunden ist. An dem Verbindungspunkt, der im folgenden Knoten K genannt werden soll, ist weiterhin eine Endstufe angeschlossen, die aus einer Inverterstufe aus den beiden Transistoren M5 und M6 und einem Koppelkondensator C2 besteht. Der Steuereingang des Invertertransistörs M5 ist mit einem Anschluß der gesteuerten Strecke über den Koppelkondensator C2 verbunden. Am Knoten K liegt eine Kapazität C1, die gestrichelt dargestellt ist. Sie wird maßgeblich gebildet durch die Diffusionskapazität der Decodertransistoren M2,M3,M4, durch die Koppelkapazität C2 und die Eingangskapazität des Invertertransistörs M5. Am Transistor M5 liegt außerdem der Auswahltakt 0A. Die Funktion einer solchen Dacodierschaltung ist bekannt und braucht daher nicht erläutert zu werden.
Mit Hilfe der Überwachungsschaltung der Figur 2 kann die Funktion dieser Decodierschaltung überwacht werden. Die Überwachungsschaltung besteht aus zwei parallel geschalteten Transistoren M12 und M13» denen ein Adressensignal in nichtinvertierter und in invertierter Form zugeführt wird. Das Adressensignal kann z.B. das Adressensignal A1 und ÄT sein. Weiterhin ist ein Transistor M10 vorgesehen, der ebenfalls von einem Vorladetakt 0V angesteuert wird, und der an dem Verbindungspunkt K1 der beiden Transistoren M12 und M13 angeschlossen ist und außerdem an der Betriebsspannung UDD liegt. An dem Verbindungspunkt, dem Knoten K1, liegt eine Kapazität C10 (gestrichelt dargestellt), die von der Diffusionskapazität der Transistoren M12 und M13 und der Kapazität der nicht dargestellten Endstufe gebildet wird.
75 E 2018
709823/0831
Die Funktion dieser Überwachungsschaltung nach Figur 2 ist folgende: Mit dem Vorladetakt 0V wird über den Transistor M10 die am Knoten K1 der Schaltung angeschlossenen Kapazität C10 vorgeladen. Während dieser Vorladephase sind die wahren und invertierten Adressensignale auf das Potential 0 Volt gekle-mmt. Damit sind die Transistoren M12 und M13 gesperrt. Mit Beginn des Lese- oder Schreibvorganges steigt entweder das wahre oder das invertierte Adressensignal A1 bzw. ÄT auf hohes Potential an. Damit wird über einen der Transistoren M12 und M13 die Kapazität C10 entladen. Die Entladezeit hängt von der Kapazität C10 und dem Entladestrom ab, der durch die Transistoren M12 und M13 fließt. Dabei wird der Entladestrom auch wesentlich von dem Verhältnis der Breite zur Länge des Kanals des die Kapazität C10 entladenden Transistors M12 bzw. M13 mitbestimmt. Ist die die Decodierschaltung simulierende Überwachungsschaltung entsprechend der Decodierschaltung auf- " gebaut, dann entspricht die Entladezeit der Überwachungsschaltung der Entladezeit der Decodierschaltung. Wird also der Knoten K1 von einer Endstufe abgetastet, dann gibt diese ein Signal ab, wenn der Knoten K1 entladen ist. Dies ist aber auch ein Zeichen dafür, daß die Decodierschaltung die Adressensignale decodiert hat.
Um aber die Überwachungsschaltung entsprechend der Decodierschaltung aufzubauen, ist es notwendig, daß die Überwachungsschaltung in ihrer kapazitiven Belastung gleich der Decodierschaltung ausgelegt ist und daß die Transistoren M12 und M13 entsprechend den Decodertransistoren dimensioniert sind. Wird jedoch aus Platzgründen die Kapzität C10 der Überwachungsschaltung kleiner gewählt als die Kapazität C1 in der Decodierschaltung, so sind auch die Transistoren M12 und M13 im gleichen Maße zu verkleinern. Die dann größer werdenden Schwankungen im Entladestrom führen jedoch zu wachsenden Streuungen der Entladezeit, so daß die Nachbildung der Decodierschaltung immer unsicherer wird. Dabei ist weiter zu berücksichtigen, daß die Überwachungsschaltungen nur aus zwei Transistoren M12 und M13 besteht, während die Decodierschaltung eine größere Anzahl von Decodertransistoren enthält.
VPA 75 E 2018
709823/0831
Die bekannte Überwachungsschaltung gemäß Figur 2 wird nicht nur für die Decodierschaltung nach Figur 1 benutzt, sondern auch für komplizierter aufgebaute Decodierschaltungen. Bei solchen komplizierter aufgebauten Decodierschaltungen sind zwischen dem Knoten K und der Endstufe weitere Schaltungselemente angeordnet. Diese weiteren Schaltungselemente beeinflussen dann die Kapazität, die am Knoten K lastet, ebenfalls. Zudem wird dann nicht mehr das Potential des Knotens K durch die Endstufe abgetastet, sondern das Potential, das am Eingang des einen Invertertransistors der Endstufe anliegt. Dieses Potential an dem Eingang der Inverterstufe hinkt in seinem zeitlichen Verlauf aber dem Potential am Knoten K hinterher.
Die der Erfindung zugrundeliegende Aufgabe besteht darin, eine Schaltungsanordnung zur Überwachung der Funktion einer Decodierschaltung anzugeben, die eine beliebig aufgebaute Decodierschaltung sicher und genau überwachen kann. Diese Aufgabe wird gemäß den Merkmalen des Kennzeichens des Patentanspruchs 1 gelöst.
Die Schaltungsanordnung wird mit auf den Speicherbaustein integriert, sie entspricht in ihrem Verhalten der zu überwachenden Decodierschaltung. Dadurch wirken sich Schwankungen der Decodierzeit aufgrund von Streuungen der technologischen und der elektrischen Parameter in beiden Schaltungen in gleicher Weise aus und der notwendige Mindestabstand zwischen der Decoderentladung und der Auswahl-Takterzeugung bleibt auch unter ungünstigen Betriebsbedingungen erhalten. Folglich lassen sich Fehidecodierungen sicher vermeiden und kürzest mögliche Zugriffszeiten erreichen.
Die Kapazitäten in der Decodierschaltung werden mit Hilfe von Varaktor-Kapazitäten nachgebildet. Diese Varaktor-Kapazitäten können die in der Decodierschaltung auftretenden Kapazitäten sehr genau simulieren. Somit ist es nicht mehr notwendig, die Entladezeit der Kapazität in der Schaltungsanordnung hauptsächlich durch die Dimensionierung der Transistoren festzulegen. Vielmehr können die Transistoren in der Schaltungsanordnung genau so
VPA 75 E 2018
709823/0831
dimensioniert sein wie die Decodertransistoren in der Decodierschaltung.
Weiterbildungen der Erfindung ergeben sich aus den Uhteransprüchen.
Anhand eines Ausführungsbeispiels, das in den Figuren dargestellt ist, wird die Erfindung weiter erläutert. Es zeigen:
Fig.1 die bereits beschriebene, bekannte Decodierschaltung, Fig.2 die bereits beschriebene, bekannte Überwachungsschaltung, Fig.3 eine komplizierter aufgebaute Decodierschaltung, Fig.4 eine Schaltungsanordnung gemäß der Erfindung, durch die auch komplizierter aufgebaute Decodierschaltungen überwacht werden können,
Fig.5 einen Signalplan für die Schaltungsanordnung der Figur
In Figur 3 ist eine Decodierschaltung gezeigt, die bereits in der Patentanmeldung P 24 43 490.G ausführlich beschrieben ist. Die Decodierschaltung besteht aus Decodertransistoren M32, M33» M34, einem Vorladetransistor M31, einem Abtrenntransistor M37, einem weiteren Vorladetransistor M38 und einer Endstufe aus der Inverterschaltung mit den Transistoren M35 und M36 mit der Koppelkapazität C33. Die den Knoten K31 der Decodierschaltung belastende Kapazität (gestrichelt dargestellt) ist mit C31 bezeichnet, die am Eingang der Endstufe bestehende Kapazität (ebenfalls gestrichelt gezeichnet) mit C32 benannt. Mit Hilfe des Abtrenntransistors M37 soll die am Eingang der Endstufe liegende Kapazität in zwei Kapazitäten C31 und C32 aufgeteilt werden. Dadurch ist es möglich, daß die Koppelkapazität C33 kleiner ausgeführt wird. Durch den Vorladetransistor M38 wird die Aufladung der Kapazität C32 ermöglicht, so daß diese nicht über den Vorladetransistor M31 aufgeladen werden muß. UG ist eine Spannung, die so gewählt ist, daß der Abtrenntransistor M37 leitend gesteuert wird, wenn die Kapazität C31 entladen wird.
Die Wirkungsweise der Decodierschaltung der Figur 3 kann der Patentanmeldung P 24 43 490.0 entnommen werden. Die Funktionsweise
VPA 75 E 2028 709823/0831
ist für die Erläuterung der erfindungs gemäß en Schaltungsanordnung aber nicht wichtig. Wesentlich ist nur, daß durch die Endstufe das Potential am Knoten K32 abgetastet wird, und nicht das Potential am Knoten K31. Da aber der zeitliche Verlauf des Potentials am Knoten K32 demjenigen des Knotens K31 nachhinkt, wäre eine Überwachungsschaltung gemäß der Figur 2 zur Überwachung der Decodierschaltung gemäß Figur 3 ungünstig.
Figur 4 zeigt darum eine Schaltungsanordnung, durch die auch komplizierter aufgebaute Decodierschaltungen überwacht werden können, z.B. die Decodierschaltung gemäß Figur 3. Dabei ist die Schaltungsanordnung der Figur 4 an die Decodierschaltung der Figur 3 angepaßt. Es können aber auch anders aufgebaute Decodierschaltungen mit einer entsprechend aufgebauten Schaltungsanordnung überwacht werden.
Die Schaltungsanordnung besteht nach Figur 4 aus parallel geschalteten Transistoren M42 und M43, die von einem Adressensignal in negierter Form und unnegierter Form angesteuert werden. Das Adressensignal ist mit AX bzw. 3ÖC bezeichnet. Die Transistoren M42 und M43 werden im folgenden Entladetransistor genannt. Der Verbindungspunkt der Entladetransistoren bildet den Knoten K41. An diesem Knoten K41 ist weiterhin ein Vorladetransistor M41 angeschlossen. Er wird von einem Vorladetakt 0V angesteuert und ist außerdem mit einer Betriebsspannung UDD verbunden. An den Knoten K41 ist weiterhin ein Varaktor C41 angeschlossen, der mit seiner Steuerelektrode (Gate) an der Betriebsspannung UDD liegt. Durch diesen Varaktor C41 wird die am Knoten der Decodertransistoren z.B. der Decodertransistoren M33 und M34 der Figur 3 (Knoten K31) lastende Kapazität simuliert. Dabei ersetzt die Varaktor-Kapazität C41 im wesentlichen die Diffusionskapazität der Decodertransistoren. Die Größe ist dabei so bemessen, daß die Belastung des vorzuladenden Knotens K41 gleich der des entsprechenden Decoderknotens K31 ist.
VPA 75 E 2018
709823/0831
Die Encbtufe der Schaltungsanordnung besteht aus einem statischen Inverter mit den Transistoren M45 und M46 und dem Transistor M49. Zudem ist eine Rückkopplungskapazität C46 gegeben. Am Steuereingang des Transistors M49 liegt die Betriegsspannung UDD. Einem gesteuerten Eingang des Transistors M49 wird der Takt 0 zugeführt, der dann anliegt, wenn in den Speicher eingeschrieben oder aus dem Speicher gelesen werden soll. Am Ausgang der Endstufe wird der Takt 0K abgenommen, der anzeigt, daß die Decodierung der Adressensignale in den Decodierschaltungen beendet ist.
Die durch die Endstufe der Decodierschaltung gebildete Kapazität wird dabei durch einen weiteren Varaktor C42 simuliert. Dieser Varaktor ist an den Knoten K42 angeschlossen und liegt mit seiner Steuerelektrode (Gate) an dem Betriebspotential VSS. In seiner Größe wird dieser Varaktor bestimmt durch die Ausführung der Endstufe der zu überwachenden Decodierschaltung. Bei der Decodierschaltung der Figur 3 z.B. wird die durch den Varaktor gebildete Kapazität festgelegt durch die Kapazität C32 und die Koppelkapazität C33. Die Kapazität C 32 wird dabei bestimmt durch die Leitungskapazität und die Transistoreingangskapazität des Transistors M35. Die Varaktorkapazität C42 muß also so groß sein, daß die Belastung des Knotens K42 der Belastung des Knotens K32 in Figur entspricht.
Die zwischen den Knoten K31 und K32 liegenden Schaltungselemente der Decodierschaltung z.B. die Schaltungselemente M37 und M38 der Decodierschaltung der Figur 3, werden in der Schaltungsanordnung identisch realisiert durch die Schaltungselemente M47 und M48. Diese Schaltungselemente M47 und M48 werden genauso angesteuert wie die Schaltungsiemente M37 und M38 in der Decodierschaltung der Figur 3. Ist die Decodierschaltung anders aufgebaut wie diejenige der Figur 3» dann werden zwischen die Knoten K41 und K42 die zwischen den Knoten K31 und K32 der anderen Decodierschaltung liegenden Schaltungselemente eingefügt. Das heißt, die zwischen den gestrichelten Linien der Figur 3 und Figur 4 liegenden Schaltungselemente sind in der Decodierschaltung und in der Schaltungsanordnung gleich ausgeführt.
VPA 75 E 2018 709823/0831
Da die Kapazität C31 immer den Knoten K31 belastet, muß auch immer" die Varakter-Kapazität C41 vorliegen. Das wird dadurch erreicht, daß an die Steuerelektrode (Gate) des Varaktors die Betriebsspannung UDD angeschlossen wird. Da diese Betriebsspannung UDD außerdem an dem Vorladetransistor M41 anliegt, und somit am Knoten K41 eine um die Schwellspannung des Vorladetransistors M41 geringere Spannung herrscht, ist der Varaktor C41 immer wirksam.
Anders ist es bei der Varaktorkapazität C42, wenn die Endstufe wie in Figur 3 aussieht. In diesem Fall ist nämlich die Kopplungskapazität C32 nur wirksam, wenn der Transistor M35 leitend gesteuert ist. Entsprechend darf auch die VHEaktor-Kapazität C42 nur in diesem Falle vorhanden sein. Dies wird dadurch erreicht, daß die Steuerelektrode (Gate) des Varaktors mit dem Betriebspotential VSS verbunden ist.
Im folgenden sollen nun die Funktion der Schaltungsanordnung der Figur 4 in Verbindung mit Figur 5 beschrieben werden. Dabei ist zu erwähnen, daß die Taktansteuerung der Schaltungsanordnung genauso erfolgt wie die der entsprechenden Decodler schaltung. In Figur 5 sind dabei die Spannungspegel über der Zeit t aufgetragen. In der ersten Zeile ist der Vorladetakt 0V, in der zweiten Zeile der Takt 0, in der dritten Zeile die Spannung der Adressensignale AX bzw. AX, in der vierten Zeile die Spannung an den Knoten K41 bzw. K42, und in der fünften Zeile das Ausgangssignal 0K dargestellt. UT ist die Schwellspannung der Transistoren.
Mit dem Vorladetakt 0V wird der Knoten K41 über den Vorladetransistor M41 und der Knoten K42 über den Vorladetransistor M48 vorgeladen. Damit steigt das Potential an den Knoten K41 und K42 gemeinsam an. Mit Beginn des Taktes 0, der dann auftritt, wenn in eine bestimmte Zeile oder Spalte des Speichers eingeschrieben oder eine Information ausgelesen werden soll, wird der Vorladetakt 0V abgeschaltet und das Adressensignal AX bzw. ΔΧ an die Entladetransistoren M42 bzw. M43 angelegt. Damit wird einer
VPA 75 E 2018
709 8 23/0831
der Entladetransistoren M42 bzw. M43 in den leitenden Zustand gebracht und damit der Knoten K41 entladen. Da zur gleichen Zeit auch der Abtrenntransistor M47 leitend gesteuert wird, kann sich auch der Knoten K42 über einen der Entladetransistoren entladen. Diese Entladung erfolgt aber wie sich aus Figur 5 ergibt, zeitlich verzögert gegenüber der Entladung des Knotens K41.
Mit der Endstufe wird nun das Potential am Knoten K42 abgetastet. Solange der Knoten K42 aufgeladen ist, ist der Transistor M46 leitend gesteuert und am Ausgang der Endstufe liegt das Potential VSS = 0 Volt an. Wird der Takt 0 angelegt, dann wird der Transistor M49 leitend gesteuert, da jedoch der Transistor M46 ebenfalls im leitenden Zustand ist, kannjdas Potential am Ausgang der Endstufe noch nicht wesentlich ansteigen. Erst wenn der Knoten K42 entladen ist, und zwar über einen der Entladetransistoren M42 bzw. M43, wird der Transistor M46 der Endstufe gesperrt und damit wird der Transistor M45 der Endstufe voll leitend. Dann kann aber das Potential am Ausgang der Endstufe auf den Endwert ansteigen. Hat das Signal 0K am Ausgang der Endstufe ein hohes Potential erreicht, so wird damit angezeigt, daß in die durch die Decodierschaltung ausgewählte Zeile bzw. Spalte eine Information eingeschrieben bzw. Information ausgelesen werden kann.
Zur Ansteuerung der Entladetransistoren M42, M43 genügt im allgeT meinen ein Adressenpaar, wobei das eine AdressenBignal invertiert ist und das andere nicht invertiert. Sind verschieden schnelle Adressenpaare im Speicher vorhanden, so muß aus Sicherheitsgründen immer das langsamste Adressenpaar verwendet werden.
Sollen alle Adressen überwacht werden, so muß jedes Adressenpaar in eine Schaltungsanordnung gemäß der Figur 4 angeschaltet werden. Alle Knoten K42 dieser Schaltungen werden dann in einer NOR-Kopplung an die gemeinsame Endstufe der Figur 4 angeschlossen.
Die Vorteile der Schaltungsanordnung bestehen darin, daß die zu simulierenden Kapazitäten der Decodierschaltung mit Hilfe von
VPA 75 E 2018
709823/0831
Varaktoren realisiert werden. Dadurch kann die Schaltungsanordnung auch auf einem kleinen Bereich des Halbleitertiausteins integriert werden. Weiterhin wird ein Knoten in der Schaltungsanordnung von der Endstufe abgetastet, der dem Knoten in der Decodier schaltung entspricht, der von der Endstufe der Decodierschaltung abgetastet wird. Da Varaktoren zur Simulierung der Kapazitäten verwendet werden, ist es möglich, die Kapazität dieser Varaktoren so einzustellen, daß sie genau den Kapazitäten in der Decodierschaltung entsprechen. Dann aber können die Entladetransistoren genauso dimensioniert sein wie die Decodertransistoren in der Decodierschaltung. Somit ist gewährleistet, daß sich die Entladetransistoren genauso verhalten wie die Decodertransistoren.
5 Patentansprüche
5 Figuren
VPA 75 E 2018
709823/083 1

Claims (5)

Patentansprüche
1. Schaltungsanordnung zur Überwachung der Funktion einer zumindest aus parallel geschalteten Decodertransistoren, einem Vorladetransistor und einer das Ausgangssignal der Decodertransistoren abtastenden Endstufe enthaltenden dynamischen Decodierschaltung, bei der zur Nachbildung der Decodierschaltung zwei Entladetransistoren parallel geschaltet sind, deren Steuereingänge Adressensignale invertiert und nichtinvertiert zugeführt werden und an deren durch den einen Verbindungspunkt gebildeten Knoten zu dessen Vorladung ein weiterer Transistor angeschlossen ist, dadurch gekennzeichnet, daß an den Knoten (K41) zur Simulation der an dem entsprechenden Verbindungspunkt (K31) der parallel geschalteten Decodertransistoren der Decodierschaltung bestehenden Kapazität (C31) ein Varaktor (C41) angeschlossen ist, daß an dem Knoten (K41) weiterhin die bei der Decodierschaltung zwischen den Decodiertransistoren und der Endstufe vorhandenen weiteren Schaltungeelemente angeschlossen sind und daß zur Simulation der durch die Endstufe der Decodierschaltung gebildeten kapazitiven Belastung (C32) ein weiterer Varaktor (C42) vorgesehen
. ist, der anschließend an die weiteren Schaltungselemente angeordnet ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennz e i c h η et , daß an den Steuereingang des ersten Varaktors (C41) eine solche Spannung angelegt wird, daß der Varaktor immer kapazitiv wirksam ist.
3. Schaltungsanordnung nach Anspruch 1 oder 2, bei der die Endstufe aus einem Inverter besteht, bei dem eine kapazitive Kopplung zwischen dem Steuereingang und einem Anschluß der gesteuerten Strecke eines Invertertransistors vorgesehen ist, dadurch gekennzeichnet, daß an den weiteren Varaktor (C42) eine solche Spannung angelegt wird, daß er nur dann kapazitiv wirksam ist, wenn auch die Koppelkapazität (C46) wirksam ist.
VPA 75 E 2028 7Q9823/0831
4. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Größe der durch den einen Varaktor (C41) gebildeten Kapazität der Diffusionskapazität der Decodertransistoren der Decodierschaltung entspricht.
5.Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die beiden Entlade transi stören (Μ42"ϊ M43) genauso dimensioniert sind wie die Decodertransistoren in der Decodierschaltung.
VPA 75 E 2018
709823/0831
DE752553972A 1975-12-01 1975-12-01 Schaltungsanordnung zur Überwachung der Funktion einer dynamischen Decodierschaltung Expired DE2553972C3 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE752553972A DE2553972C3 (de) 1975-12-01 1975-12-01 Schaltungsanordnung zur Überwachung der Funktion einer dynamischen Decodierschaltung
NL7611320A NL7611320A (nl) 1975-12-01 1976-10-13 Schakeling voor het bewaken van de funktie van een dynamische decodeerschakeling.
GB48729/76A GB1517470A (en) 1975-12-01 1976-11-23 Simulating circuits for simulating the operation of dynamic decoder circuits
IT29751/76A IT1064402B (it) 1975-12-01 1976-11-25 Disposizione circuitale per sorvegliare il funzionamento di un circuito decodificatore dinamico
US05/745,242 US4087044A (en) 1975-12-01 1976-11-26 Circuit arrangement for monitoring the function of a dynamic decoder circuit
FR7635892A FR2334246A1 (fr) 1975-12-01 1976-11-29 Montage pour la surveillance du fonctionnement d'un circuit decodeur dynamique
JP51144599A JPS5268338A (en) 1975-12-01 1976-12-01 Device for monitoring dynamic decoder function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE752553972A DE2553972C3 (de) 1975-12-01 1975-12-01 Schaltungsanordnung zur Überwachung der Funktion einer dynamischen Decodierschaltung

Publications (3)

Publication Number Publication Date
DE2553972A1 true DE2553972A1 (de) 1977-06-08
DE2553972B2 DE2553972B2 (de) 1978-07-13
DE2553972C3 DE2553972C3 (de) 1979-03-08

Family

ID=5963159

Family Applications (1)

Application Number Title Priority Date Filing Date
DE752553972A Expired DE2553972C3 (de) 1975-12-01 1975-12-01 Schaltungsanordnung zur Überwachung der Funktion einer dynamischen Decodierschaltung

Country Status (7)

Country Link
US (1) US4087044A (de)
JP (1) JPS5268338A (de)
DE (1) DE2553972C3 (de)
FR (1) FR2334246A1 (de)
GB (1) GB1517470A (de)
IT (1) IT1064402B (de)
NL (1) NL7611320A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5493335A (en) * 1977-12-30 1979-07-24 Fujitsu Ltd Decoder circuit
US4305139A (en) * 1979-12-26 1981-12-08 International Business Machines Corporation State detection for storage cells
JPH0828117B2 (ja) * 1987-04-21 1996-03-21 日本電気株式会社 デコーダ回路
KR910005794B1 (ko) * 1988-06-09 1991-08-03 삼성전자 주식회사 반도체 시간 지연소자
US5530659A (en) * 1994-08-29 1996-06-25 Motorola Inc. Method and apparatus for decoding information within a processing device
US7498846B1 (en) 2004-06-08 2009-03-03 Transmeta Corporation Power efficient multiplexer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3702945A (en) * 1970-09-08 1972-11-14 Four Phase Systems Inc Mos circuit with nodal capacitor predischarging means
FR2148677A5 (de) * 1971-07-30 1973-03-23 Zimmern Bernard
US3705392A (en) * 1971-09-07 1972-12-05 Texas Instruments Inc Mos dynamic memory
US3855483A (en) * 1972-02-14 1974-12-17 Intel Corp Memory system incorporating a memory cell and timing means on a single semiconductor substrate
US3976892A (en) * 1974-07-01 1976-08-24 Motorola, Inc. Pre-conditioning circuits for MOS integrated circuits
US3946368A (en) * 1974-12-27 1976-03-23 Intel Corporation System for compensating voltage for a CCD sensing circuit

Also Published As

Publication number Publication date
GB1517470A (en) 1978-07-12
DE2553972B2 (de) 1978-07-13
DE2553972C3 (de) 1979-03-08
NL7611320A (nl) 1977-06-03
US4087044A (en) 1978-05-02
JPS5268338A (en) 1977-06-07
IT1064402B (it) 1985-02-18
FR2334246A1 (fr) 1977-07-01

Similar Documents

Publication Publication Date Title
DE4126474C2 (de)
DE3685615T2 (de) Leseverstaerkerschaltung.
DE2828726C2 (de) Monolithische integrierte Schaltungsstruktur mit einer Speichervorrichtung
DE3884022T2 (de) Halbleiterspeicheranordnung.
DE3007155C2 (de) Speichervorrichtung
DE4007187A1 (de) Integrierte halbleiterschaltungseinrichtung und betriebsverfahren dafuer
DE2647892A1 (de) Eingabepufferschaltung
DE3236729C2 (de)
DE3886938T2 (de) Reprogrammierbare logische Sicherung für logische Anordnungen, basierend auf einer 6-Elementen-SRAM-Zelle.
DE2646653C3 (de)
DE4201516A1 (de) Vorrichtung zum automatischen testen eines beanspruchungsbetriebes einer halbleiterspeichervorrichtung
DE3939849A1 (de) Halbleiterspeichereinrichtung mit einem geteilten leseverstaerker und verfahren zu deren betrieb
EP0012802A1 (de) Dynamischer Halbleiterspeicher
DE19844101A1 (de) Schaltungsanordnung zur Generierung einer Referenzspannung für das Auslesen eines ferroelektrischen Speichers
DE2443529A1 (de) Anordnung zum einschreiben von binaersignalen in ausgewaehlte speicherelemente eines mos-speichers
DE2553972A1 (de) Schaltungsanordnung zur ueberwachung der funktion einer dynamischen decodierschaltung
DE2128792A1 (de) Schaltungsanordnung mit mindestens einem Feldeffekttransistor
DE2609714A1 (de) Speicherzellenanordnung
DE2842690A1 (de) Mos-festwertspeicher
EP0214508A2 (de) Integrierter Halbleiterspeicher
DE3529476C2 (de)
DE2022256A1 (de) Permanentspeicher
DE2935121C2 (de)
DE3887180T2 (de) Halbleiter-Speichereinrichtung mit Schutzzellen.
DE2618760C3 (de) Halbleiter-Speichervorrichtung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee