DE2647892A1

DE2647892A1 - Eingabepufferschaltung

Info

Publication number: DE2647892A1
Application number: DE19762647892
Authority: DE
Inventors: Norishisa Kitagawa; Donald J Redwine
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1975-10-22
Filing date: 1976-10-22
Publication date: 1977-05-05
Also published as: JPS5256832A; JPS603700B2; US4031415A

Description

Dipl.-Ing. Dipl. Cfter.i. Dipl.-Ing. /OH / O <J C.

E. Prinz - Dr. G. Hauser - G. Leiser

Ernsbergerstrasse 19

8 München 60

Unser Zeichen; T 2095 20.Oktober 1976

TEXAS INSTRUMENTS INCORPORATED
13500 North Central Expressway-Dallas, Texas, V.St.A.

Eingabepufferschaltung

In Computerspeichern haben sich integrierte Halbleiterschaltungen als äußerst vorteilhaft erwiesen. Die mit N-Kanal-MOS-DirektzugriffSpeichervorrichtungen erzielten Kosten pro Speicherbit und ihre Arbeitsgeschwindigkeit führten dazu, daß solche Speicher bei der Herstellung digitaler Anordnungen,insbesondere bei der Herstellung von Minicomputern in großem Umfang Anerkennung gefunden haben. Ein Beispiel einer solchen Speichervorrichtung ist ein in der US-PS 3 909 631 dargestellter und beschriebener Direktzugriffspeicher mit einer Kapazität von 4096 Bits.

Typisoherweise nimmt ein Halbleiter-Direktzugriffspeicher eine aus mehreren Bits gebildete Adresse aus einer externen Schaltung an, die die Auswahl einer oder mehrerer bestimmter Zellen innerhalb des Speichers zum Schreiben oder Lesen von Daten bewirkt. Die Adresse wird von anderen Baueinheiten des Systems erzeugt, die getrennt vom Direktzugriffspeicher sind} ein an die Schaltung des Direktzugriffspeichers gestelltes Erfordernis besteht darin, daß die Zeitsteuerung und die Spannungs- oder Digitalwerte der Adressensignale,

709818/0769

auf die die Schaltung reagiert, mit dem übrigen System kompatibel sein müssen. Häufig werden die Digitalwerte im System von den Betriebsspannungen bipolarer Bauelemente oder den TTL-Betriebsspannungen und nicht von den Betriebsspannungen von MOS-Bauelementen bestimmt. Es ist auch sehr wünschenswert , daß die Adresseneingaben in den Direktzugriffspeicher die externen Schaltungen einer Minimalen Strombelastung aussetzen und daß die Adressensignal-Detektorschaltung ein Minimum an Rauschsignalen oder unerwünschten Spannungsschwankungen erzeugt. Eine an die Adressenpufferschaltung gestellte Hauptforderung besteht darin, daß sie dafür sorgt, daß die Speichervorrichtung nur während eines schmalen Zeitfensters im Verlauf des Betriebszyklus der digitalen Anordnung auf die Adressensignale reagiert, so daß sich die Adressensignale zur Erzielung des nächsten Zugriffszyklus ändern können, ehe der vorliegende Zyklus beendet ist. Die erfindungsgemäße Pufferschaltung wird hier zwar im Zusammenhang mit einem Direktzugriffspeicher (RAM) beschrieben, doch kann er auch in anderen Halbleiterspeichervorrichtungen, beispielsweise in Festspeichern (ROM) oder in anderen MOS-Schaltungen angewendet werden.

Mit Hilfe der Erfindung soll eine Schaltung zum Feststellen von Adressensignalen oder anderen digitalen Signalwerten in Halbleiterspeichervorrichtungen oder dergleichen und insbesondere eine Schaltung geschaffen werden, die hinsichtlich der Ansprechzeit, des Spannungswerts,und der Belastung- mit dem Rest des Systems kompatibel ist, in dem sie angewendet werden kann.

Gemäß einer speziellen Ausführungsform der Erfindung wird ein Adressenpuffer für einen Halbleiterspeicher durch zwei kreuzweise miteinander verbundene MOS-Tr.ansi-

709818/0769

stören gebildet, die als DifferenzdeVtektor wirken. Der Adresseneingang ist über ein Transistorbauelement an eine Seite des Differenzpaars angeschlossen. Die Lastelemente des Differenzpaars sind unterschiedlich groß; sie sind nur während einer gewissen Zeitperiode in Durchlaßrichtung vorgespannt. Auf Grund der unterschiedlichen Größe bewirken die Lastelemente, daß das Differenzpaar in einen Zustand schaltet, wenn das Adresseneingangssignal einen niedrigen Wert hat, während ein hoher Wert des Adresseneingangssignals das Schalten des Differenzpaars in den anderen Zustand bewirkt. Kurz nach dem Einschalten der Lastelemente wird der Zustand des kreuzweise gekoppelten Differenzpaars fest gestellt, und Adressensignale werden erzeugt und gespeichert, worauf sich die Adresseneingangssignale dann ohne Beeinflussung der internen Adressensignale ändern können.

Die Erfindung wird nun an Hand der Zeichnung beispielshalber erläutert. Es zeigen:

Fig.1 ein Blockschaltbild einer Halbleiterspeichervorrichtung, bei der die Erfindung angewendet werden kann,

Fig.2a bis 2g graphische Darstellungen der an verschiedenen Punkten der erfindungsgemäßen Schaltung erscheinenden Spannungen in Abhängigkeit von der Zeit und

ELg.3 ein elektrisches Schaltbild der erfindungsgemäßen Schaltung.

709818/0769

Das Speichersystem

In Fig.1 ist in Form eines Blockdiagramms eine Halbleiterspeichervorrichtung dargestellt, in der die Erfindung angewendet werden kann. Die Speichervorrichtung ist in einem Halbleiter-Chip 10 enthalten, der N-Kanal-MOS/LSI-Baueinheit in Silicon-Gate-Technik in einem 18 Anschlußstifte aufweisenden DIL-Kunststoffgehäuse (Dual-In-Line -Kunststoffgehäuse) entsprechend der auf diesem Gebiet üblichen Praxis sein kann. Der Chip 10 enthält 4096 Speicherzellen, die in zwei Zellenmatrizen 10 und 12 mit jeweils 2048 Zellen ange/ ordnet sind. Die 4096 Speicherzellen sind in einemEeId aus 64 Zeilen und 64 Spalten angeordnet; die Zellenmatrix 11 enthält die Zeilen XO bis X31, und die Zellenaatrix 12 enthält die Zeilen X32 bis X63. Die Spalten YO bis Y63 sind sowohl in der Zellenmatrix 11 als auch in der Zellenmatrix 12 enthalten. Zu einem gegebenen Zeitpunkt wird jeweils nur eine Zelle der 4096 Speicherzellen adressiert. Dies erfordert eine aus sechs Bits bestehende X-Adresse (eine aus 64), die an die mit AO bis A5 bezeichneten X-Adressenstifte 13 angelegt wird, sowie eine aus sechs Bits bestehende Y-Adresse (eine aus 64), die an die mit A6- bis A11 bezeichneten Y-Adressenstifte 14 angelegt wird.

Die an die Adressenstifte 13 angelegte X-Adresse wird sechs erfindungsgemäß ausgebildeten X-Adressenpuffern 15 zugeführt, die an den Leitungen 16 sechs Adressensignale und ihre dazugehörigen Komplemente erzeugen, die zu einem herkömmlich aufgebauten X-Decodierer 17 führen. Der X-Decodierer ermöglicht die Auswahl einer von 32 Zeilenadressenleitungen 18, die zur Zellenmatrix 11 führen, oder einer aus 32 Zellenadressenleitungen 39, die zur Zellenmatrix 12 führen. Außerdem ergibt der X-Decodierer gemäß der US-PS 3 909 631 die Auswahl von Blindzellen in .der nicht ausgewählten Zellenmatrix.

709818/0769

In der gleichen Weise wird die Y-Adresse über die Adressenstifte 14 an sechs gemäß der Erfindung aufgebaute Y-Adressenpuff er 20 angelegt, die an denLeitungen 21 sechs binäre Adressensignale und ihre zugehörigen Komplemente erzeugen, die einem Y-Decodierer 22 zugeführt werden; dieser Decodierer 22 kann so aufgebaut sein, wie in der US-PS 3 909 631 beschrieben ist. Der Y-Decodierer 22 ermöglicht die Auswahl einer von 64 Spaltenieitungen 23, die die Spaltenleitungen innerhalb der Zellenmatrizen 11 und 12 sind. Jede Spaltenleitung ist durch eine von 64 Abtastverstärkern 25 zweigeteilt, die die von den Speicherzellen erzeugten Signale mit niedrigem Signalwert feststellen und einen vollen digitalen Ablesewert zur Wiederauffrischung des Speichers oder als Systemausgangssignal erzeugen. Der Y-Decodierer 22 ergibt auch die Eingabe/Ausgabe-Auswahl; Dateneingangsleitungen und Datenausgangsleitungen 27 führen zu einer Daten-Eingabe/ Ausgabe-Steuerschaltung 28 und von dieser zu einem Daten-Eingabe/Ausgabe-Stift 30. Ein weiterer Anschlußstift 31 ermöglicht die Lese/Schreib-Auswahl. Das Basiszeitsteuersignal für den Chip 10 wird über einen Chipfreigabe-Eingangsstift 32 geliefert, der an einen Zeitsteuergenerator 33 angeschlossen ist. Auf der Grundlage des Chipfreigabe-Eingangssignals erzeugt der Generator 33 verschiedene Taktimpulse, beispielsweise CE, CÜ", 01 usw., die innerhalb des Chips angewendet werden. Über Eingangsstifte 35 werden die ■Versorgungsspannungen, nämlich die Spannung Vdd mit etwa +12VoIt, Masse Vss und die Substratvorspannung Vbb mit etwa -5 Volt, an den Chip 10 angelegt.

Systemzeitsteuerung

An Hand der Figuren 2a bis 2f wird nun die Zeitsteuerung des in Fig.1 dargestellten Systems erläutert. Das Grundtakt-

^; 709318/1)769

signal CE ist in Fig.2a als Linie 40 dargestellt; aer CE-Impuls 40 hat eine Dauer von etwa 300 ns; seine Folgefrequenz beträgt 2 MHz. Fig.2 zeigt ein Adressensignal 41, wie es an einer der AO- bis A11 -Leitungen 13 und 14 anliegen kann; dieses Signal muß zum Zeitpunkt 42 gültig sein, der den Beginn des CE-Impulses · 40 darstellt.Das Adressensignal 41 kann sich vor dem Zeitpunkt 42 jederzeit ändern, da die hier zu beschreibenden Adressenpufferschaltungen 15 und 20 vor dem Zeitpunkt 42 nicht auf dieses Adressensignal ansprechen. Das Adressensignal 41 muß für die Zeitperiode zwischen dem Zeitpunkt 42 und einem Zeitpunkt 43 gültig bleiben, die einen Bruchteil der Dauer des CE-Impulees 40 darstellt. Die Zeitperiode 44 zwischen den Zeitpunkten 42 und 43 kann 150 ns betragen, doch hängt dies von der System- und Schaltungsausführung ab. Nach dem Zeitpunkt 43 können sich die Adressensignale ändern; beispielsweise kann die Einteilung der Adresse für den nächsten Zugriffszyklus beginnen, der während des nächsten CE-Impulses auftreten kann. Wenn die Zeitperiode 44 kurz gemacht wird, sind die Einschränkungen des Speichersystemaufbaus verringert. Wie aus Fig.2c zu erkennen ist, kann die Bestimmung über das Adressensignal eine Zeitperiode 44 enthalten, während deren Verlauf die Adresse gültig sein muß, wobei der Zeitbereich vor dieser Zeitperiode und der Zeitbereich 46*nach dieser Zeitperiode Bedingungen darstellen, die nicht beachtet v/erden müssen.

In Fig,2d ist das CE Impulssignal 48 dargestellt, das in der

Schaltung 33 erzeugt wird. Das CE-Impulssignal ist etwa das Komplement des cTs-Impuls signals. Fig.2e zeigt das periodisch wieder-

709818/0769

AA

kehrende Impulssignal 01, das ebenso mittels herkömmlicher Vorrichtungen in der Schaltung 33 erzeugt wird. Der 01 Impuls gleicht dem CE-Impuls, jedoch ist seine Vorderflanke geringfügig verzögert. In Fig.2f ist ein Impuls $x dargestellt, der für die Verwendung in der hier zu beschreibenden Pufferschaltung erzeugt wird. Der Impuls ψχ. ist einem CE-Impuls überlagert dargestellt, wobei zu erkennen ist, daß er am Zeitpunkt der Vorderflanke des CE-Impulses anzusteigen beginnt,auf einen höheren Spannungswert als der CE-Impuls ansteigt und dann etwa am Zeitpunkt 43 endet. In Fig.2g sind die Adressenausgangssignale A und A dargestellt, die an den Leitungen 16 oder 21 in Fig.1 am Ausgang der hier zu beschreibenden Adressenpuffer auftreten; es ist zu erkennen, daß diese Signale geringfügig nach dem 01-Impuls beginnen.

Adre seenpufferschaltung

In Figo3 ist eine gemäß der Erfindung ausgebildete Adressenpuff erschal tung dargestellt. Der obere Teil der Schaltung ist ein Adressensignaldetektor, der aus zwei kreuzweise gekoppelten MOS-Transistoren 61 und 62 besteht, die einen Differenzabtastverstärker vom Typ eines Flipflops bilden. Zwei Schaltungsverbindungspunkte 63 und 64 sind an die Drain-Elektroden der Transistoren 61 und 62 und über Transistoren 65 und 66 an die Versorgungsspannung Vdd angelegt. Die Gate-Elektroden der Transistoren 65 und 66 sind mit einer Leitung 67 verbunden, an der das Signal j5x erscheint, wie noch angegeben wird. Die Schaltungsverbindungspunkte und 64 sind über einen Ausgleichstransistor 68 miteinander verbunden, an dessen Gate-Elektrode das Impulssignal CE anliegt. Die Source-Elektroden der Transistoren 61 und 62

709818/0769

sind miteinander und mit der Drain-Elektrode eines Transistors 69 verbunden, dessen Source-Elektrode an Masse liegt. Die Gate-Elektrode des Transistors 69 ist an die Quelle der CE-Impulse angeschlossen.

Das Adressensignal erscheint an einer Anschlußklemme 70, die von einer der Stifte 13 oder 14 in Fig.1.gebildet sein kann. Die Anschlußklemme 70 ist mit der Gate-Elektrode eines Transistors 71 verbunden, dessen Drain-Source-Strecke in Serie zwischen dem Verbindungspunkt 64 und über einen Transistor 72 angeschlossenen Massepunkt liegt. Die Gate-Elektrode des Transistors 72 ist an die CE-Impulsquelle angeschlossen.

Das Adressensignal an der Anschlußklemme 70 wird auch an eine Seite eines geschalteten Kondensators 73 angelegt, der mit dem Verbindungspunkt 63 verbunden ist und lediglich dazu dient, dem Verbindungspunkt 63 ein Übergangssignal mit der gleichen Größe wie das auf Grund der Kapazität der Gate-Elektrode des Transistors 71 dem Verbindungspunkt 64 zugeführte Signal anzulegen. Die Kapazität des Kondensators 73 ist ebenso groß wie die Gate-Drain-Kapazität des Transistors 71. Der Kondensator 73 ist ein MOS-Kondensator mit der gleichen Größe und mit dem gleichen Aufbau wie der MOS-Transistor 71; er wirkt lediglich als Störkompensationselement.

Die Leitung 67 ist über einen Transistor 74, an dessen Gate-Elektrode das CE-Impulssignal anliegt, an die Versorgungsspannung Vdd angelegt. Während das CE-Impulssignal positiv ist, hat die Spannung an der Leitung 67 den Wert Vdd-Vt, so daß an den Gate-Elektroden der Transistoren 65 und 66 ein Spannungswert anliegt, der einen beträchtlichen Abfall gegenüber der Spannung Vdd an den Verbindungspunkten 63 und 64 während

70981870769

der Dauer des ÜE-Impulseignals zur Folge hat. Wenn das CE-Impulssignal einschaltet, wird der Spannungswert an der Leitung 67 auf Grund der Wirkung des geschalteten Kondensators 75, der zwischen die Leitung 67 und die Quelle des CE-Takts eingefügt ist, höher als die Spannung Vdd. Die Transistoren 65 und 66 werden daher in einen. Betriebszustand gesteuert, bei dem während des CE-Takts ein sehr kleiner Spannungsabfall auftritt, da das $k -Signal einen höheren Wert als die Versorgungsspannung Vdd hat, wie Fig.2f zeigt. Im Betriebszustand gleicht die Schaltung mit den Transistoren 61 und 62 während des höchsten Teils des jÜfcc-Signals einem Flipflop, da einer der Transistoren 61 und 62 leitet, während der andere gesperrt ist. Wenn das Adressensignal den digitalen Signalwert "1" oder einen positiven 'Spannungswert von etwa über 2,4 Volt (entsprechend dem digitalen Signalwert "1" bei TTL) hat, dann leitet der Transistor 62, und der Transistor 61 sperrt. Dies tritt ein, weil für die Dauer des positiven Zustandes des CE"-Signals die Spannungen an den Verbindungspunkten 63 und 64 über den Transistor 68 ausgeglichen sind, während dann, wenn das CE-Taktsignal an der' Gate-Elektrode 72 positiv wird und an der Gate-Elektrode des Transistors 71 der Digitalwert "1" anliegt, eine kleine Ladungsmenge vom Verbindungspunkt 64 über die Transistoren und 72 nach Masse zu fließen beginnt. Da die Verbindungspunkte 63 und 64 über die Transistoren 65 und 66 an der Versorgungsspannung Vdd liegen, wenn das jfoc-Signal nach Fig.2f einen hohen positiven Wert annimmt, und zur gleichen Zeit, in der die Source-Elektroden der Transistoren 61 und 62 über den Transistor 69 auf Grund des an seiner Gate-Elektrode anliegenden CE-Signals an Masse liegen, liegt eine Bedingung vor, die es ermöglicht, daß die beiden

709818/0769

Transistoren 61 und 62 in den leitenden Zustand übergehen könnten, doch kann dies auf Grund der kreuzweisen Kopplung von Drain-Elektrode zu Gate-Elektrode natürlich nicht eintreten. Wenn der Verbindungspunkt 64 also über die Transistoren 71 und 72 bei Vorliegen eines Adressensignals mit dem Wert "1" zur niedrigen Seite unausgeglichen ist, dann zeigt der Transistor 61 die Neigung in den Sperrzustand überzugehen, während der Transistor 62 die Neigung zeigt, in den Durchlaßzustand überzugehen. Diese Wirkung ist kumulierend, und die Schaltung geht schnell in einen stabilen Zustand über, in dem der Transistor 62 voll durchgeschaltet ist, während der Transistor 61 voll gesperrt ist. Wenn andrerseits das Adressensignal den Wert ¹¹O" oder eine Spannung mit etwa Massepotential hat, dann leitet der Transistor 71 überhaupt nicht, so daß keine Ladung vom Verbindungspunkt 64 abgeleitet wird. Damit gewährleistet wird, daß sich die zwei kreuzweise gekoppelten Transistoren 61 und 62 unter diesen Umständen nicht in einem unbestimmten Zustand befinden, hat der Transistor 61 einen etwa um 10% breiteren Kanal als der Transistor 62, so daß er bevorzugt in den Durchlaßzustand übergeht. Somit ist bei einem Eingangssignal mit dem Wert "0" der Transistor 61 leitend, während der Transistor 62 gesperrt ist.

Die bisher beschriebene Schaltung kann als Adressensignaldetektor angesehen werden, dessen Ausgangssignal aus den an den Verbindungspunkten 63 und 64 auftretenden Spannungen besteht. Diese Ausgangsspannungen werden über Leitungen 77 und 78 einem Adressensignalgenerator 80 zugeführt, der zwei Transistoren 81 und 82 zusammen mit Lasttransistoren und 84 enthält. Die Spannung am Verbindungspunkt 64 wird also über die Leitung 77 den Gate-Elektroden der Transistoren 82 und 83 zugeführt, während die Spannung am Verbindungspunkt

709818/0769

über die Leitung 78 an die Gate-Elektroden der Transistoren und 84 angelegt wird. Parallel zu den Transistoren 81 und liegen Transistoren 85 bzw. 86, deren Gate-Elektroden an das CE"-Impulssignal angelegt sind, so daß Verbindungspunkte und 88 an den Drain-Elektroden der Transistoren 81 und 82 stets an Masse liegen, wenn das ClD-Signal positiv ist. An diesen Verbindungspunkten 87 und 88 treten die in Fig.2g dargestellten Signale A und A" an den Leitungen 16 oder 21 von Fig.1 auf; sie sind über Leitungen 91 und 92 je nach Fall mit dem X-Decodierer 17 oder dem Y-Decodierer 22 verbunden. Bis das 01-Signal positiv wird, spricht die Schaltung 80 auf Grund eines in Serie zwischen den Drain-Elektroden der Transistoren 83 und 84 und der Spannung Vdd liegenden Transistors 90 auf Spannungsänderungen an den Verbindung spunkten 63 und 64 nicht an. An der Gate-Elektrode des Transistors 90 liegt das 01 -Signal , das in verzögerter Form dem CE-Signal entspricht, wie Fig.2e zeigt.

Die A- und Ä~-Ausgangsleitungen sind über Leitungen 95 und mit einer Schaltung 100 verbunden, die allein dazu dient, die Hinterflanke 101 des jÜSx-Impulses zu bilden, wie in Fig.2f zu erkennen ist. Das bedeutet, daß die Schaltung 100 den J5x-Impuls nach der Erzeugung der A und Α-Signale beendet, so daß der Adressenpuffer auf Änderungen der Adresseneingaggssignale an der Anschlußklemme 70 nicht mehr anspricht. Die Leitungen 95 und 96 sind mit den Gate-Elektroden der Transistoren 102 und 103 verbunden, die eine NOR-Schaltung bilden. Mittels eines Transistors 105 wird die Spannung an einem Verbindungspunkt 104 auf den Wert Vdd geändert, wenn das CE-Signal positiv ist, so daß während der Dauer des CÜ-Signals der Transistor IO6 voll durchschaltet. Ein Verbindungspunkt 107 liegt daher während der Dauer des CiE-Signals nahezu auf Massepotential, so daß ein

709818/0769

Transistor 108 gesperrt ist. Dieser Transistor 108 ist über eine Leitung 109 an die ^x-Leitung 67 angeschlossen. Wenn das CE-Signal positiv wird, dann steuert eine Anordnung aus zwei Transistoren 110 und einem geschalteten Kondensator 111 den Verbindungspunkt 107 auf eine positive Spannung, doch wird der Verbindungspunkt vom Transistor 106 nahezu auf Massepotential gehalten, bis der Verbindungspunkt 104 entladen ist. Wenn ein Adressensignal A oder A positiv wird, schaltet einer der Transistoren 102 und 103 in den leitenden Zustand, so daß der Verbindungspunkt 104 auf Massepotential gesteuert, und der Transistor 106 gesperrt wird. Dies ermöglicht, daß sich der Verbindungspunkt 107 vom CE-Signal und der Spannung Vdd sehr schnell positiv auflädt, so daß der Transistor 108 durchschaltet und das an der Leitung vorhandene $x-Signal sehr schnell gegen Masse steuert, so daß die Hinterflanke 101 des ^x-Impulses erzeugt wird.

Die Erfindung ist hier zwar im Zusammenhang mit einem speziellen Ausführungsbeispiel beschrieben worden, doch ist für den Fachmann erkennbar, daß in ihrem Rahmen auch Änderungen und Abwandlungen möglich sind.

709818/0769

Claims

Patentansprüche

Eingabepufferschaltung für die Eingabe einer Adresse in eine Halbleiterspeichervorrichtung, gekennzeichnet durch zwei kreuzweise gekoppelte MOS-Transistoren, die hinsichtlich ihrer Größe und ihrer Kennlinie unausgeglichen sind, einen Lasttransistor für jeden der kreuzweise gekoppelten MOS-Transistoren, wobei die Lasttransistoren hinsichtlich ihrer Größe und ihrer Kennlinien ausgeglichen sind, eine Schaltungsanordnung, die die zwei Lasttransistoren an einem gegebenen Zeitpunkt einschaltet und nach einer vorgewählten Zeitperiode abschaltet, eine Vorrichtung zum Verbinden der zwei kreuzweise verbundenen MOS-Transistoren zum Ausgleichen der vor dem gegebenen Zeitpunkt an ihnen anliegenden Spannungen, eine Kopplungsvorrichtung, die an eine Seite der zwei kreuzweise gekoppelten MOS-Transistoren angeschlossen ist und mit einem Bezugspotential koppelt, wenn während der vorgewählten Zeitperiode ein Adresseneingangssignal vorhanden ist, und zwei AdressensignaTrAusgabeschaltungen, von denen jede einen Eingang aufweist, der mit jeweils einem anderen der zwei kreuzweise gekoppelten MOS-Transistoren verbunden ist und auf den Spannungswert anspricht, der während der vorgewählten Zeitperiode mit Verzögerung um eine bestimmte Dauer nach dem gegebenen Zeitpunkt an diesen Transistoren vorhanden ist, wobei während einer nach der bestimmten Dauer beginnenden Zeitperiode die eine der Adressensignal-Ausgabeschaltungen ein Adressensignal erzeugt, während die andere das Komplement des Adressensignals erzeugt.
2. Eingabepufferschaltung nach Anspruch 1, dadurch gekennzeichnet, daß jeder der kreuzweise gekoppelten ^MOS-Transistören eine

709818/0769

Source-Elektrode, eine Drain-Elektrode und eine Gate-Elektrode aufweist, und daß die Drain-Elektrode jedes der Transistoren direkt mit der Gate-Elektrode des jeweils anderen Transistors verbunden ist.
3. Eingabepufferschaltung nach Anspruch 2, dadurch gekennzeichnet, daß jeder der Lasttransistoren eine Source-Elektrode , eine Drain-Elektrode und eine Gate-Elektrode aufweist, und daß die Source-Elektrode jedes dieser Transistoren direkt mit der Drain-Elektrode eines jeweils anderen der zwei kreuzweise gekoppelten MOS-Transistoren verbunden ist«
4. Eingabepufferschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Gate-Elektroden der zwei Lasttransistoren mit einer ersten Impulserzeugungsvorrichtung verbunden sind und daß die Drain-Elektroden der zwei Lasttransistoren mit einer Spannungsversorgungsquelle verbunden sind.
5. Eingabepufferschaltung nach Anspruch 4, dadurch gekennzeichnet, daß die erste Impulserzeugungsvorrichtung periodisch auftretende Impulse erzeugt, die während jedes Folgezyklus für die Dauer der vorgewählten Zeitperiode beginnend an dem gegebenen Zeitpunkt im aktiven Zustand sind. .
6. Eingabepufferschaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Vorrichtung zum Verbinden der kreuzweise gekoppelten Transistoren aus einem MOS-Transistor besteht, dessen Source-Drain-Strecke zwischen der Drain-Elektrode eines der kreuzweise gekoppelten Transistoren und der■Drain-Elektrode des anderen dieser Transistoren liegt, und dessen Gate-Elektrode an eine Quelle periodischer Impulse angeschlossen ist, die etwa zu dem gegebenen Zeitpunkt während jedes Folgezyklus enden.

709818/0769
7. Eingabepufferschaltung nach Anspruch 6, dadurch gekennzeichnet, daß die Kopplungsvorrichtung zum Koppeln einer Seite der zwei kreuzweise gekoppelten Transistoren mit einem Bezugspotential aus zwei MOS-Transistoren besteht, deren Source-Drain-Strecken in Serie zwischen der Drain-Elektrode eines der zwei kreuzweise gekoppelten MOS-Transistoren und einem Bezugspotential liegen.
Q₉ Eingabepufferschaltung nach Anspruch 7, dadurch gekennzeichnet, daß die Gate-Elektrode eines der zwei MOS-Transistoren an den Adresseneingang angeschlossen ist, und daß die Gate-Elektrode des anderen MOS-Transistors an eine Quelle periodisch auftretender Impulse angeschlossen ist, die beginnend etwa mit dem gegebenen Zeitpunkt während jedes Folgezyklus im aktiven Zustand sind.
9. Eingabepufferschaltung nach Anspruch 8, dadurch gekennzeichnet, daß der Adresseneingang mit der Drain-Elektrode des anderen der zwei kreuzweise gekoppelten MOS-Transistoren über eine kapazitive Vorrichtung angeschlossen ist, die etwa die gleiche Größe wie eine der zwei MOS-Transistoren hat.
10. Eingabepufferßchaltung nach Anspruch 6, dadurch gekennzeichnet, daß die zwei Adressensignal-Ausgabeschaltungen jeweils erste, zweite und dritte MOS-Transistoren mit jeweils einer Source-, einer Drain- und einer Gate-Elektrode enthalten, daß die Source-Drain-Strecken des ersten und des zweiten Transistors in Serie zwischen einer Versorgungsleitung und einem Bezugspotential liegen und daß die Source-Drain-Strecke des dritten Transistors parallel zur Source-Drain-Strecke des zweiten Transistors liegt.

709818/0769
11. Eingabepufferschaltung nach Anspruch 10, dadurch gekennzeichnet, daß der Eingang jeder Adressensignal-Ausgabeschaltung eine Verbindung von der Drain-Elektrode eines jeweils anderen der zwei kreuzweise gekoppelten MOS-Transistoren zur Gate-Elektrode des ersten Transistors in einer der Ausgabeschaltungen und zur Gate-Elektrode des zweiten Transistors in der anderen Ausgabeschaltung enthält.
12. Eingabepufferschaltung nach Anspruch 11, dadurch gekennzeichnet, daß die Gate-Elektroden der dritten Transistoren in jeder Ausgabeschaltung mit der Quelle periodischer Impulse verbunden sind, die während jedes Folgezyklus etwa zu dem gegebenen Zeitpunkt enden.
13. Eingabepufferschaltung nach Anspruch 12, dadurch gekennzeichnet, daß die Versorgungsleitung über die Source-Drain-Strecke eines MOS-Transistors an die Versorgungsspannungsquelle angeschlossen ist, wobei die Gate-Elektrode dieses MOS-Transistors an eine Quelle periodischer Impulse angeschlossen ist, die während einer in jedem Folgezyklus nach der bestimmten Dauer beginnenden Zeitperiode im aktiven Zustand sind.
14. Eingabepufferschaltung nach Anspruch 13, dadurch gekennzeichnet, daß das Adressensignal und das Komplement des Adressensignals am Verbindungspunkt zwischen dem ersten und dem zweiten MOS-Transistor in den zwei Adressensignal-Ausgabeschaltungen erzeugt werden.
15. Eingabepufferschaltung nach Anspruch 14, dadurch gekenn-. zeichnet, daß eine Schaltungsvorrichtung zum Beenden der periodisch auftretenden Impulse vorgesehen ist, die einen Eingang zum Empfang des Adressensignals und des Komplements des Adressensignals und einen an .die erste jCmp.ulserzeugungsvorrichtung angeschlossenen Ausgang aufweist.

709818/0769