JPS582439B2 - ブ−トストラツプ回路 - Google Patents
ブ−トストラツプ回路Info
- Publication number
- JPS582439B2 JPS582439B2 JP53146248A JP14624878A JPS582439B2 JP S582439 B2 JPS582439 B2 JP S582439B2 JP 53146248 A JP53146248 A JP 53146248A JP 14624878 A JP14624878 A JP 14624878A JP S582439 B2 JPS582439 B2 JP S582439B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- capacitor
- source
- node
- bootstrap circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 24
- 238000009792 diffusion process Methods 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 101100521334 Mus musculus Prom1 gene Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
- H03K5/023—Shaping pulses by amplifying using field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Nonlinear Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
【発明の詳細な説明】
本発明は、紫外線消去EFROMに於けるブートストラ
ップ回路に関するものである。
ップ回路に関するものである。
プログラム可能の読出専用メモリFROMに於いては、
情報の書込みを行なうプログラム時に高電圧、大電力を
必要とするもので、ブートストラップ回路を内蔵させる
のが一般的である。
情報の書込みを行なうプログラム時に高電圧、大電力を
必要とするもので、ブートストラップ回路を内蔵させる
のが一般的である。
又プログラム内容を紫外線照射で消去する紫外線消去E
PROMも知られている。
PROMも知られている。
この紫外線消去EPROMは、パッケージに透光性窓が
設けられており、この透光性窓から紫外線をパッケージ
内のチップに照射するものである。
設けられており、この透光性窓から紫外線をパッケージ
内のチップに照射するものである。
従って消去動作中以外でも透光性窓からチップ上に光が
入射される場合が多いものとなる。
入射される場合が多いものとなる。
このような紫外線消去EPROMにブートストラツプ回
路を設け、明るい場所で書込みを行なうと、ブートスト
ラップ回路のコンデンサが接続されたノードに光が入射
され、その光によって生じたキャリアによりコンデンサ
の電荷が漏出し、ノードの電位が低下すれば書込用の電
圧並びに電力を充分なものとすることができないことに
なる。
路を設け、明るい場所で書込みを行なうと、ブートスト
ラップ回路のコンデンサが接続されたノードに光が入射
され、その光によって生じたキャリアによりコンデンサ
の電荷が漏出し、ノードの電位が低下すれば書込用の電
圧並びに電力を充分なものとすることができないことに
なる。
即ち効率の良いプログラムを行なうことが困難となる欠
点があった。
点があった。
本発明は、前述の如き従来の欠点を改善したもので、そ
の目的は、光による影響を除去して充分な電圧並びに電
力を供給し得るようにすることにある。
の目的は、光による影響を除去して充分な電圧並びに電
力を供給し得るようにすることにある。
以下実施例について詳細に説明する。第1図はブートス
トラップ回路の一例の回路図であり、Q1〜Q5はMO
Sトランジスタ、C1はコンデンサ、vDDは電源電圧
、Dinは制御信号人力端子、Pinはプログラム信号
人力端子、Doutは出力端子である。
トラップ回路の一例の回路図であり、Q1〜Q5はMO
Sトランジスタ、C1はコンデンサ、vDDは電源電圧
、Dinは制御信号人力端子、Pinはプログラム信号
人力端子、Doutは出力端子である。
コンデンサC1はトランジスタQ1のゲートとソースと
の間に接続され、制御信号がローレベル、プログラム信
号がハイレ ベルのとき、トランジスタQ4,Q
3を介して電源電圧VDDにより充電され、コンデンサ
C1の充電電圧がトランジスタQ1のゲートに加えられ
てトランジスタQ1がオンとなる。
の間に接続され、制御信号がローレベル、プログラム信
号がハイレ ベルのとき、トランジスタQ4,Q
3を介して電源電圧VDDにより充電され、コンデンサ
C1の充電電圧がトランジスタQ1のゲートに加えられ
てトランジスタQ1がオンとなる。
この状態でプログラム信号がローレベルになるとDou
tの電位は上昇しはじめるがコンデンサC1によりノー
ドaの電位も上昇することになる。
tの電位は上昇しはじめるがコンデンサC1によりノー
ドaの電位も上昇することになる。
このときトランジスタQ3はカットオフ状態となる為ノ
ードaは他のノードから切りはなされた状態となる。
ードaは他のノードから切りはなされた状態となる。
従ってノードaの電位を電源電圧以上にする事が可能で
ありDoutに電源電圧を出力する事が可能である。
ありDoutに電源電圧を出力する事が可能である。
ここで、効率良いプログラムを行なう為にはノードaの
電位が第2図のDin,Pinに対応して実線a1の如
くプログラム中一定の高電位であることが望ましいが、
前述の如く光人射によりコンデンサC1の電荷が漏出す
れば、点線a2又は鎖線a3の如く時間の経過に従って
低下することになる。
電位が第2図のDin,Pinに対応して実線a1の如
くプログラム中一定の高電位であることが望ましいが、
前述の如く光人射によりコンデンサC1の電荷が漏出す
れば、点線a2又は鎖線a3の如く時間の経過に従って
低下することになる。
従って内部回路に充分な電圧並びに電力を供給できない
ことになる。
ことになる。
そこで本発明は、配線金属を利用してノードaを光遮蔽
するものである。
するものである。
第3図は本発明の実施例の要部上面図であり、1〜6は
Al等の金属配線で、1は電極配線、2はトランジスタ
Q3のドレインの配線、3は制御信号人力配線、4は接
地配線、5は出力配線、6はノードaの接続配線である
。
Al等の金属配線で、1は電極配線、2はトランジスタ
Q3のドレインの配線、3は制御信号人力配線、4は接
地配線、5は出力配線、6はノードaの接続配線である
。
又は10〜14はp型基板に対するn型拡散領域、15
〜17は多結晶Siのゲート電極配線、24〜26はト
ランジスタQ1〜Q3のチャネル領域である。
〜17は多結晶Siのゲート電極配線、24〜26はト
ランジスタQ1〜Q3のチャネル領域である。
トランジスタQ1はドレイン及びソースとしての拡散領
域10.11とゲート電極配線15により構成され、ト
ランジスタQ2はドレイン及びソースとしての拡散領域
11.12とゲート電極配線16により構成され、トラ
ンジスタQ3はソース及びドレインとしての拡散領域1
3.14とゲート電極配線17により構成されている。
域10.11とゲート電極配線15により構成され、ト
ランジスタQ2はドレイン及びソースとしての拡散領域
11.12とゲート電極配線16により構成され、トラ
ンジスタQ3はソース及びドレインとしての拡散領域1
3.14とゲート電極配線17により構成されている。
第4図はノードaの部分の概略断面図であり、第3図と
同一符号は同一部分を示し、20はゲート絶縁膜、21
はSl02等の絶縁膜、22は燐シリケートガラスPS
Gの絶縁層である。
同一符号は同一部分を示し、20はゲート絶縁膜、21
はSl02等の絶縁膜、22は燐シリケートガラスPS
Gの絶縁層である。
ノードaの拡散領域13と基板との輿接合に光が入射さ
れることによりコンデンサC1の充電電荷が金属配線6
を介して漏出することになるが、第3図及び第4図に示
すように、金属配線6をトランジスタQ3の拡散領域1
3を光遮蔽する大きさに設けたことにより、拡散領域1
3と基板とのpn接合に光が入射されることがなくなっ
て、コンデンサC1の電荷の漏出を防止することができ
る。
れることによりコンデンサC1の充電電荷が金属配線6
を介して漏出することになるが、第3図及び第4図に示
すように、金属配線6をトランジスタQ3の拡散領域1
3を光遮蔽する大きさに設けたことにより、拡散領域1
3と基板とのpn接合に光が入射されることがなくなっ
て、コンデンサC1の電荷の漏出を防止することができ
る。
従って第2図の実線a1で示すように、プログラム動作
中は充分な電圧並びに電力を出力端子Doutから供給
できることになる。
中は充分な電圧並びに電力を出力端子Doutから供給
できることになる。
第5図はコンデンサC1の部分の概略断面を示し、拡散
領域11と多結晶Siのゲート電極配線15との間に8
102等の絶縁膜が介在されて静電容量が形成され、又
拡散領域11と出力配線5とが点線23で示すように接
続され、出力配線5とゲート電極配線15との間にPS
Gの絶縁層22が介在されて静電容量が形成されており
、比較的小面積でもって大容量のコンデンサC1が構成
されているものである。
領域11と多結晶Siのゲート電極配線15との間に8
102等の絶縁膜が介在されて静電容量が形成され、又
拡散領域11と出力配線5とが点線23で示すように接
続され、出力配線5とゲート電極配線15との間にPS
Gの絶縁層22が介在されて静電容量が形成されており
、比較的小面積でもって大容量のコンデンサC1が構成
されているものである。
以上説明したように、本発明は、電源に第1及び第2の
トランジスタQ1,Q2が直列に接続され、第1のトラ
ンジスタQ1のゲートとソースとの間にコンデンサC1
を接続し、旦つソースを出1力端子Doutに接続し、
第1のトランジスタQ1のゲートを第3のトランジスタ
Q3のソースに接続して、コンデンサC1をこのトラン
ジスタQ3を介して充電し、その充電電圧を第1のトラ
ンジスタQ1のゲートに加えるブートストラップ回路ν
に於いて、ノードaに相当する第3のトランジスタQ3
のソース領域上を金属配線6でもって光遮蔽したもので
あるから、コンデンサC1の充電電荷は光の入射によっ
ても漏出することがなくなり、それによってプログラム
を確実に行なわせる電圧並びに電力を充分に供給し得る
ものとなる。
トランジスタQ1,Q2が直列に接続され、第1のトラ
ンジスタQ1のゲートとソースとの間にコンデンサC1
を接続し、旦つソースを出1力端子Doutに接続し、
第1のトランジスタQ1のゲートを第3のトランジスタ
Q3のソースに接続して、コンデンサC1をこのトラン
ジスタQ3を介して充電し、その充電電圧を第1のトラ
ンジスタQ1のゲートに加えるブートストラップ回路ν
に於いて、ノードaに相当する第3のトランジスタQ3
のソース領域上を金属配線6でもって光遮蔽したもので
あるから、コンデンサC1の充電電荷は光の入射によっ
ても漏出することがなくなり、それによってプログラム
を確実に行なわせる電圧並びに電力を充分に供給し得る
ものとなる。
第1図はブートストラップ回路の一例の回路の、第2図
はブートストラップ回路のコンデンサの電位(ノードa
の電位)及び人力端子の電位の説明曲線図、第3図は本
発明の実施例の上面図、第4図は本発明の実施例のノー
ドaの部分の概略断面図、第5図はコンデンサの部分の
概略断面図である。 Q1〜Q5はMOSトランジスタ、C1はコンデデンサ
、1〜6は金属配線、10〜14は拡散領域、15〜1
7はゲート電極配線である。
はブートストラップ回路のコンデンサの電位(ノードa
の電位)及び人力端子の電位の説明曲線図、第3図は本
発明の実施例の上面図、第4図は本発明の実施例のノー
ドaの部分の概略断面図、第5図はコンデンサの部分の
概略断面図である。 Q1〜Q5はMOSトランジスタ、C1はコンデデンサ
、1〜6は金属配線、10〜14は拡散領域、15〜1
7はゲート電極配線である。
Claims (1)
- 1 電源がドレインに接続され、出力端子がソースに接
続された第1のトランジスタ、該第1のトランジスタの
ゲートとソースとの間に接続されたコンデンサ、信号が
ゲートに加えられ、ドレインが前記第1のトランジスタ
のソースに接続された第2のトランジスタ、前記コンデ
ンサを前記電源から充電する第3のトランジスタとを備
え、前記コンデンサと接続された前記第3のトランジス
タの拡散領域上に光遮蔽を行なう金属配線を設けたこと
を特徴とするブートストラップ回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53146248A JPS582439B2 (ja) | 1978-11-27 | 1978-11-27 | ブ−トストラツプ回路 |
EP79302623A EP0011975B1 (en) | 1978-11-27 | 1979-11-19 | A semiconductor element in an eprom bootstrap circuit |
DE7979302623T DE2967240D1 (en) | 1978-11-27 | 1979-11-19 | A semiconductor element in an eprom bootstrap circuit |
US06/096,217 US4291326A (en) | 1978-11-27 | 1979-11-20 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53146248A JPS582439B2 (ja) | 1978-11-27 | 1978-11-27 | ブ−トストラツプ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5573992A JPS5573992A (en) | 1980-06-04 |
JPS582439B2 true JPS582439B2 (ja) | 1983-01-17 |
Family
ID=15403433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53146248A Expired JPS582439B2 (ja) | 1978-11-27 | 1978-11-27 | ブ−トストラツプ回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4291326A (ja) |
EP (1) | EP0011975B1 (ja) |
JP (1) | JPS582439B2 (ja) |
DE (1) | DE2967240D1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5915211B2 (ja) * | 1979-11-27 | 1984-04-07 | 富士通株式会社 | 発振回路 |
JPS56150871A (en) * | 1980-04-24 | 1981-11-21 | Toshiba Corp | Semiconductor device |
US4389660A (en) * | 1980-07-31 | 1983-06-21 | Rockwell International Corporation | High power solid state switch |
US4467312A (en) * | 1980-12-23 | 1984-08-21 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor resistor device |
JPS5856355A (ja) * | 1981-09-30 | 1983-04-04 | Hitachi Ltd | 半導体集積回路装置 |
NL8203323A (nl) * | 1982-08-25 | 1984-03-16 | Philips Nv | Geintegreerde weerstand. |
FR2550011B1 (fr) * | 1983-07-29 | 1986-10-10 | Thomson Csf | Dispositif d'interconnexion entre les cellules d'un circuit integre hyperfrequences pre-implante |
JPH0697317B2 (ja) * | 1984-04-11 | 1994-11-30 | ホシデン株式会社 | 液晶表示器 |
JPS62143476A (ja) * | 1985-12-18 | 1987-06-26 | Fujitsu Ltd | 半導体記憶装置 |
DE3705173A1 (de) * | 1986-02-28 | 1987-09-03 | Canon Kk | Halbleitervorrichtung |
US5034786A (en) * | 1986-08-29 | 1991-07-23 | Waferscale Integration, Inc. | Opaque cover for preventing erasure of an EPROM |
US5097304A (en) * | 1986-10-07 | 1992-03-17 | Canon Kabushiki Kaisha | Image reading device with voltage biases |
US4996578A (en) * | 1988-12-22 | 1991-02-26 | Kabushiki Kaisha Toshiba | Semiconductor device |
KR100655441B1 (ko) * | 2005-09-01 | 2006-12-08 | 삼성전자주식회사 | 트랩형 비휘발성 메모리 장치의 제조 방법 |
US7927950B2 (en) * | 2002-05-07 | 2011-04-19 | Samsung Electronics Co., Ltd. | Method of fabricating trap type nonvolatile memory device |
CN102314036A (zh) * | 2010-06-29 | 2012-01-11 | 普诚科技股份有限公司 | 抗紫外光的电子装置及其制法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5937614B2 (ja) * | 1972-07-21 | 1984-09-11 | 株式会社日立製作所 | 絶縁ゲ−ト型トランジスタを用いたブ−トスラツプ回路 |
US3903431A (en) * | 1973-12-28 | 1975-09-02 | Teletype Corp | Clocked dynamic inverter |
US3988617A (en) * | 1974-12-23 | 1976-10-26 | International Business Machines Corporation | Field effect transistor bias circuit |
US4031415A (en) * | 1975-10-22 | 1977-06-21 | Texas Instruments Incorporated | Address buffer circuit for semiconductor memory |
US4028558A (en) * | 1976-06-21 | 1977-06-07 | International Business Machines Corporation | High accuracy MOS comparator |
DE2706205A1 (de) * | 1977-02-14 | 1978-08-17 | Siemens Ag | N-kanal-speicher-fet |
US4216489A (en) * | 1979-01-22 | 1980-08-05 | Bell Telephone Laboratories, Incorporated | MOS Dynamic memory in a diffusion current limited semiconductor structure |
-
1978
- 1978-11-27 JP JP53146248A patent/JPS582439B2/ja not_active Expired
-
1979
- 1979-11-19 EP EP79302623A patent/EP0011975B1/en not_active Expired
- 1979-11-19 DE DE7979302623T patent/DE2967240D1/de not_active Expired
- 1979-11-20 US US06/096,217 patent/US4291326A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0011975A1 (en) | 1980-06-11 |
JPS5573992A (en) | 1980-06-04 |
US4291326A (en) | 1981-09-22 |
EP0011975B1 (en) | 1984-09-26 |
DE2967240D1 (en) | 1984-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS582439B2 (ja) | ブ−トストラツプ回路 | |
US4228527A (en) | Electrically reprogrammable non volatile memory | |
JP2831015B2 (ja) | ゼロパワー電気的変更可能不揮発性ラッチ | |
JP2588483B2 (ja) | Mos技術を応用した電圧スイッチ回路 | |
CA1218151A (en) | Semiconductor memory | |
JP2633252B2 (ja) | 半導体記憶装置 | |
JPS6318865B2 (ja) | ||
JPH09134591A (ja) | 半導体メモリ装置 | |
JP2007088216A (ja) | 半導体装置とその駆動方法 | |
JPH03214778A (ja) | 半導体記憶装置の動作方法 | |
JPH0323999B2 (ja) | ||
IE53090B1 (en) | Semiconductor circuit for driving clock signal line | |
US4665503A (en) | Non-volatile memory devices | |
JPS596581A (ja) | 半導体不揮発性記憶装置 | |
JPS6027118B2 (ja) | 半導体メモリ装置 | |
JPS58190064A (ja) | 半導体集積回路 | |
US6151245A (en) | Screened EEPROM cell | |
JP2579346B2 (ja) | 半導体不揮発性記憶素子 | |
JP2551837B2 (ja) | 半導体装置 | |
JPS6035758B2 (ja) | 不揮発性半導体メモリ | |
JPH01192099A (ja) | 不揮発性半導体記憶装置 | |
JP2540600B2 (ja) | 半導体集積回路装置の形成方法 | |
JPH0715798B2 (ja) | 半導体記憶装置 | |
JPS593858B2 (ja) | 半導体装置 | |
JP3011415B2 (ja) | 不揮発性半導体メモリ装置 |