JPS582439B2 - ブ−トストラツプ回路 - Google Patents

ブ−トストラツプ回路

Info

Publication number
JPS582439B2
JPS582439B2 JP53146248A JP14624878A JPS582439B2 JP S582439 B2 JPS582439 B2 JP S582439B2 JP 53146248 A JP53146248 A JP 53146248A JP 14624878 A JP14624878 A JP 14624878A JP S582439 B2 JPS582439 B2 JP S582439B2
Authority
JP
Japan
Prior art keywords
transistor
capacitor
source
node
bootstrap circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53146248A
Other languages
English (en)
Other versions
JPS5573992A (en
Inventor
宮坂清
樋口光雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP53146248A priority Critical patent/JPS582439B2/ja
Priority to EP79302623A priority patent/EP0011975B1/en
Priority to DE7979302623T priority patent/DE2967240D1/de
Priority to US06/096,217 priority patent/US4291326A/en
Publication of JPS5573992A publication Critical patent/JPS5573992A/ja
Publication of JPS582439B2 publication Critical patent/JPS582439B2/ja
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H03K5/023—Shaping pulses by amplifying using field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】 本発明は、紫外線消去ＥＦＲＯＭに於けるブートストラ
ップ回路に関するものである。
プログラム可能の読出専用メモリＦＲＯＭに於いては、
情報の書込みを行なうプログラム時に高電圧、大電力を
必要とするもので、ブートストラップ回路を内蔵させる
のが一般的である。
又プログラム内容を紫外線照射で消去する紫外線消去Ｅ
ＰＲＯＭも知られている。
この紫外線消去ＥＰＲＯＭは、パッケージに透光性窓が
設けられており、この透光性窓から紫外線をパッケージ
内のチップに照射するものである。
従って消去動作中以外でも透光性窓からチップ上に光が
入射される場合が多いものとなる。
このような紫外線消去ＥＰＲＯＭにブートストラツプ回
路を設け、明るい場所で書込みを行なうと、ブートスト
ラップ回路のコンデンサが接続されたノードに光が入射
され、その光によって生じたキャリアによりコンデンサ
の電荷が漏出し、ノードの電位が低下すれば書込用の電
圧並びに電力を充分なものとすることができないことに
なる。
即ち効率の良いプログラムを行なうことが困難となる欠
点があった。
本発明は、前述の如き従来の欠点を改善したもので、そ
の目的は、光による影響を除去して充分な電圧並びに電
力を供給し得るようにすることにある。
以下実施例について詳細に説明する。第１図はブートス
トラップ回路の一例の回路図であり、Ｑ１〜Ｑ５はＭＯ
Ｓトランジスタ、Ｃ１はコンデンサ、ｖＤＤは電源電圧
、Ｄｉｎは制御信号人力端子、Ｐｉｎはプログラム信号
人力端子、Ｄｏｕｔは出力端子である。
コンデンサＣ１はトランジスタＱ１のゲートとソースと
の間に接続され、制御信号がローレベル、プログラム信
号がハイレ ベルのとき、トランジスタＱ４，Ｑ
３を介して電源電圧ＶＤＤにより充電され、コンデンサ
Ｃ１の充電電圧がトランジスタＱ１のゲートに加えられ
てトランジスタＱ１がオンとなる。
この状態でプログラム信号がローレベルになるとＤｏｕ
ｔの電位は上昇しはじめるがコンデンサＣ１によりノー
ドａの電位も上昇することになる。
このときトランジスタＱ３はカットオフ状態となる為ノ
ードａは他のノードから切りはなされた状態となる。
従ってノードａの電位を電源電圧以上にする事が可能で
ありＤｏｕｔに電源電圧を出力する事が可能である。
ここで、効率良いプログラムを行なう為にはノードａの
電位が第２図のＤｉｎ，Ｐｉｎに対応して実線ａ１の如
くプログラム中一定の高電位であることが望ましいが、
前述の如く光人射によりコンデンサＣ１の電荷が漏出す
れば、点線ａ２又は鎖線ａ３の如く時間の経過に従って
低下することになる。
従って内部回路に充分な電圧並びに電力を供給できない
ことになる。
そこで本発明は、配線金属を利用してノードａを光遮蔽
するものである。
第３図は本発明の実施例の要部上面図であり、１〜６は
Ａｌ等の金属配線で、１は電極配線、２はトランジスタ
Ｑ３のドレインの配線、３は制御信号人力配線、４は接
地配線、５は出力配線、６はノードａの接続配線である
。
又は１０〜１４はｐ型基板に対するｎ型拡散領域、１５
〜１７は多結晶Ｓｉのゲート電極配線、２４〜２６はト
ランジスタＱ１〜Ｑ３のチャネル領域である。
トランジスタＱ１はドレイン及びソースとしての拡散領
域１０．１１とゲート電極配線１５により構成され、ト
ランジスタＱ２はドレイン及びソースとしての拡散領域
１１．１２とゲート電極配線１６により構成され、トラ
ンジスタＱ３はソース及びドレインとしての拡散領域１
３．１４とゲート電極配線１７により構成されている。
第４図はノードａの部分の概略断面図であり、第３図と
同一符号は同一部分を示し、２０はゲート絶縁膜、２１
はＳｌ０２等の絶縁膜、２２は燐シリケートガラスＰＳ
Ｇの絶縁層である。
ノードａの拡散領域１３と基板との輿接合に光が入射さ
れることによりコンデンサＣ１の充電電荷が金属配線６
を介して漏出することになるが、第３図及び第４図に示
すように、金属配線６をトランジスタＱ３の拡散領域１
３を光遮蔽する大きさに設けたことにより、拡散領域１
３と基板とのｐｎ接合に光が入射されることがなくなっ
て、コンデンサＣ１の電荷の漏出を防止することができ
る。
従って第２図の実線ａ１で示すように、プログラム動作
中は充分な電圧並びに電力を出力端子Ｄｏｕｔから供給
できることになる。
第５図はコンデンサＣ１の部分の概略断面を示し、拡散
領域１１と多結晶Ｓｉのゲート電極配線１５との間に８
１０２等の絶縁膜が介在されて静電容量が形成され、又
拡散領域１１と出力配線５とが点線２３で示すように接
続され、出力配線５とゲート電極配線１５との間にＰＳ
Ｇの絶縁層２２が介在されて静電容量が形成されており
、比較的小面積でもって大容量のコンデンサＣ１が構成
されているものである。
以上説明したように、本発明は、電源に第１及び第２の
トランジスタＱ１，Ｑ２が直列に接続され、第１のトラ
ンジスタＱ１のゲートとソースとの間にコンデンサＣ１
を接続し、旦つソースを出１力端子Ｄｏｕｔに接続し、
第１のトランジスタＱ１のゲートを第３のトランジスタ
Ｑ３のソースに接続して、コンデンサＣ１をこのトラン
ジスタＱ３を介して充電し、その充電電圧を第１のトラ
ンジスタＱ１のゲートに加えるブートストラップ回路ν
に於いて、ノードａに相当する第３のトランジスタＱ３
のソース領域上を金属配線６でもって光遮蔽したもので
あるから、コンデンサＣ１の充電電荷は光の入射によっ
ても漏出することがなくなり、それによってプログラム
を確実に行なわせる電圧並びに電力を充分に供給し得る
ものとなる。
【図面の簡単な説明】
第１図はブートストラップ回路の一例の回路の、第２図
はブートストラップ回路のコンデンサの電位（ノードａ
の電位）及び人力端子の電位の説明曲線図、第３図は本
発明の実施例の上面図、第４図は本発明の実施例のノー
ドａの部分の概略断面図、第５図はコンデンサの部分の
概略断面図である。 Ｑ１〜Ｑ５はＭＯＳトランジスタ、Ｃ１はコンデデンサ
、１〜６は金属配線、１０〜１４は拡散領域、１５〜１
７はゲート電極配線である。

Claims (1)

    【特許請求の範囲】
  1. １ 電源がドレインに接続され、出力端子がソースに接
    続された第１のトランジスタ、該第１のトランジスタの
    ゲートとソースとの間に接続されたコンデンサ、信号が
    ゲートに加えられ、ドレインが前記第１のトランジスタ
    のソースに接続された第２のトランジスタ、前記コンデ
    ンサを前記電源から充電する第３のトランジスタとを備
    え、前記コンデンサと接続された前記第３のトランジス
    タの拡散領域上に光遮蔽を行なう金属配線を設けたこと
    を特徴とするブートストラップ回路。
JP53146248A 1978-11-27 1978-11-27 ブ−トストラツプ回路 Expired JPS582439B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP53146248A JPS582439B2 (ja) 1978-11-27 1978-11-27 ブ−トストラツプ回路
EP79302623A EP0011975B1 (en) 1978-11-27 1979-11-19 A semiconductor element in an eprom bootstrap circuit
DE7979302623T DE2967240D1 (en) 1978-11-27 1979-11-19 A semiconductor element in an eprom bootstrap circuit
US06/096,217 US4291326A (en) 1978-11-27 1979-11-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53146248A JPS582439B2 (ja) 1978-11-27 1978-11-27 ブ−トストラツプ回路

Publications (2)

Publication Number Publication Date
JPS5573992A JPS5573992A (en) 1980-06-04
JPS582439B2 true JPS582439B2 (ja) 1983-01-17

Family

ID=15403433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53146248A Expired JPS582439B2 (ja) 1978-11-27 1978-11-27 ブ−トストラツプ回路

Country Status (4)

Country Link
US (1) US4291326A (ja)
EP (1) EP0011975B1 (ja)
JP (1) JPS582439B2 (ja)
DE (1) DE2967240D1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5915211B2 (ja) * 1979-11-27 1984-04-07 富士通株式会社 発振回路
JPS56150871A (en) * 1980-04-24 1981-11-21 Toshiba Corp Semiconductor device
US4389660A (en) * 1980-07-31 1983-06-21 Rockwell International Corporation High power solid state switch
US4467312A (en) * 1980-12-23 1984-08-21 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor resistor device
JPS5856355A (ja) * 1981-09-30 1983-04-04 Hitachi Ltd 半導体集積回路装置
NL8203323A (nl) * 1982-08-25 1984-03-16 Philips Nv Geintegreerde weerstand.
FR2550011B1 (fr) * 1983-07-29 1986-10-10 Thomson Csf Dispositif d'interconnexion entre les cellules d'un circuit integre hyperfrequences pre-implante
JPH0697317B2 (ja) * 1984-04-11 1994-11-30 ホシデン株式会社 液晶表示器
JPS62143476A (ja) * 1985-12-18 1987-06-26 Fujitsu Ltd 半導体記憶装置
DE3705173A1 (de) * 1986-02-28 1987-09-03 Canon Kk Halbleitervorrichtung
US5034786A (en) * 1986-08-29 1991-07-23 Waferscale Integration, Inc. Opaque cover for preventing erasure of an EPROM
US5097304A (en) * 1986-10-07 1992-03-17 Canon Kabushiki Kaisha Image reading device with voltage biases
US4996578A (en) * 1988-12-22 1991-02-26 Kabushiki Kaisha Toshiba Semiconductor device
US7927950B2 (en) * 2002-05-07 2011-04-19 Samsung Electronics Co., Ltd. Method of fabricating trap type nonvolatile memory device
KR100655441B1 (ko) * 2005-09-01 2006-12-08 삼성전자주식회사 트랩형 비휘발성 메모리 장치의 제조 방법
CN102314036A (zh) * 2010-06-29 2012-01-11 普诚科技股份有限公司 抗紫外光的电子装置及其制法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5937614B2 (ja) * 1972-07-21 1984-09-11 株式会社日立製作所 絶縁ゲ−ト型トランジスタを用いたブ−トスラツプ回路
US3903431A (en) * 1973-12-28 1975-09-02 Teletype Corp Clocked dynamic inverter
US3988617A (en) * 1974-12-23 1976-10-26 International Business Machines Corporation Field effect transistor bias circuit
US4031415A (en) * 1975-10-22 1977-06-21 Texas Instruments Incorporated Address buffer circuit for semiconductor memory
US4028558A (en) * 1976-06-21 1977-06-07 International Business Machines Corporation High accuracy MOS comparator
DE2706205A1 (de) * 1977-02-14 1978-08-17 Siemens Ag N-kanal-speicher-fet
US4216489A (en) * 1979-01-22 1980-08-05 Bell Telephone Laboratories, Incorporated MOS Dynamic memory in a diffusion current limited semiconductor structure

Also Published As

Publication number Publication date
EP0011975B1 (en) 1984-09-26
DE2967240D1 (en) 1984-10-31
US4291326A (en) 1981-09-22
EP0011975A1 (en) 1980-06-11
JPS5573992A (en) 1980-06-04

Similar Documents

Publication Publication Date Title
JPS582439B2 (ja) ブ−トストラツプ回路
US4228527A (en) Electrically reprogrammable non volatile memory
JP2831015B2 (ja) ゼロパワー電気的変更可能不揮発性ラッチ
JP3073645B2 (ja) 不揮発性半導体記憶装置およびその動作方法
JP2588483B2 (ja) Ｍｏｓ技術を応用した電圧スイッチ回路
JP2633252B2 (ja) 半導体記憶装置
JPS6318865B2 (ja)
JPH09134591A (ja) 半導体メモリ装置
JPS5833638B2 (ja) メモリ装置
JPH077599B2 (ja) 半導体集積回路装置
JPH03214778A (ja) 半導体記憶装置の動作方法
JP2007088216A (ja) 半導体装置とその駆動方法
JPS63268196A (ja) 半導体集積回路
IE53090B1 (en) Semiconductor circuit for driving clock signal line
US4665503A (en) Non-volatile memory devices
JPS58190064A (ja) 半導体集積回路
US6151245A (en) Screened EEPROM cell
JP2551837B2 (ja) 半導体装置
JPS6035758B2 (ja) 不揮発性半導体メモリ
JPS63160241A (ja) スタンダ−ドセル方式の半導体集積回路
JPH01192099A (ja) 不揮発性半導体記憶装置
Wood et al. An electrically alterable PLA for fast turnaround-time VLSI development hardware
JP2540600B2 (ja) 半導体集積回路装置の形成方法
JPS593858B2 (ja) 半導体装置
JPS6043585B2 (ja) 半導体集積回路