DE68901723T2

DE68901723T2 - Ladungsvervielfaeltiger fuer ladungstransferanordnung.

Info

Publication number: DE68901723T2
Application number: DE8989400009T
Authority: DE
Inventors: Marc Arques; Jean-Luc Berger
Original assignee: Thomson CSF SA
Current assignee: Thales SA
Priority date: 1988-01-05
Filing date: 1989-01-03
Publication date: 1993-01-21
Anticipated expiration: 2009-01-04
Also published as: EP0323925B1; US4916664A; DE68901723D1; FR2625594A1; FR2625594B1; EP0323925A1; JPH023252A

Description

Die Erfindung betrifft Ladungsverschiebungseinrichtungen. Sie findet insbesondere, jedoch nicht ausschließlich, Anwendung bei Einrichtungen zum Lesen der in lichtempfindlichen Matrizen erzeugten Ladungen, besonders wenn diese Ladungen direkt von einer Ausgangsspalte der Matrix an ein Schieberegister mit Ladungsverschiebung übertragen werden sollen.
In bestimmten Fällen ist festgestellt worden, daß die Bereitstellung einer Ladungsverdopplungsschaltung nützlich sein könnte, die eine elektrische Ladung erzeugen und in einer Hilfsspeicherzone speichern kann, wobei die Ladung die genaue Kopie einer anderen Ladung im Maßstab Eins oder mit einem festen Multiplikationskoeffizienten, der kleiner oder größer als Eins ist, darstellt.
Um ein Beispiel für eine derartige Nutzung zu geben, kann beispielsweise auf den folgenden Fall hingewiesen werden: Man möchte in einem Schieberegister mit Ladungsverschiebung eine von einer Ausgangsspalte einer lichtempfindlichen Matrix ausgegebene Gruppe von Ladungen übertragen; vorher möchte man jedoch eine Signalverarbeitung ausführen, die in der N-fachen aufeinanderfolgenden Übertragung der betrachteten Gruppe von Ladungen von der Spalte an eine Zwischenspeicherzone und im Speichern der Summe der im Verlauf dieser N Operationen übertragenen Ladungen an einen Ort besteht; um die Übertragung N mal in Folge auszuführen, muß nach jeder Übertragung die übertragene Ladung in die Spalte neu eingegeben werden; um gleichzeitig die übertragene Ladung mit den von den anderen Übertragungen ausgegebenen Ladungen ansammeln und diese Ladung in die Spalte erneut eingeben zu können, ist man auf die Verwirklichung einer Ladungsverdopplungseinrichtung geführt worden, die gleichzeitig die erneute Eingabe der anfänglichen Ladung und ihr Kopieren erlaubt, um die Kopie dorthin zu übertragen, wo diejenigen Ladungen angesammelt werden, die man zu addieren wünscht.
Zur Erläuterung wird festgestellt, daß diese Signalverarbeitung geschaffen worden ist, um das Rauschen bei der Übertragung der Ladungen von der Spalte an das Ladungsverschiebungsregister zu verringern. Allerdings ist dieses im Verlauf der Übertragung erzeugte Rauschen zufällig; wenn N Übertragungen der gleichen Ladung ausgeführt werden und das während der Übertragung erzeugte Rauschen mit dem Rauschen der anderen Übertragungen nicht korreliert ist, stellt man fest und verifiziert dies durch Rechnung, daß das mittlere Rauschen, das der insgesamt übertragenen Ladung (d.h. der Summe oder dem Mittelwert der übertragenen Ladungen) zugehört, im Verhältnis N1/2 proportional zu dem einer einzigen Übertragung zugehörigen Rauschen verringert ist.
Deswegen hat man versucht, einen Ladungsverdoppler zu verwirklichen: die an der Ausgangsspalte der Matrix zu lesende Ladung wird N mal von der Spalte an eine Zwischenspeicherzone und N mal in entgegengesetzter Richtung übertragen, um wieder zur Spalte zurückgeführt zu werden, wobei sie vor jeder Rückkehr dupliziert wird; von den duplizierten Ladungen wird der Mittelwert gebildet, wobei dieser Mittelwert ein verringertes Übertragungsrauschen aufweist und als Ausgangssignal in das Schieberegister eingegeben werden kann.
Der interessierte Leser kann auf die Patentanmeldung EP-A-0 323 424 Bezug nehmen, die am gleichen Tag vom gleichen Anmelder wie bei der vorliegenden Anmeldung angemeldet worden ist und denselben Erfinder nennt.
Eine Ladungsverdopplungseinrichtung gemäß dem Oberbegriff des Anspruches 1 ist aus dem folgenden Dokument bekannt: "Performance Characteristics of a CCD Analog Memory/Signal Processor" von C. Carrison u.a., Proceedings of the 5th International Conference on charge-coupled devices, September 1979, Seiten 156-160.
Eine Aufgabe der vorliegenden Erfindung ist die Verwirklichung einer Ladungsverdopplungseinrichtung, die ein Rauschen verursacht, das so gering wie möglich ist, derart, daß in einem Speicherbereich eine Ladung erzeugt und gespeichert werden kann, die, mit einem perfekt konstanten Multiplikationskoeffizienten, zu einer Bezugsladung proportional ist.
Die Ladungsverdopplungseinrichtung gemäß der Erfindung umfaßt
- ein erstes Speichergate oberhalb eines ersten Speicherbereichs, in dem die Bezugsladung gespeichert werden kann;
- ein zweites Speichergate oberhalb eines zweiten Speicherbereichs, in dem eine zur Bezugsladung proportionale Ladungskopie erzeugt wird;
- einen ersten Ladungsinjektor, der ein erstes Durchlaßgate aufweist, um unter das erste Speichergate die zu duplizierende Bezugsladung einzuleiten;
- einen zweiten Ladungsinjektor, der in der Nähe des zweiten Speichergates ein zweites Durchlaßgate aufweist, dadurch gekennzeichnet, daß sie umfaßt:
- einen Komparator, der einen mit dem ersten Speichergate verbundenen ersten Eingang, einen mit dem zweiten Speichergate verbundenen zweiten Eingang und einen mit dem zweiten Durchlaßgate verbundenen Ausgang besitzt;
- ein Mittel, um während eines ersten Zeitraums an die zwei Eingänge des Komparators eine Bezugsspannung anzulegen und um während eines zweiten Zeitraums diese Eingänge und die mit ihnen verbundenen Gates in der Schwebe zu halten.
Der Komparator hat eine Eingangs-/Ausgangs-Charakteristik, die zwischen einem niedrigen Ausgangszustand und einem hohen Ausgangszustand eine Übergangsflanke besitzt, die so steil wie möglich ist. Vorzugsweise wird der Übergang vom niedrigen Zustand zum hohen Zustand bei einer Eingangsspannungsdifferenz ausgeführt, die sehr nahe bei Null liegt.
Der zweite Ladungsinjektor umfaßt vorzugsweise eine Diode, die dazu geeignet ist, auf einem Potential gehalten zu werden, das ausreicht, um die Injektion von Ladungen unter das zweite Speichergate zuzulassen, wenn der Ausgang des Komparators einen Pegel liefert, der zu demjenigen entgegengesetzt ist, den er bei einer am Eingang vorhandenen Spannungsdifferenz von Null liefert.
Der erste Ladungsinjektor kann eine Eingangsdiode und einen Verstärker mit negativer Verstärkung aufweisen, dessen Eingang mit der Eingangsdiode und dessen Ausgang mit dem ersten Durchlaßgate (das zwischen die Eingangsdiode und das erste Speichergate geschaltet ist) verbunden ist.
Schließlich können vorzugsweise ein erstes Sperrgate, das zwischen das erste Durchlaßgate und das erste Speichergate geschaltet ist, und ebenso ein zweites Sperrgate, das zwischen das zweite Durchlaßgate und das zweite Speichergate geschaltet ist, vorgesehen werden.
Weitere Merkmale und Vorteile der Erfindung werden beim Lesen der folgenden, detaillierten Beschreibung deutlich, die mit Bezug auf die beigefügten Zeichnungen gegeben wird, von denen:
- Fig. 1 eine Struktur einer Ladungsverdopplungseinrichtung gemäß der Erfindung schematisch darstellt,
- Fig. 2 die Ausgangsspannungs-Kennlinie in Abhängigkeit von der Eingangsspannungsdifferenz des in der Verdopplungseinrichtung verwendeten Komparators darstellt;
- Fig. 3 die Potentialprofile in der Anordnung von Fig. 1 während der verschiedenen Betriebsphasen der Verdopplungseinrichtung darstellt.
In dem beschriebenen Beispiel wird angenommen, daß die zu duplizierende Ladung von einem Spaltenleiter Cj einer lichtempfindlichen Matrix kommt.
Folglich wird ein Ladungsinjektor vorgesehen, um die von der Spalte Cj kommende Ladung Qs an eine Ladungsspeicherzone zu übertragen, die sich unter einem ersten Speichergate G1 befindet.
Der Ladungsinjektor umfaßt wenigstens eine Injektionsdiode D1, die mit dem Spaltenleiter Cj verbunden ist, und ein Durchlaßgate GP1, das sich in der Nähe der Diode D1 zwischen der Diode und dem Speichergate G1 befindet.
Wenn die zu duplizierende Ladung bereits unter einem Gate gespeichert war, wird der Injektor auf seine einfachste Form reduziert: er enthält lediglich das Durchlaßgate GP1 zwischen diesem Gate und dem Speichergate G1.
In dem beschriebenen, bevorzugten Beispiel umfaßt der Ladungsinjektor außerdem einen Verstärker AMP1 mit negativer Verstärkung, dessen Eingang mit dem Spaltenleiter Cj verbunden ist und dessen Ausgang das Durchlaßgate GP1 steuert. Dieser Verstärker ist nützlich, wenn man das Rauschen bei der Einleitung der Ladung Qs bei ihrer Übertragung von der Spalte Cj an die Speicherzone unter dem Gate G1 zu verringern wünscht.
Vorzugsweise wird außerdem zwischen dem Durchlaßgate GP1 und dem Speichergate G1 ein Sperrgate P1 vorgesehen. Dieses Gate kann auf einem hohen Potential gehalten werden, wenn man die gegenseitige Beeinflussung der Potentiale der Gates GP1 und G1 besser zu entkoppeln wünscht, während es auf einem niedrigen Potential gehalten werden kann, wenn man den Speicherbereich unter G1 von der Diode D1 vollständig zu isolieren wünscht.
Die Ladungsverdopplungseinrichtung umfaßt außerdem ein zweites Ladungsspeichergate G2 oberhalb eines zweiten Ladungsspeicherbereichs; in diesem zweiten Bereich wird die Ladungskopie, die zu der Bezugsladung Qs proportional ist, erzeugt und gespeichert.
Ein zweiter Ladungsinjektor erlaubt die Erzeugung und Ausgabe der Ladungen unter das Gate G2. Dieser Injektor umfaßt eine Diode D2, deren Potential während der Verdopplungsphase auf einem Wert gehalten werden kann, der eine effektive Einleitung und Ausgabe der Ladungen unter das Gate erlaubt.
Der Ladungsinjektor umfaßt außerdem ein Durchlaßgate GP2, das zwischen die Diode und das Speichergate G2 eingefügt ist; schließlich kann er ein Sperrgate P2 ähnlich dem Sperrgate P1 enthalten, das die Verringerung der gegenseitigen Beeinflussung der Potentiale der Gates GP2 und G2 erlaubt.
Ein Komparator AMP2 besitzt einen ersten Eingang, der mit dem Speichergate G1 verbunden ist, einen zweiten Eingang, der mit dem Speichergate G2 verbunden ist, und einen Ausgang, der mit dem Durchlaßgate GP2 des zweiten Ladungsinjektors verbunden ist. Dieser Komparator besitzt eine Ausgangsspannungscharakteristik Vge in Abhängigkeit von der Eingangsspannungsdiffernz Vg2-Vg1, die für den Fall, in dem die Ladungsverschiebungseinrichtung in einem Halbleitersubstrat im wesentlichen vom P- Typ verwirklicht ist und in dem die Steuerspannungen der Gates positiv sind, um die Ladungsübertragungen zu erlauben, und negativ, um sie zu verhindern, diejenige der Fig. 2 sein kann.
In all diesen Fällen ist der Komparator so angebracht, daß dann, wenn sich das Potential des Gates G1 infolge eintreffender Ladungen unter dem Gate G1 verändert, der Ausgang des Komparators sehr schnell in einen Zustand kippt, der zu demjenigen entgegengesetzt ist, den er besitzt, wenn die Eingangsspannungsdifferenz Null ist.
In dem beschriebenen Beispiel liefert der Ausgang des Komparators eine Spannung mit niedrigem Pegel Vgeb, wenn die Eingangsspannungsdifferenz negativ oder Null ist, und mit hohem Pegel Vgeh, sobald diese Spannung positiv wird, d.h. sobald das Potential des Gates G1 kleiner als dasjenige des Gates G2 wird.
Die Eingänge des Komparators sind außerdem jeweils mit der Source eines entsprechenden MOS-Transistors, T1 für den mit dem Gate G1 verbundenen Eingang und T2 für den mit dem Gate G2 verbundenen Eingang, verbunden; diese Transistoren spielen die Rolle von Unterbrechern; ihre Drains sind mit einem Bezugspotential Vref verbunden, während ihre Gates mit einem Steueranschluß verbunden sind, der es ermöglicht, die Transistoren in den Sperrzustand oder in den leitenden Zustand zu versetzen. Das Potential Vref ist ausreichend hoch, um den Boden eines Potentialtopfs zu bilden, in dem sich die zu duplizierende Ladung Qs ansammeln kann.
Schließlich ist in der Fig. 1 ein Durchlaßgate P3 erkennbar, das sich in der Nähe des Gates G2 befindet und dann, wenn die Verdoppelungsoperation beendet ist, die Übertragung der duplizierten Ladung aus der Zone, wo sie gespeichert ist, an eine andere Zone, wo sie gebraucht wird, beispielsweise unter einem Gate M1, zu übertragen. Andererseits ist in Fig. 1 ein zusätzliches Gate gezeigt, das zwischen eine Ladungsevakuierungszone DR1 und das Gate G1 geschaltet ist. Dieses Gate erlaubt ebenfalls die Evakuierung der unter dem Gate G1 gespeicherten Bezugsladung in die Zone DR1, wenn diese Ladung nicht mehr gebraucht wird.
Die Verdoppelung der Ladung Qs wird auf die folgende Weise ausgeführt, die durch die Potentialpegel erläutert wird, die mit gestrichelten Linien (am Anfang), mit durchgezogenen Linien (während einer Phase der Injektion der Ladung Qs unter das Gate G1) und mit Strichpunktlinien während der Verdoppelung dargestellt sind.

1. Anfang (gestrichelte Linien)

Das Gate P1 liegt auf niedrigem Pegel, der jegliche Injektion von Ladungen von der Diode D1 zum Speichergate G1 verhindert; das Potential Vref ist an die zwei Eingänge des Komparators AMP2 angelegt; der Ausgangspegel desselben ist daher niedrig (Vgeb), wobei das Durchlaßgate GP2 jede Möglichkeit der Einleitung von Ladungen von der Diode D2 (zweiter Injektor) in das Speichergate G2 sperrt.

2. Übertragung der Bezugsladung (durchgezogene Linien)

Dann sind die Transistoren T1 und T2 gesperrt, außerdem gehen die Gates G1 und G2 in den Schwebezustand über; gleichzeitig wird das Gate P1 auf hohes Potential gebracht, wodurch die Injektion der Ladungsmenge Qs unter das Gate G1 möglich ist; aus Symmetriegründen wird vorzugsweise gleichzeitig der gleiche Potentialpegel an das Sperrgate P2 angelegt; das Potential des Gates G1 verringert sich in dem Maß, in dem sich die Ladungen unter diesem Gate ansammeln; sehr schnell nach dem Beginn der Einleitung kippt der Komparator AMP2, weil das Potential des Gates G2 immer noch auf Vref liegt, während dasjenige des Gates G1 abnimmt; der Ausgang des Komparators bewegt sich zum Pegel Vgeh; das Potential des Durchlaßgates GP2 des zweiten Injektors wird ausreichend hoch, um den Durchgang der Ladungen von der Diode D2 zum Speichergate G2 zuzulassen.

3. Erzeugung der duplizierten Ladung Qs* (in Strichpunktlinien)

Dann wird die Diode D2 auf ein ausreichend niedriges Potential gelegt (falls sie dies nicht bereits besaß), um die Einleitung von Ladungen von der Diode D2 zum Speichergate G2 über das Durchlaßgate GP2 und das Sperrgate P2 zu erlauben. Im Zuge dieser Einleitung wird das Potential des Gates G2 abgesenkt; wenn das Potential des Gates G2 dasjenige des Gates G1 erreicht (das selbst proportional zur Menge der von der Spalte Cj empfangenen Ladungen Qs abgesenkt worden ist), kippt der Komparator AMP2 erneut und sperrt das Durchlaßgate GP2, wodurch jegliche zusätzliche Einleitung von Ladungen von der Diode D2 verhindert wird.
Die dann unter dem Gate G2 vorhandene Ladung Qs* ist gleich der unter dem Gate G1 vorhandenen Ladung Qs, falls wenigstens die Gates G1 und G2 identisch sind, d.h. falls dieselbe Ladungsmenge unter dem einen oder dem anderen Gate zum selben Potential führt; dies impliziert im Prinzip, daß die Gates die gleiche Oberfläche, die gleiche Isolatordicke zwischen ihnen und dem Halbleitersubstrat, in dem sich die Ladungen ansammeln, die gleiche Dotierung dieses Substrats usw. besitzen.
Es kann auch in Betracht gezogen werden, daß die duplizierte Ladung Qs* nicht gleich, sondern proportional zur Bezugsladung Qs ist; in diesem Fall wird zwischen der Konstruktion des Gates G2 und derjenigen des Gates G1 eine Asymmetrie geschaffen; wenn die Fläche des Gates G2 zur Fläche des Gates G1 in einem Verhältnis k steht und alle anderen Parameter der Struktur identisch sind, wird die duplizierte Ladung Qs* zur Bezugsladung Qs ebenfalls in einem Verhältnis k stehen.
Es kann festgestellt werden, daß die Ladung Qs* nahezu die genaue Kopie der unter dem Gate G1 gespeicherten Ladung Qs ist, d.h., daß unter der Bedingung, daß die Kapazität der Diode D2 sehr viel kleiner als diejenige der Gesamtheit der Diode D1 und der Spalte Cj ist, durch diese Verdoppelung ein sehr schwaches zusätzliches Rauschen erzeugt wird (beispielsweise in bezug auf das Rauschen, das bei der Übertragung von der Spalte über die dazwischengeschaltete Diode D1 zum Gate G1 erzeugt wird).
Der Fehler des Wertes der duplizierten Ladung wird nur durch die Verschiebungsspannung des Komparators, d.h. durch die Spannung, bei der der Komparator in der einen oder der anderen Richtung kippt, erzeugt.

Claims

1. Ladungsverdopplungseinrichtung für Ladungsverschiebungseinrichtung, um in einem zweiten Speicherbereich eine Ladungskopie (Qs*) zu erzeugen und zu speichern, die proportional zu einer Bezugsladung (Qs) ist, die in einem ersten Speicherbereich erzeugt wird und gespeichert ist, mit

- einem ersten Speichergate (G1) oberhalb des ersten Speicherbereichs;

- einem zweiten Speichergate (G2) oberhalb des zweiten Speicherbereichs;

- einem ersten Ladungsinjektor, der ein erstes Durchlaßgate (GP1) aufweist, um unter das erste Speichergate die zu duplizierende Bezugsladung einzuleiten;

- einem zweiten Ladungsinjektor, der in der Nähe des zweiten Speichergates (G2) ein zweites Durchlaßgate (GP2) aufweist,

dadurch gekennzeichnet, daß sie umfaßt:

- einen Komparator (AMP2), der einen mit dem ersten Speichergate verbundenen ersten Eingang, einen mit dem zweiten Speichergate verbundenen zweiten Eingang und einen mit dem zweiten Durchlaßgate (GP2) verbundenen Ausgang besitzt;

- ein Mittel, um während eines ersten Zeitraums an die zwei Eingänge des Komparators eine Bezugsspannung (Vref) anzulegen und um während eines zweiten Zeitraums diese Eingänge und die mit ihnen verbundenen Gates in der Schwebe zu halten.

2. Ladungsverdopplungseinrichtung gemäß Anspruch 1, dadurch gekennzeichnet, daß der Komparator an seinem Ausgang je nach dem Wert der Spannungsdifferenz zwischen seinen Eingängen einen hohen Pegel (Vgeh) oder niedrigen Pegel (Vgeb) liefert und für eine so nahe wie möglich bei Null liegende Spannungsdifferenz einen sehr steilen Übergang zwischen den beiden Pegeln aufweist.

3. Ladungsverdopplungseinrichtung gemäß Anspruch 2, dadurch gekennzeichnet, daß der Spannungspegel am Ausgang des Komparators in dem Fall, daß die Spannungsdifferenz Null ist, einer Sperrspannung für das zweite Durchlaßgate (GP2) entspricht, die jede Ladungsinjektion unter das zweite Speichergate verhindert.

4. Ladungsverdopplungseinrichtung gemäß einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der erste Ladungsinjektor eine Eingangsdiode (D1) und einen Verstärker (AMP1) mit negativer Verstärkung aufweist, dessen Eingang mit der Eingangsdiode und dessen Ausgang mit dem ersten Durchlaßgate verbunden ist, wobei dieses letztere zwischen die Eingangsdiode und das erste Speichergate eingefügt ist.

5. Ladungsverdopplungseinrichtung gemäß einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der zweite Ladungsinjektor eine in der Nähe des zweiten Durchlaßgates (GP2) sich befindende Diode (D2) und ein Mittel zum Halten dieser Diode auf niedrigem Potential (VD2B) aufweist, um eine Ladungsinjektion zuzulassen.

6. Ladungsverdopplungseinrichtung gemäß Anspruch 5, dadurch gekennzeichnet, daß die Diode (D2) des zweiten Injektors eine Kapazität besitzt, die klein gegen die Gesamtkapazität des ersten Injektors und des Eingangsleiters (Cj) ist.

7. Ladungsverdopplungseinrichtung gemäß einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß zwischen dem einen und/oder dem anderen der beiden Durchlaßgates der Injektoren und dem entsprechenden Speichergate ein Sperrgate (P1, P2) vorgesehen ist, das vor dem Anlegen der Bezugsspannung an die Eingänge des Komparators von einem Sperrsignal gesteuert wird.