DE3604158A1 - Widerstandsnetzwerk fuer analog/digital-wandler - Google Patents

Description

ECA 81 84-2 Ks/Ri

U.S. Serial No. 700,866

Piled: February 12, 1985

RCA Corporation 201 Washington Road, Princeton, N.J. (US)

Widerstandsnetzwerk für Analog/Digital-Wandler

Die Erfindung bezieht sich auf Analog/Digital-Wandler (A/D-Wandler) und betrifft insbesondere eine Einrichtung zur Erzeugung abgestufter Teilwerte einer Referenzspannung, wie man sie insbesondere in A/D-Wandlern brauchen kann.

In der nachstehenden Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, in denen zur Bezeichnung gleicher oder gleichartiger Bauteile gleiche Bezugszeichen verwendet werden:

Fig. 1 zeigt teils als Schaltbild und.teils in Blockform einen A/D-Wandler gemäß dem Stand der Technik;

Fig. 2 zeigt teils als Schaltbild und teils in Blockform einen A/D-Wandler gemäß der Erfindung;

Fig. 3 ist ein ausführliches Schaltbild eines Widerstands-Grobsegmentes in Parallelschaltung mit einem feinteilenden Widerstandselement gemäß der Erfindung;

"** 1ΫΟ? ii ft V^ J.* Ii

» * 11 r ? ·■ «vs.

Fig. 4- ist eine Draufsicht auf ein langgestrecktes Diffusionsgebiet, das zur Bildung eines feingeteilten ("feinen") Widerstandselementes gemäß der Erfindung verwendet wird;

Fig. 5 ist ein detailliertes Schaltbild eines integrierten "feinen" Widerstandselementes gemäß einer Ausführungsform der Erfindung;

Fig. 6 ist ein Schaltbild einer Vergleieherschaltung, die sich zur Realisierung der Erfindung eignet;

Fig. 7 ist ein Schaltbild eines Abschnitts eines Widerstandsnetzwerkes zur Erzeugung von Bruchteilwerten gefühlter Spannungen.

UJ Der in Fig. 1 dargestellte A/D-Wandler ist eine bekannte Ausführungsform eines mit 8 Bits arbeitenden Blitzwandlers, bei dem ein weiter Bereich von Referenzspannungsstufen da~ durch erhalten wird, daß ein mit Abgriffen versehenes Widerstandsnetzwerk an eine Referenzspannung angeschlossen wird und an bekannten ohmschen Teilungen längs des Widerstandsnetzwerkes Kontakte (Abgriffe) vorgesehen werden. Die Anzahl der Teilungen oder "Schritte" und somit die Anzahl der Abgriffe längs des Widerstandsnetzwerkes hängt davon ab, mit welcher Anzahl von Bits die Auflösung erfolgen soll. Im allgemeinen werden für ein "n"-Bit-System 2ⁿ Referenzspannungs-Teilschritte erzeugt. In einem mit 8 Bits auflösenden A/D-Wandler, d.h. wenn "n" gleich 8 ist, wird also die Referenzspannung des Systems in 256 im wesentlichen gleiche Spannungsschritte unterteilt, was mit Hilfe von Abgriffen erfolgt, die an Punkten gleicher Widerstandsabstufung entlang eines Widerstandsnetzwerkes angeschlossen sind, das zwischen V-^gj,+ und Vßgg«- geschaltet ist. Jeder Abgriff ist über ein zugeordnetes Schaltglied (Torschaltung), das selektiv durch ein Referenz-Taktsignal aktiviert wird, mit einem zugeordneten Vergleicher

— 1 —

verbunden. In der Schaltung nach. Fig. 1 sind also 256 Vergleicher notwendig. Diese große Anzahl von Vergleichern erfordert viel Platz und verbraucht beträchtliche Leistung. In erfindungsgemäßen Schaltungen ist die Anzahl von Vergleichern wesentlich vermindert.

Die Herstellung des bekannten Widerstandsnetzwerkes mit einer großen Anzahl von Abgriffen bringt verschiedene Probleme:

Ein erstes Problem besteht darin, daß zum einwandfreien Betrieb die Gesamtimpedanz des Widerstandsnetzwerkes relativ klein gemacht werden muß, um zu verhindern, daß sich die Referenzspannungen an den verschiedenen Abgriffen merklich, ändern, wenn die Abgriffe über die jeweils zugeordneten Schaltglieder mit den Eingängen ihrer zugeordneten Vergleicher gekoppelt werden. Wenn das Widerstandsnetzwerk auf einer integrierten Schaltung gebildet wird und eine niedrige Impedanz haben soll, dann wird es sehr großflächig und belegt einen wesentlichen Teil des Halbleiterplättchens.

Ein zweites Problem ist, daß es die große Anzahl (z.B. 256) von Unterteilungen einer relativ kleinen Impedanz erfordert, jeden Teilbereich mit einer proportional kleineren Impedanz auszulegen. Wenn solche kleinen ohmischen Teilungen in der Größenordnung von einigen Obm oder darunter liegen, können ihre Werte nicht mehr genau kontrolliert werden.

Ein weiteres Problem ergibt sich dadurch, daß die Kopplung der Abgriffe des Widerstandsnetzwerkes mit den kapazitiven Eingängen der Vergleicher zu beträchtlicher Belastung und Verschiebung der Referenzspannungen führen, die entlang dem Widerstandsnetzwerk nicht gleichmäßig ist. Der Belastungseffekt ändert sich entlang der Länge des Widerstandsnetzwerkes und ist typischerweise an den ex-

Λ tremen Enden des Netzwerkes am meisten ausgeprägt und in der Mitte des Netzwerkes am wenigsten ausgeprägt. Wenn z.B. die Eingangsspannung (V_1n) abgefragt wird, werden die 256 Vergleiciiereingänge auf den Wert von V™ geladen.

Wenn die Referenzspannungsabgriffe anschließend mit den Vergleichereingängen gekoppelt werden, entladen sich, die 256 kapazitiven Vergleichereingänge entweder in das Widerstandsnetzwerk, oder sie ziehen Ladung aus diesem Netzwerk. Das größte Mißverhältnis ergibt sich natürlich, wenn die Spannung V™ beim Extremwert ihres Bereiches liegt, z.B. bei oder nahe 0 Volt oder bei oder nahe 5 Volt, und die Störung am Widerstandsnetzwerk ist am meisten ausgeprägt an seinem oberen Ende für V™ nahe oder gleich Null und an seinem unteren Ende für V^ nahe

Die vorstehend beschriebenen Probleme werden verschlimmert, wenn die Schaltung mit relativ hohen Geschwindigkeiten betrieben wird. In diesem Fall muß eine Kapazität am Eingang jedes Vergleichers schnell auf die ihr zugeordnete Referenzspannungsstufe aufgeladen werden (z.B. innerhalb 25 Nanosekunden). Um die Kapazität schnell aufzuladen oder zu entladen, muß die Impedanz des Widerstandsnetzwerks niedrig gehalten werden.

Die erwähnten Schwierigkeiten werden mit Schaltungen, die gemäß der vorliegenden Erfindung ausgebildet sind, wesentlich reduziert oder überwunden. Die grundlegenden Merkmale der Erfindung sind im Patentanspruch 1 aufgeführt. Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

In einem erfindungsgemäßen n-Bit-A/D-Wandler enthält das angezapfte Widerstandsnetzwerk ein "grobes", relativ niederohmiges V/iderStandsnetzwerk, das an eine erste und eine zweite Klemme angeschlossen ist, zwischen die eine Quelle einer Bezugsspannung geschaltet ist. Das grobe Netzwerk ist in 2 Grobsegmente unterteilt, um im wesentlichen

— 9 —

gleiche Widerstands-Abstufungen zu erhalten. Dementsprechend fallen an den einzelnen Grobsegmenten insgesamt 2 Grob-Teilbeträge der Referenzspannung ab, die im wesentlichen gleich groß sind. Das angezapfte Widerstandsnetzwerk enthält außerdem ein hochohmiges Netzwerk aus 2" feingeteilten Widerstandselementen. Jedes Element dieses feinen Netzwerkes ist mit einem zugeordneten Exemplar der Grobsegmente parallelgeschaltet und seinerseits in 2^ⁿ"^x^ feine Untersegmente unterteilt. Die Untersegmente jedes χ Elementes des feinen Netzwerkes teilen jede der 2 groben Spannungsschritte in 2^ⁿ~'^y:) feine Spannungsschritte. Innerhalb des A/D-Wandlers kann der Wert einer Eingangsspannung bestimmt werden, indem zunächst gefühlt wird, welches der Grobnetzwerksegmente die Eingangsspannung einklammert, und indem anschließend die Eingangsspannung mit den feinen Referenzspannungsstufen in demjenigen feinen Widerstandselement verglichen wird, das dem speziellen einklammernden Grobnetzwerksegment parallelgeschaltet ist.

P 20 Die I"ig. 2 zeigt eine Ausführungsform eines erfindungsgemäßen A/D-Blitzwandlers für 8 Bits. Der Wortbestandteil "Blitz" weist normalerweise darauf hin, daß die Analog/ Digital-Umwandlung bzw. der Vergleichsvorgang in einem Schritt während einer Taktperiode erfolgt. Wie weiter unten ausführlicher erläutert, läßt sich die Schaltung nach 3?ig. 2 als "Zweischritt-Blitzwandler" bezeichnen, bei welcher ein Schritt dazu dient, den "groben" Wert einer Eingangsspannung (V^) mit den vier höchstwertigen Bits (HWB) zu bestimmen, während der zweite Schritt benutzt wird, um den "feinen" Wert von Yj^ mit den vier niedrigstwertigen Bits (NViTB) zu bestimmen. Der Wandler ist in zwei 4-Bit-Abschnitte unterteilt, deren Ausgänge später wiedervereinigt werden, um die gewünschte 8-Bit-Information zu erhalten .

35

Der eine 4—Bit-Abschnitt wird als "Grobabschnitt" und der andere 4-Bit-Abschnitt als "Feinabschnitt" bezeichnet.

- 10 -

Der Grobabschnitt enthält Einrichtungen zur Unterteilung der Referenzspannung in 2 "Grobsegmente" und zum Fühlen, welches Grobsegment die gerade abgefragte (oder gemessene) unbekannte Eingangsspannung einklammert. Der Feinabschnitt enthält Einrichtungen zur Unterteilung jedes der 2 Grobsegmente in 2 feine Untersegmente und zum Fühlen, welches feine Untersegment die abgefragte unbekannte Eingangsspanung einklammert. Der Grobabschnitt enthält eine grobe Widerstandskette 22 mit 2 Grobabgriffen (TGi), die in Abständen gleicher Schrittweite entlang der Kette angeord-

Zl

net sind, ferner 2 als Torschaltungen wirkende Schalt-

Zl h.

glieder (TGGi) zur Kopplung der 2 Abgriffe mit 2' "Grob"-Vergleichern und schließlich eine einen "Grob"-Codierer bildende Logikanordnung 28. Der Feinabschnitt enthält eine

Zl feine Widerstandskette 24, bestehend aus 2 Segmenten, deren jedes seinerseits in 2 feine Untersegmente unterteilt

Zj.

ist, zwischen denen 2 -1 Abgriffe gebildet sind. Der Fein-

Zl

abschnitt enthält außerdem 2 -1 Torschaltglieder pro Seg-

Zl Zl

ment, um die 2 -1 Abgriffe eines Segmentes mit 2 -1 zugeordneten Fein-Vergleichern zu koppeln, sowie eine einen "Fein"-Codierer bildende Logikanordnung 30.

Die grobe Widerstandskette (Grobwiderstandsnetzwerk) 22 kann dadurch gebildet werden, daß man diskrete ohmsche Elemente gleichen Widerstandswertes, die in Reihe zueinander zwischen V-^gj,+ und V^-^ geschaltet sind, mit Abgriffen verbindet, die an den Verbindungsstellen zwischen den Widerstandselementen gebildet oder dort angeschlossen sind. Außerdem kann ein Abgriff (z.B. TC16) an das Ende des mit Vggj,+ verbundenen Widerstandes (z.B. R16) angeschlossen sein. Alternativ läßt sich das Grobwiderstandsnetzwerk 22 auch mittels eines einzigen Widerstandselementes bilden, das zwischen die negative Referenzspannung Vrvg-p- und die positive Referenzspannung Vg-g-g,+ geschaltet ist. Die Abgriffe werden entlang dem Grobwiderstandselement 22 an Stellen gebildet oder angeschlossen, die im wesentlichen gleich großen ohmischen Teilschritten entsprechen,

- 11 -

• ft #

so daß im wesentlichen gleiche Spannungs-Teilbeträge an den zwischen den Grobabgriffen liegenden Grobsegmenten abfallen. Infolgedessen ergibt sich ein monotoner Spannungsanstieg, wenn man entlang dem Grobwiderstandselement vom Abgriff» der am nächsten an V^g-g,- liegt, zum Abgriff, der am nächsten an V™™+ liegt, fortschreitet.

Das Grobwiderstandsnetzwerk 22 ist ein relativ niederohmiger Wirkwiderstand. Bei der in Fig. 2 dargestellten Ausführungsform sei die Gesamtimpedanz des Netzwerkes 22 zwischen V™«^+ und Vggp- ungefähr gleich 500 O^m. Das Netzwerk 22 ist in 16 (d.h. 2 ) Grobsegmente unterteilt, deren Widerstandswerte im wesentlichen einander gleich sind (z.B. jeweils ungefähr 30 Ohm), um 16 im wesentlichen gleiche Referenzspannungsstufen zu erhalten, die durch 4 Bits dargestellt werden können. In der nachstehenden Beschreibung sei der Einfachheit halber vorausgesetzt, daß Vgjvg,- dem Massepotential entspricht und Vg-g-g,+ gleich 6,4 Volt ist. Somit ist der Spannungsabfall (AVC) an jedem Grobsegment gleich 400 Millivolt, und die Spannung an einem nächstfolgenden Abgriff entlang der Kette ist um 400 Millivolt grosser als die Spannung am vorhergehenden Abgriff.

Es sind 16 "Grob"-Vergleicher (OCi) vorgesehen, jeweils ein Exemplar für jeden Grobabgriff entlang dem Widerstandsnetzwerk 22 und ein sechzehnter Vergleicher für den Abgriff, an den die Spannung Vg-gj,+ gelegt ist. Der sechzehnte Vergleicher fühlt eine Überlaufbedingung, d.h. wenn V_1n größer ist als Vg^+· In Fällen, in denen das Fühlen ^O einer Überlaufbedingung nicht nötig ist, kann der sechzehnte Vergleicher weggelassen werden.

Zu jedem Grobabgriff (TCi) am Grobwiderstandsnetzwerk 22 ist ein Grob-Torschaltglied (TGCi) vorgesehen, um den betreffenden Grobabgriff (TCi) wahlweise mit dem Referenzeingang des jeweils zugeordneten Grοbvergleichers (CCi) zu koppeln. Die Grobvergleicher und die Feinvergleicher

- 12 -

können vom gleichen Typ wie der in Fig. 6 gezeigte Vergleicher sein. Es können jedoch stattdessen auch andere geeignete Vergleicher verwendet werden.

Die Ausgangsgrößen (OGGi) der Grobvergleicher werden auf eine Logikanordnung 28 gegeben, die einen Grob-Decoder/ Codierer darstellt und folgendes liefert: 1) eine Grobanzeige des Wertes von V™, und 2) Steuersignale, die anzeigen, welches Grobsegment die gerade abgefragte Eingrangsspannung einklammert. Der Decoder/Codierer 28 kann von einem Typ sein, wie er in den integrierten Schaltungen CA33OO und CA33Q8 des Herstellers RGA Corporation verwendet xvird und in einem entsprechenden Datenblatt der RCA Corporation beschrieben ist. Alternativ kann der Decoder/ Codierer 28 irgendeine Ausführungsform bekannter Decoder/ Codierer-Anordnungen sein, welche die vorstehend genannten Funktionen 1) und 2) erfüllen können.

Das Peinwiderstandsnetzwerk 24· ist ein relativ hochohmiges Widerstandsgebilde , das parallel zu dem relativ niederohmigen Grobwiderstandsnetzwerk 22 zwischen V™™- und-

ist. Das Widerstandsnetzwerk 24 ist in

16 (d.h. 2 ) feine Widerstandselemente oder "Feinsegmente" unterteilt, deren jedes parallel zu einem zugeordneten Grobsegment geschaltet ist, wie es die Fig. 3 zeigt. Jedes

h.

Feinwiderstandselement ist seinerseits wiederum in 2 (bzw. 16) Untersegmente unterteilt, um 2 (bzw. 16) feine Referenzspannung-Abstufungen zwischen jedem Paar von Grobabgriffen (TCi und TCi+1) zu schaffen. Immer zwischen jeweils zwei feinen Untersegmenten jedes Widerstandselementes ist ein Feinabgriff (Tfi) angeschlossen oder gebildet, so daß sich zwischen jedem Paar von Grobabgriffen jeweils 15 Feinabgriffe (Tf1 bis Tf15) ergeben, an denen 15 verschiedene feine Referenzspannungspegel (V_f. bis V^₁-) geliefert werden. Wie in Fig. 3 gezeigt, gibt es also für jedes Grobsegment eine Gruppe oder Menge von 15 Feinabgriffen (Tfi), die in aufsteigender Folge von Tf1 bis

Tf15 bezeichnet sind , wenn man längs dem Widerstandsnetswerk vom Knoten i zum nächstfolgenden "höheren" Knoten (i+1) fortschreitet. Wie im Falle des Grobwiderstandsnetzwerkes kann jedes feine Widerstandselement ein einziger Widerstandsstrang sein, der zwischen zwei Grobabgriffe geschaltet ist und an Stellen, die im wesentlichen gleiche ohmische Teilschritte entlang dem Strang definieren, mit Abgriffen ausgebildet oder verbunden sind. Alternativ kann das Feinwiderstandselement auch aus im x^esentlichen gleichen "diskreten" Widerständen gebildet sein, die in Reihe geschaltet sind.

Der gesamte Widerstandswert des Feinwiderstandselementes zwischen einem Paar von Grobabgriffen ist typischerweise hundertmal so groß wie der Widerstandswert des zwischen diese beiden Abgriffe geschalteten Grobwiderstandes (Rc). Wenn z.B. der Wert eines Grobwiderstandes ungefähr gleich 30 Ohm ist, dann hat das Feinwiderstandselement einen Widerstandswert von 3200 0hm, und die Impedanz zwischen jeweils zwei Feinabgriffen ist ungefähr gleich 200 0hm. Somit ist der Spannungspegel an jedem Grobabgriff hauptsächlich durch den Grobwiderstandwert bestimmt.

Ein wesentlicher Vorteil der erfindungsgemäßen Schaltung besteht darin, daß das Feinwiderstandsnetswerk 24· aus relativ hochohmigen Abschnitten gebildet werden kann. Das FeinwiderStandsnetzwerk kann also auf einer integrierten Schaltung unter Beanspruchung von relativ wenig Platz gebildet werden und verbraucht beträchtlich weniger Leistung als die Schaltungsanordnung nach dem Stand der Technik.

Eine Gestaltungsskizze eines Teils eines Feinwiderstandselementes zeigt die Fig. 4-. In der erfindungsgemäßen Schaltung ist jedes Feinwiderstandselement aus einer langgestreckten N-JDiffusion und einer langgestreckten P-Diffusion gebildet, die im wesentlichen parallel zueinander geschaltet sind und die geforderten Ohmabstufungen mit

extrem hoher Packungsdichte liefern. Entlang der langgestreckten Diffusion sind P- und N-Transistören gebildet, um die Diffusion in einzelne, im wesentlichen gleiche Ohmteilschritte zu unterteilen. Die Skizze zeigt einzelne, von den Diffusionen wegstehende Lappen. Diese Lappen bilden die Abgriffe entlang den Diffusionen und wirken außerdem als Source/Drain-Gebiete der die Fein-Torschaltglieder bildenden Transistoren, welche die jeweils zugeordneten Abgriffe mit dem Eeferenzeingang ihres jeweils zugeordneten Feinvergleichers koppeln.

Die Verwendung parallelgeschalteter N- und P-Diffusionen bringt einige wesentliche Vorteile. Als Beispiel sei angenommen, daß die Eingangsspannung Vj^ einen Dynamikbereich zwischen 0 und 6,4- Volt umfaßt. Würde man ein Torschaltglied mit einem einzigen MOS-Transistor verwenden, um einen Abgriff mit einem Vergleicher zu verbinden, dann könnte der Transistor dieses Gliedes in manchen Fällen in der Sourcefolger-Betriebsart leiten und dadurch einen Offset hervorrufen. Da außerdem die Glieder durch gegenphasige Taktsignale angesteuert werden, wird Ladungsinjektion beim Schalten nahezu neutralisiert, was zu einer kürzeren Beruhigungszeit führt.

Wenn man also zur Bildung des Widerstandselementes nur eine einzige N-Diffusion oder nur eine einzige P-Diffusion verwenden würde, müßte man ein vollausgebildetes (d.h. komplementäres) Torschaltglied benutzen, um die vollen Feinabgriffspannungen auf die Vergleicher zu koppeln. Dies würde eine weitere Metallverbindung zwischen dem Torschaltglied und der N- oder der P-Diffusion erfordern, was die Verdrahtung sehr schwierig machen würde. Durch Parallelschaltung gleicher N- und P-Diffusionen liegen die Source/ Drain-Gebiete der'Torschaltglied-Transistoren an jedem einzelnen Abgriff auf demselben Potential. Die Folge ist, daß der Verdrahtungsaufwand minimal gehalten wird und der Dynamikbereich der Referenzspannung und der Eingangsspan-

- 15 -

6 S * »

- 15 nung ganz ausgenutzt werden kann.

Die das Feinwiderstandselement bildenden langgestreckten R- und P-Diffusionen bilden auch die Source/Drain-Gebiete der Torschaltglied-Transistoren, die verwendet werden, urn die "Abgreif"-Punkte des Feinwiderstandselementes mit den entsprechenden Feinvergleichern zu koppeln.

Das Schaltbild der in Fig. 4 als Gestaltungsskizze gezeigten Anordnung ist in Fig. 5 dargestellt. Ilenn das Signal 'fsci hoch und das Signal fsci niedrig wird, dann werden 3edes Untersegment (z.B. R-p^) der N-Diffusion und das entsprechende Untersegment der P-Dif fusion (z.B. Kpp/i) parallel zueinander über die jeweils zugeordneten Tor-Schaltungstransistoren (TGfNI und TGfPI)mit dem Eingang des jeweils zugeordneten Feinvergleichers (z.B. Fd) verbunden. Die Analyse der Gestaltungsskizze und des resultierenden Schaltbildes offenbart, daß es sich um eine sehr kompakte, mit geringen parasitären Erscheinungen behaftete und effiziente Ausführungsform handelt.

Es sind insgesamt 16 Gruppen (TGfi) von Fein-Torschaltgliedern vorgesehen, wobei jede Gruppe aus 15 Torschaltgliedern besteht. Jede Gruppe von Fein-Torschaltgliedem wird durch ein Steuersignal (fsci) aktiviert, das durch die Grob-Logikanordnung 28 erzeugt wird. Während des Betriebs des A/D-Wandlers ist zu jeder beliebigen Zeit jeweils nur eine Gruppe von Fein-Torschaltgliedem aktiviert. Wenn die Gruppe von Torschaltgliedern aktiviert wird, werden die zu dieser Gruppe gehörenden 15 Fein-Torschaltglieder mit den Eingängen der zugeordneten Feinvergleicher gekoppelt.

Die Figuren 2 und 5 sollten zeigen, daß immer wenn ein Grobsegment eine Eingangsspannung einklammert, die 15 Exemplare der innerhalb dieses einklammernden Grobsegmentes enthaltenen Gruppe von Feinabgriffen (Tfi) über 15

- 16 -

zugehörige Torschaltglieder TGfj (1-15) mit den Referenzc in gangen von einseinen Vergleichern gekoppelt werden, und zwar in einer derartigen Zuordnung, daß die Ordnungszahl eines Abgriffs innerhalb der betreffenden Gruppe immer der

5 Ordnungszahl des damit gekoppelten Vergleichers entspricht.

Es sind 15 Feinvergleicher (101 bis 1015) vorgesehen, die von dem in lig· 6 gezeigten Typ sein können oder durch irgendeine andere von mehreren bekannten Vergleicherschaltungen gebildet sein können, deren Ausgänge mit einer Speichereinrichtung zum Halten und Speichern gekoppelt werden können. Die Feinvergleicher haben zwei Eingänge. Der eine Eingang empfängt das gerade abgefragte Eingangssignal V-qj· Der andere Eingang empfängt eine "ausgewählte" Fein-Referenzspannung. Wie in Fig. 6 gezeigt, ist dieses Referenz-Eingangs sign al eines Vergleichers (i) irgendeine der 16 Feinspannungen V-..Beispielsweise werden die Feinspannungen (V_f/|) vom ersten Feinabgriff (T_f^j) eines jeden der 16 Grobsegmente über die jeweils zugehörigen Fein-Torschaltglieder TGfj,1 im Multiplex auf den ersten Feinvergleicher FCI gegeben. In ähnlicher Weise werden die Feinspannungen (V^.j-) vo^m 15"-ten Feinabgriff (T-.,-) eines jeden der 16 Grobsegmente über die ihnen zugeordneten Fein-Torschal tglieder TGfj,15 an den Vergleicher FG15 gelegt.

Im einzelnen gelangen die am Signaleingang und am Referenzeingang angelegten Größen über jeweils ein Schaltglied (TGS bzw. TGR) auf einen Eingangskondensator 01, wo ihre Werte verglichen werden. Eine eventuell sich ergebende

oO Differenz wird über Inverter 11 und 12 verstärkt, die zwei Stufen von Verstärkungen bilden. Das verstärkte Ausgangssignal von 12 wird auf eine Halteschaltung ( Zwischenspeicher oder "Latch") gegeben, die das Signal speichert, für eine nachfolgende Verarbeitung in der Decoder/Codierer-Logikanordnung 30.

Die Ausgangssignale (Ofei) der Vergleicher gelangen also

- 17 -

zu der "feinen" Decoder/Codierer-Logikschaltung 30 (Pig. 2), die nachstehend auch als Fe in -Logik se haltung "bezeichnet wird. Die Schaltung 30 liefert eine Ausgangsgröße, die den Wert der abgefragten Eingangsspannung innerhalb ihrer vier niedrigstwertigen Bits (NWB) anzeigt.

Der Betrieb des erfindungsgemäßen A/D-Wandlers läßt sich am besten anhand der Figuren 2 und 3 erläutern. Wie bisher sei auch hier angenommen, daß
a) VgJj₁,+ bei 6,4 Volt liegt,

b) Vp₁Tj,- das Massepotential ist,

c) die Spannung an jedem Grobsegment dann gleich 400 Millivolt beträgt und in Teilschritten von jeweils 400 Millivolt entlang dem Grobnetzwerk 22 ansteigt, und

d) die Spannung an jedem feinen Unterseginent dann gleich 25 Millivolt ist und in Teilschritten von jeweils 25 Millivolt entlang dem Feinnetzwerk ansteigt.

Die abzufragende Eingangsspannung (Vj^) wird über die abfragenden Schaltglieder TGS, die kurzzeitig aktiviert werden, auf die Eingänge der 16 Grobvergleicher und der 15 Feinvergleicher gegeben. Dies unterscheidet sich von der Schaltung nach dem Stand der Technik, wo 256 Vergleicher geladen oder entladen werden mußten. Nachdem das Eingangssignal "eingegeben" ist, werden die Abfrage-Schaltglieder gesperrt. Jedoch bleibt der Wert von Vj_n an den Eingängen der Vergleicher gespeichert. Nach der Abfrage von V-™ wird ein Referenz-Steuersignal CL^-g-^ angelegt, um alle Grob-Torschaltglieder (TGCi) gleichzeitig zu aktivieren.

Die an allen Grobabgriffen (TCi) vorhandenen Referenzspannungen werden dann über ihre jeweils zugeordneten Grob-Torschaltglieder (TGCi) auf den Referenzeingang des jeweils zugeordneten Grobvergleichers (CCi) gegeben.

Die Ausgänge (OCi) aller Grobvergleicher liefern dann je-

- 18 -

360A158

weils ein Signal, das anzeigt, ob die an den betreffenden Vergleicher angelegte Grob-Referenzspannung (VCi) größer oder kleiner ist als der Wert von V-™, der zuvor an den Vergleichereingang gelegt wurde.

Zur Erleichterung der Beschreibung sei angenommen, daß der Ausgang OGi eines Vergleichers "niedrig" bzw. gleich dem Logikwert "O" wird, wenn V™ größer ist als die dort angelegte Referenzgröße VGi, und daß der Ausgang OCi "hoch" bzw. gleich dem Logikwert "1" wird, wenn V™ kleiner ist als VCi.

Als Beispiel sei nun angenommen, daß an die Vergleicher ein Eingangssignal V-^ mit einer Amplitude von 612,5 Millivolt gelegt wird. Anschließend wird, wenn die betreffenden "lokalen" Referenzspannungen (VCi) angelegt werden, der Ausgang 0C1 niedrig, während die Ausgänge der übrigen Grobvergleicher hoch werden. Die Ausgangsgrößen aller Grobvergleicher werden auf die Decoder/Codierer-Logikanordnung 28 gegeben, die auf einer Signalleitung fsc2 ein Aktivierungssignal liefert und auf allen übrigen Leitungen fsci ein Sperrsignal aufrechterhält. Das heißt, die Anordnung 28 ist so ausgelegt, daß sie ein Aktivierungssignal auf der Leitung fsc2 und ein Sperrsignal auf den anderen Leitungen fsci erzeugt, wenn 0C1 niedrig ist und 0C2 (und jeder der übrigen Ausgänge OCi) hoch ist. Die Aktivierung von fsc2 zeigt an, daß V_Irf in einem Bereich zwischen VO1 und VC2 liegt und daß diejenigen Feinsegmente ausgewählt werden müssen, die über das Grobsegment R2 geschaltet sind. Die Anordnung 28 codiert außerdem die von den Grobvergleichern empfangene Information und liefert die vier höchstwertigen Bits (HWB) der die Eingangsspannung V-Q.J betreffenden Information. Unter der Voraussetzung, daß dem Spannungsbereich zwischen 0 Volt und VC1 (oder (?C1) ein Binärwert von 0000 zugeordnet ist, wird eine zwischen VC1 und VC2 liegende Ausgangsgröße als Binärwert 0001 ausgelesen (d.h. größer als 0,4· Volt und kleiner als 0,8 Volt). - 19 -

Hun schließt sich, der zweite Schritt zur Bestimmung des Wertes von V_TW an. Das aktivierende Signal auf der Leitung fsc2 aktiviert die 15 Pein-Torschaltglieder TGf2 (1-15), wodurch alle diejenigen Pein-Referenzspannungen (Vfi), die entlang dem Grobsegment R2 erzeugt werden, auf die zugeordneten Feinvergleicher PC1 bis FC15 gegeben worden,

Wie oben sei angenommen, daß der Ausgang (Ofi) eines Feinvergleichers niedrig wird, wenn Vj_n größer ist als die an den Vergleichereingang gelegte örtliche Referenzspannung (Vfi), und daß Ofi hoch wird, wenn Vj^ kleiner ist als Vf i.

einen angenommenen Wert von 612,5 Millivolt fühlen die Feinvergleicher FC1 bis PCS einen V-p,_T-Wert, der größer ist als die örtlichen Referenzspannungen Vfi. Somit werden die Ausgänge (Of1 bis OfS) der Vergleicher PG1 bis PCS niedrig.

Die Ausgänge Of9 bis Of15 der Vergleicher PC9 bis PG15 haben "hohen" Wert, was anzeigt, daß V-r*_T kleiner ist als V9 bis V15· Die Ausgangssignale der Peinvergleicher werden auf die Logikanordnung 30 (Pein-Codierer) gegeben. Der Codierer 30 ist so ausgelegt, daß or, wenn Of1 bis OfS niedrig ist und Of9 bis Of15 hoch ist, einen 4-Bit-Code liefert, der den Wert von V™ innerhalb seiner vier niedrigstwertigen Bits (NWB) darstellt. Die vier erzeugten MB-Werte wären 1000. Durch Kombination der während des ersten Schrittes gelieferten höchstwertigen Bits mit den während des zweiten Schrittes gelieferten niedrigstwertigen Bits erhält man also für den Pail, daß V_1n gleich 612,5 Millivolt ist, eine binäre Auslesung in folgender Porm:

HWB KWB

0001 1000

Bei der vorstehend beschriebenen Ausführungsform sind

- 20 -

O ♦ if

die Grob- und FeinwiderStandsnetzwerke in gleiche Abstufungen unterteilt. Es sei erwähnt, daß die Verwendung eines Grob- und eines Peinwiderstandsnetzwerkes den weiteren Vorteil hat, daß auf recht einfache Weise die Erzeugung von Referenzspannungen möglich ist, die anders als die oben beschriebenen Spannungen sind. So kann z.B., wie in Fig. 7 gezeigt, der erste Abgriff (TfI) entlang dem Feinnetzwerk an einen Punkt gelegt werden, der eine Spannung V1 liefert, die gleich der Hälfte (1/2) des Wertes jedes Fein-Teilschrittes (AV_f) ist. Die nachfolgenden Abgriffe entlang dem Feinnetzwerk können in Abständen von jeweils einem vollen. Fein-Teilschritt angeordnet werden. Die Spannung an einem beliebigen Abgriff (Tfi) drückt sich dann jedoch folgendermaßen aus:

Γ 1

!i · AV - 1/2 AV^ '

wobei i die Nummer (Ordnungszahl)des Abgriffes entlang dem Feinnetzwerk ist. Durch dieses Merkmal ist es möglieh, einen Vergleicherpunkt auf 1/2 des niedrigstwertigen Bits einzustellen, was auf dem hier in Rede stehenden Gebiet der Technik wünschenswert ist.

Die an einem bestimmten Grobsegment abfallende Spannung kann auch in einfacher V/eise gesteuert oder verändert werden. Gemäß der Fig. 7 kann z.T3. ein Widerstand Rx, der parallel zum Widerstand Rc geschaltet ist und dessen Widerstandswert 16-mal so hoch wie derjenige von Rc ist, verwendet werden, um die Spannung am Knotenpunkt TC1 auf einen Wert zu stellen, der um ein Sechzehntel kleiner ist als im Falle des Fehlens von Rx. Dieses Merkmal kann benutzt werden in Verbindung mit der Einstellung des ersten Feinabgriffs auf 1/2 NWB, um Referenzspannungsvergleiche an Punkten durchzuführen, die halben Werten der niedrigstwertigen Bits entsprechen.

Vorstehend wurde die Erfindung anhand eines 8-Bit-Wandlers-

— 21 —

erläutert, natürlich ist die Erfindung genauso gut auf A/D-Wandler anwendbar, die mit einer größeren oder mit einer kleineren Anzahl von Bits auflösen. Allgemein wird vorgeschlagen, die "n" Bits in zwei Abschnitte zu unterteilen. Beim vorstehend beschriebenen Ausführungsbeispiel werden die "n" Bits in zwei Abschnitte jeweils gleicher Anzahl von Bits aufgeteilt. Die Aufteilung braucht jedoch nicht zu gleichen Teilen erfolgen, obwohl dies normalerweise am vorteilhaftesten ist. So kann ein Abschnitt χ Bits und der andere Abschnitt n~x Bits enthalten. JDer eine Abschnitt (angenommenerweise der Grob-Abschnitt) erfordert dann 2^X Grobsegmente, und der andere Abschnitt (z.B. der feine Abschnitt) benötigt 2^^ri"~^x' feine Untersegmente pro Grobsegment. Außerdem wird der eine (z.B. der grobe) Abschnitt im allgemeinen bis zu 2^X Abgriffe haben, während

der andere (z.B. der feine) Abschnitt im allgemeinen 2⁽-'ⁿ~^x -1 Abgriffe haben wird.

Die Unterteilung des Widerstandsnetzwerkes in zwei Abschnitte bringt folgende wesentliche Vorteile:

1) Die Gesamtimpedanz ist vergleichbar mit derjenigen beim Stand der Technik, jedoch brauchen nur 1/16 der Anzahl von Vergleichern geladen oder entladen zu werden.

2) Die Geschwindigkeit der Vergleicher ist schneller, weil die vernetzte Leiter der decodierten NWB mit weniger Kapazität behaftet ist und der Schaltweg nur durch eines der Torschaltglieder geht.

Obwohl die Gesamtimpedanz des Grobwiderstandsnetzwerkes vergleichbar mit der Gesamtimpedanz bekannter Netzwerke ist, sind weniger Metallkontakte entlang dem Grobwiderstandsnetzwerk vorhanden. Was das feine oder hochohmige Netzwerk betrifft, so ist der Widerstandswert zwischen Abgriffen wesentlich höher als beim Stand der Technik, wodurch .Kontaktwiderstandsvariable minimal sind. Der Gesamtwiderstand ist somit günstiger verteilt.

- 22 -

Die Anzahl der Vergleicher vermindert sich von 256 auf 31, so daß die in die Widerstandsleiter injizierte Ladung auf den achten Teil vermindert ist.

- Leerseite -

Claims (8)

1. Patentan Sprüche

   \1^ Mit Abgriffen versehenes V/ider Standsnetzwerk, das zwischen eine erste und eine zweite Klemme geschaltet ist, um an seinen Abgriffen 2ⁿ Stufenwerte einer an die Klemmen gelegten Referenzspannung zu liefern, für die Verwendung in einem Analοg/Digital-Wandler mit n-Bit-Ausgang, wobei η eine ganze Zahl größer als 2 ist, dadurch gekennzeichnet, daß das Netzwerk folgendes aufweist:

   ein grobes, relativ niederohmiges Widerstandsnetzwerk (22), das zwischen die erste und die zweite Klemme (

   und V

   REF"

   geschaltet ist und in 2 Grobsegmente unter-

   teilt ist, um 2 im wesentlichen gleiche ohmsche Teilwiderstände (R1 usw.) zu bilden, wobei χ eine ganze Zahl (z.B. 4) größer als η (z.B. 8) ist;

   ein feines, relativ hochohmiges Netzwerk (24), das 2^X Widerstandselemente aufweist, deren jedes mit einem jeweils zugeordneten Grobsegment parallelgeschaltet ist und in 2^ⁿ~^x' feine Untersegmente unterteilt ist.
2. 2. Widerstandsnetzwerk nach. Anspruch. 1, dadurch gekennzeichnet, daß jedes äer Wxderstandselemente des feinen Netzwerkes (24) eine Impedanz hat, die größer ist als die Impedanz des jeweils mit ihm verbundenen Exemplars cL^er Grobsegmente.
3. 3. Widerstandsnetzwerk nach Anspruch 1, dadurch gekennzeichnet, daß entlang dem groben Netzwerk 2^X Grobabgriffe (TC1-TG16) gebildet sind, von denen 2^X-1 Exemplare (TCI-TCi5) an Verbindungspunkten zwischen benachbarten Grobsegmenten gebildet sind und das restliche Exemplar (TC16) an einem Ende (V^-g-n+) des groben Netzwerkes gebildet ist.
4. 4. Widerstandsnetzwerk nach Anspruch 5» dadurch gekennzeichnet, daß entlang jedem der Wxderstandselemente des feinen Netzwerkes 2^ⁿ"~^x^-1 Feinabgriffe gebildet sind.
5. 5. Widerstandsnetzwerk nach Anspruch 4, dadurch gekennzeichnet, daß das erste feine Untersegment einen anderen ohmschen Widerstandswert als die anderen feinen Untersegmente hat.
6. 6. Widerstandsnetzwerk nach Anspruch 4, dadurch gekenn- J₁Q zeichnet,

   daß jedes der Wxderstandselemente des feinen Netzwerkes ein erstes und ein zweites Diffusionsgebiet (P+ und N+) enthält, deren jedes in 2^ⁿ~^x-⁾ feine Untersegmente unterteilt ist (bei Tf1 (i), usw.); daß ein Ende jedes feinen Untersegmentes (z.B. Tf1 (i)) in jedem Diffusionsgebiet über die Stromleitungsstrecke eines Transistors mit einem jeweils zugeordneten An-

   * C β«

   Schluß (z.B. 3PC1) aus einer Gruppe von Anschlüssen (I¹GI-15) verbunden ist, die allen Widerstandselementen des feinen Netzwerkes gemeinsam ist, wobei jeder mit dem ersten Diffusionsgebiet verbundene Transistor einen Leitfähigkeitstyp hat, der entgegengesetzt dem Leitfähigkeitstyp eines mit dem zweiten Diffusionsgebiet verbundenen Transistors ist,

   so daß mit jedem Anschluß der erwähnten Gruppe jeweils ein Paar komplementärer Transistoren verbunden ist, das ein Torschaltglied bildet (z.B. TGf1,i).
7. 7. Analog/Digital-Wandler mit einer Auflösung von 2ⁿ Bits, der ein Widerstandsnetzwerk nach einem der Ansprüche bis 6 aufweist und ferner folgendes enthält: eine Signaleingangsklemme zum Empfang einer Eingangsspannung, deren Amplitude bestimmt werden soll, und eine Vergleicheranordnung zum Vergleichen der Spannung an der Eingangsklemme mit Spannungen, die an dem mit Abgriffen versehenen Widerstandsnetzwerk erzeugt werden, *

   dadurch gekennzeichnet, daß die f Vergleicheranordnung folgendes enthält: *■

   eine erste Vergleichereinrichtung (Grobvergleicher 1-16, 28) zum Vergleichen der Eingangsspannung mit den Spannungsstufenwerten an den GrobSegmenten, um den groben Wertebereich festzustellen, in dem die Eingangsspannung liegt, und um ein Steuersignal (fsci, usw.) zu erzeugen, welches das die Eingangsspannung einklammernde Grobsegment anzeigt;

   eine zweite Vergleichereinrichtung (TGf1-15» 3Pe invergleicher 1-15)» die auf das Steuersignal anspricht, um die Spannung an der Eingangsklemme mit nur denjenigen Spannungsstufenwerten zu vergleichen, die an den

   /-.Cn— χ)

   2^{K y} feinen Untersegmenten desjenigen Widerstandselementes des feinen Netzwerkes erzeugt werden, das dem die Eingangsspannung einklammernden Grobsegment parallelgeschaltet ist.
8. 8. Analog/Digital-Wandler nach Anspruch 7» dadurch gekennzeichnet,

   daß die erste Vergleichereinrichtung nicht mehr als 2^X Vergleicher (Grobvergleicher 1-16) enthält und eine Schalteinrichtung (TGC1-16) aufweist, um Jeden dieser Vergleicher mit einem ihm zugeordneten Exemplar der 2^X Segmente entlang dem groben Widerstandsnetzwerk zu koppeln;

   daß die zweite Vergleichereinrichtung nicht mehr als 2^ⁿ~^x^-1 Vergleicher (ίΌ+1-415) enthält;

   so daß die Gesamtanzahl von Vergleichern für die Erzeugung von 2ⁿ Bits nicht größer ist als 2^x+2^ⁿ""^x^-1.