DE2816259A1

DE2816259A1 - Analog-digital-wandler in form einer ladungsgekoppelten halbleiterschaltung

Info

Publication number: DE2816259A1
Application number: DE19782816259
Authority: DE
Inventors: Michael Francis Tompsett
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1977-04-18
Filing date: 1978-04-14
Publication date: 1978-10-19
Also published as: NL7803905A; US4136335A; GB1599150A; JPS53129945A

Description

Beschreibung

Die Erfindung betrifft eine Halbleiter-Ladungsübertragungsvorrichtung mit einer ersten räumlichen Folge von Ladungsübertragungsplätzen zum Verschieben analoger Ladungspakete gemäß einem analogen Eingangssignal, mit einer zweiten räumlichen Folge von Hilfsladungsspeicherplätzen, die je in der Nähe eines entsprechenden Übertragungsplatzes liegen, und mit einer Steuervorrichtung zum selektiven übertragen von Ladung von einem Übertragungsplatz zu einem entsprechenden Hilfsladungsspeicherplatz.

In der Nachrichtenübertragung besteht oft der Wunsch, ein analoges Eingangssignal in ein binäres digitales Ausgangssignal umzuwandeln, um Signalverarbeitungen, wie Signalverstärkung oder Signalregeneration längs des ÜbertragungswegeSjwirtschaftlicher durchzuführen. Derzeitige Analog-Digital- (A/D-) Wandler neigen dazu, daß sie recht teuer sind, und zwar aufgrund ihrer Hybridstrukturen mit genau benötigten Toleranzen, d. h. mit genau hergestellten Einzelelementen, die nicht in Form kompakter integrierter Schaltungen vorliegen.

809842/ 1053

2 B16 2

In der ÜS-PS 3 958 210 befindet sich die Beschreibung eines elektronischen Systems zur Analog-Digital-Umwandlung, das eine ladungsgekoppelte Halbleitervorrichtung umfaßt, wobei die Eigenschaften von Halbleiteroberflächenpotentialmulden zur Ladungsspeicherung und Ladungsverschiebung in Abhängigkeit von Spannungen, die über den Mulden liegenden Elektroden zugeführt werden, ausgenutzt werden. Der die ladungsgekoppelte Halbleitervorrichtung betreffende Teil dieses Systems erzeugt jedoch lediglich eine digitale Zähldarstellung (unitäres Zahlensystem, d. h., ein auf der Zahl 1 basierendes Zahlensystem) des analogen Eingangssignals, und dieses System erfordert eine komplexe Logikschaltungsanordnung, um diese digitale Zähldarstellung in die letztlich gewünschte Darstellung im Binärzahlensystem umzuwandeln. Mit anderen Worten, ein analoges Eingangssignal, das die Zahl η darstellt, wird durch den Teil der ladungsgekoppelten Vorrichtung in eine "unitäre" Folge von lediglich η "Einsen" (1, 1, 1, ... 1, 1, 1) gemäß dem unitären Zahlensystem umgewandelt und nicht direkt in die gewünschte Binärfolge von "Einsen" und "Nullen" gemäß dem Binärzahlensystem. Bei diesem bekannten System ist daher eine komplexe Logikschaltungsanordnung erforderlich, für die anschließende Umwandlung der "unitären" Folge in eine entsprechende binäre Digitalfolge, wie (1, 0, 1 ... 0, 1, 1),

809842/ 1053

— fi —

was n=1x2¹ + Οχ2^{Χ 1} + 1X2¹"²+...+ Ox2² + 1x2¹ + 1x2° bedeutet. Dabei ist i so gewählt, daß 1x2^x das "höchstwertige Bit" der Zahl η ist.

Es besteht daher der Wunsch, eine Halbleitervorrichtung für die direkte Umwandlung eines Analogsignals in dessen Darstellung im Binärzahlensystem verfügbar zu haben.

Die Lösung dieses Problems besteht in einer ladungsgekoppelten Vorrichtung, die dadurch gekennzeichnet ist, daß jeder übertragungsplatz im wesentlichen die gleiche Speicherkapazität wie der entsprechende HilfsSpeicherplatz besitzt, daß die Steuervorrichtung Ladung vom Hilfsspeicherplatz zurück zum Übertragungsplatz überträgt, für eine anschließende Verschiebung durch die Ladungsübertragungsvorrichtung, daß jeder Hilfsplatz eine Ladungsspeicherkapazität aufweist, die halb so groß wie diejenige des vorausgehenden Hilfsplatzes ist, und daß Detektoren vorhanden sind zur Erzeugung eines digitalen Ausgangssignals, das anzeigt, ob die Übertragung zum jeweiligen Hilfsplatz diesen mit Ladung bis zu seiner Kapazität füllt, wodurch das analoge Eingangssignal in ein binäres digitales Ausgangssignal umgewandelt werden kann.

Im folgenden wird die Erfindung anhand einer Ausführungsform

809842/ 1053

näher erläuter. In der Zeichnung zeigen:

Fig. 1 eine Draufsicht auf eine Halbleiter-CCD

(ladungsgekoppelte Vorrichtung) in Form eines Analog-Digital-Wandlers, entsprechend einer speziellen Ausführungsform der Erfindung;

Fig. 2 eine Darstellung von Taktspannungen in Abhängigkeit von der Zeit, zur Beschreibung der Arbeitsweise des in Fig. 1 gezeigten CCD;

Fig. 3.1 die Arbeitsweise eines Teils der in Fig. 1

bis 3.6

gezeigten Vorrichtung für den Fall der Feststellung einer binären "1"; und

Fig. 4.1 die Arbeitsweise des Teils der in Fig. 1 ge-

bis 4.6

zeigten Vorrichtung für den Fall der Feststellung einer binären "0".

Ein erfindungsgemäßes Halbleiter-CCD umfaßt eine zusätzliche Hilfsoberflächenpotentialmulde und einen zusätzlichen Ladungsfühler für jede CCD-Übertragungszelle. Diese Hilfsmulden besitzen in der räumlichen Folge längs der CCD-Trans-

809842/1053

portrichtung Ladungsspeicherkapazitäten im Verhältnis von 1 : 1/2 : 1/4 : 1/8 : etc., und sie werden so betrieben, daß sie der Reihe nach entsprechende Ladungsmengen von der im CCD transportierten Analog-Signalladung subtrahieren. Jede Zelle besitzt einen zugeordneten Ladungsfühler mit einem binären Ausgangssignal, das davon abhängt, ob die festgestellte Ladung größer als eine vorbestimmte Menge ist oder nicht. Dann, und nur dann, wenn vom zugehörigen Ladungsfühler festgestellt worden ist, daß das Signalladungspaket in der η-ten CCD-Zelle einen Ladungsgehalt von mehr als (1/2) aufweist, dann mißt die zugehörige Hilfsmulde eine Ladung gleich (1/2) aus und subtrahiert diese von transportierten Paket. Ansonsten subtrahiert sie keinerlei Ladung. Damit repräsentiert die Folge der Ausgangssignale der Ladungsfühler die ursprüngliche Analogsignalladung (vor irgendwelchen Subtraktionen) im Binärzahlensystem.

Bei einer speziellen Ausführungsform der Erfindung wird ein Halbleiter-CCD mit einem Vier-Phasen-Taktimpulszyklus getrieben. Bei jedem Taktzyklus wird ein anderes Signalladungspaket in ein Eingangsende des CCD injiziert, entsprechend einem anderen Analogsignal,und jedes von diesen Analogsignalen wird in eine binäre Digital-Signaldarstellung umgewandelt. Jede Übertragungszelle des CCD besitzt vier

809842/1053

Plätze pro Zelle. Einer der Übertragungsplätze in jeder Zelle besitzt eine LadungsSpeicherkapazität, die halb so groß wie die des entsprechenden Übertragungsplatzes der vorausgehenden Zelle ist, und jeder solche Übertragungsplatz ist mit einem benachbarten zugeordneten Hilfsplatz und mit einem benachbarten Ladungsfühler, der feststellt, ob Ladung hierin vorhanden ist oder nicht, versehen. Die Speicherkapazität eines jeden solchen Hilfsplatzes ist gleich derjenigen des zugeordneten Übertragungsplatzes.

Wenn während des Betriebs das Analogsignalladungspaket an dem einem Hilfsplatz zugeordneten Übertragungsplatz ankommt, wird Ladung verschoben, um den benachbarten Hilfsplatz zu füllen, und nur wenn dann irgendwelche Ladung im Übertragungsplatz zurückbleibt, was vom benachbarten Ladungsfühler festgestellt wird, dann wird die Ladung im Hilfsplatz an eine Ladungssenke geliefert und somit vom transportieren Analogladungspaket subtrahiert. Wenn dagegen in diesem Übertragungsplatz keine Ladung zurückbleibt, wird die Ladung im Hilfsplatz zurück zum Übertragungsplatz übertragen, um weiter als ein Analogpaket durch das CCD transportiert zu werden. Dadurch werden in jeder Übertragungszelle der Reihe nach Ladungen gleich 1/2 oder 0, 1/4 oder 0, 1/8 oder 0, etc. vom Analogladungspaket subtrahiert, und zwar in Abhängigkeit davon, ob ein je zugehöriges ent-

809842/1053

281R259

sprechendes Binärbit vorhanden ist oder nicht. Demgemäß repräsentiert die Folge der Ergebnisse, Ladung ("1") oder keine Ladung ("0"), der Fühler das ursprüngliche Analogsignal im Binärzahlensystem.

In Fig. 1 ist ein Vier-Phasen-Halbleiter-CCD dargestellt durch eine Eingangsdiodenzone 11 zusammen mit Elektroden 12, 13, 14, ... 25, 26 ... Wie es auf diesem Gebiet bekannt ist, überlappt jede Elektrode ihre nächstbenachbarte Elektrode und sie ist von der oberen Oberfläche eines einkristallinen halbleitenden Siliciumkörpers durch eine Siliciumdioxidschicht getrennt. Somit steuert die einer jeden Elektrode zugeführte Spannung das Oberflächenpotential der je entsprechenden darunterliegenden Oberflächenzone des Körpers. Eine Steuerschaltungsanordnung 100 liefert diese zugeführten Spannungen. Insbesondere werden die Spannungen an die Elektroden 12 und 13 entsprechend beispielsweise der Potentialausgleichmethode für einen Analogladungseingang eines CCD zugeführt, d. h. analoge Eingangsladungspakete entsprechend analogen Eingangssignalen. Methoden zur CCD-Ladungseingabe sind beispielsweise im Buch "Charge Transfer Devices" von C. H. Sequin und M. F. Tompsett (Academic Press, 1975) auf den S. 48 und 49 beschrieben. Andererseits werden die Spannungen an die Elektroden 14, 15, 16, 17, ...

22, 23, 24, 25, 26 . entsprechend einem Vier-Phasen-Takt-

impulszyklus (^w f^r f-,r Pa) angelegt: Spannungsphase γ.

809842/1063

201R259

wird an die Elektroden 14, 18, 22, 26 angelegt; ψ~ wird an die Elektroden 15, 19, 23 angelegt; ψ- wird an die Elektroden 16, 20, 24 angelegt; und ψ. wird an die Elektroden 17, 21, 25 angelegt. Diese Spannungen sind so, wie sie in Fig. 2 lediglich als Beispiel gezeigt sind und wie es auf diesem Gebiet bekannt ist. Das Zeitintervall, während welchem nur <p* auf hohem Potential liegt ("ein")_/ ist im Vergleich zum herkömmlichen Vier-Phasen-Betrieb etwas verlängert, was nachfolgend ausführlicher erläutert ist.

Jede Elektrode des CCD besitzt einen zugeordneten darunterliegenden Speicherplatz an der Oberfläche des darunterliegenden Halbleiterkörpers. In diesem Fall des Vier-Phasen-CCD sind also vier Speicherplätze pro CCD-Übertragungszelle vorhanden. Wie ferner in Fig. 1 gezeigt ist, besitzen die Elektroden 14, 18, 22, 26, .... vorteilhafterweise alle gleiche Breite in der CCD-Transportrichtung, haben jedoch Längen im

Verhältnis von 1 : 1/2 : 1/4 : 1/8 . Folglich haben die

Halbleiterspeicherplätze unter diesen Elektroden Ladungsspeicherkapazitäten gleichermaßen im Verhältnis von 1:1/2: 1/4 : 1/8 Beidseits der Elektrode 14, und diese überlappend, sind Elektroden 31 und 41 mit minimalen Abmessungen ("Minimumgeometrie") angeordnet. Typischerweise besitzen die Elektroden 31 und 41 eine Fläche von 6 Micrometer χ 6 Micrometer, während die Elektrode eine Fläche von 9 Micrometer χ 250 Micrometer aufweist. Eine Hilfselektrode 51 mit

^5/6 809842/1053

den gleichen Abmessungen wie die Elektrode 14 ist in die Elektrode 41 überlappender Weise angeordnet. Eine weitere Elektrode 61, mit minimalen Abmessungen, ist die Hilfselektrode 51 und eine Ausgangsdiodenzone 71 überlappend angeordnet. Die Ausgangsdiodenzone 71 dient als Ladungssenke, wie nachfolgend ausführlicher beschrieben ist. Die Elektrode 31, die sich an dem von der Elektrode 41 entgegengesetzten Ende der Elektrode 14 befindet, ist mittels einer Metallisierung über einen Schalttran?istor 9t mit einem Flipflop-Detektor 81 elektrisch leitend verbunden .

Gleichermaßen sind der Elektrode 18 eine Hilfselektrode 52, welche die gleiche Größe wie die Elektrode 18 aufweist, zusammen mit Elektroden 32, 42 und 62 mit Minimalabmessungen, einem Schalttransistor 9 2 und einem Flipflop-Detektor 82, und eine Ladungssenke 72 zugeordnet. Wie ferner in Fig. 1 gezeigt ist, verbindet eine geeignete Metallisierung die Elektroden 31 mit 32, 41 mit 42, 51 mit 52, 61 mit 62 und die Ladungssenke 71 mit 72. In gleicher Weise sind den Elektroden 22 und 26 des CCD Elektroden und Ladungssenken zugeordnet, wobei die Elektrode 53 die gleiche Größe wie die Elektrode 22 und die Elektrode 54 die gleiche Größe wie die Elektrode 26 aufweist.

809842/1053

28Ί6259

Während des Betriebs werden die Taktimpulse <p , <y₂, p₃, ψ. den Elektroden des CCD zugeführt, wie in Fig. 2 gezeigt. Wenn während der periodischen Zeitintervalle ψ* hochliegt ("ein"), während ^₂, J)₃, ψ. alle niedrig liegen ("aus"), werden im Fall eines N-Kanal-CCD alle analogen Ladungspakete auf Zonen unter den Elektroden 14, 18, 22, 26 begrenzt. Jedes dieser Ladungspakete stammt von einem anderen ursprünglichen Analogsignal, das in eine Binärzahlendarstellung umgewandelt werden soll. Während eines jeden der zuvor genannten Zeitintervalle (φ., hoch; φ», φ~, <ρ. niedrig) wird Ladung, die dem dann höchstwertigen Bit im Binärsystem entspricht, von jedem Paket subtrahiert, wenn das Paket zu diesem Zeitpunkt genügend Ladung entsprechend diesem höchstwertigen Bit enthält. Das heißt, wenn die Ladung die Speicherkapazität der je benachbarten Hilfselektrode überschreitet, wird Ladung entsprechend dieser Menge subtrahiert, und die restliche Ladung läuft durch das CCD.

Um das höchstwertige Bit zu subtrahieren, wird nun eine solche Ladungssubtraktion für den Fall eines Ladungspaketes unter der Elektrode 14 beschrieben (Fig. 3.1 - 3.6, 4.1 - 4.6), d. h., die erste Subtraktion von einem gegebenen Eingangspaket im CCD in einer Folge sukzessiv kleinerer Ladungssubtraktionen von dem, was dann vom Paket bleibt, wenn es später die Elektroden 18, 22 bzw. 26 erreicht. Man beachte: während

809842/1053

eine Ladungssubtraktion von einem Paket in Verbindung mit Elektrode 14 stattfindet, können gleichzeitig kleinere Ladungssubtraktionen von dem, was von anderen (früher injizierten) Analogpaketen übrig geblieben ist, in Verbindung mit den Elektroden 18, 22, 26 durchgeführt werden; dadurch kann die Geschwindigkeit der Analog-Digital-Umwandlung verbessert werden.

In Fig. 3.1 ist die Situation zur Zeit t. (Fig. 2) in der Nachbarschaft der CCD-Elektrode 14 dargestellt, wobei schraffierte Bereiche Ladungsverteilungspegel· darste^en. Zum Zwecke der Bestimmtheit oder Eindeutigkeit sei angenommen, daß ein Analogsignal in eine Binärzahl umgewandelt werden soll, die einer Signa^adung gl·eich 3/4 einer vollen Mulde entspricht, die von den Elektroden 12 und 13 geliefert worden ist. Die Oberflachenpotentialim^den unter den Elektroden 14 und 51 sind dann zu 3/8 mit Ladung gefüllt. Die Konzepte der Fig. 3.1 - 3.6 sind auch für andere Fälle anwendbar, in denen das ursprüngliche Analogsinai wenigstens 1/2 einer vollen Mulde entspricht; ansonsten geiten die unten beschriebenen Fig. 4.1 - 4.6.

Die Spannungen, die diesen Elektroden 14 und 51 wie auch der Elektrode 41 mit Minimalgeometrie zugeführt werden, sind alle gleich, wobei es sich typischerweise um eine

809842/1053

relativ hohe Spannung von 10 Volt handelt. Aufgrund der wechselseitig gleichen Speicherkapazitäten der Speicherplätze unter den Elektroden 14 und 51 wird das Analogladungspaket (von der ursprünglichen Größe = 3/4) gleichermaßen in diese beiden Plätze verteilt, wobei eine vernachlässigbare Menge unter der Elektrode 41 mit Minimalgeometrie bleibt. Die Ladung ist an den beiden äußersten Stellen durch die relativ niedrige Spannung von typischerweise 0 Volt begrenzt, die an die Elektroden 31 und 61 angelegt ist, während die Ladung an den Seitenrändern durch die dann vorhandenen Niedrigspannungsphasen von a>_? ^unc^ f. an den CCD-Elektroden, die der Elektrode 14 beidseits benachbart sind, begrenzt ist. Als nächstes wird zur Zeit t-, wie es in Fig. 3.2 gezeigt ist, praktisch das gesamte Ladungspaket unter der Elektrode 51 begrenzt, und zwar aufgrund einer Erhöhung der an die Elektrode 14 angelegten Spannung. Dann (Fig. 3.3) wird die Spannung, die der Elektrode 41 mit Minimalgeometrie zugeführt wird, auf einen Wert in der Mitte (typischerweise 5 Volt) zwischen der den Elektroden 14 und 15 zugeführten Spannung gesetzt, während die der Elektrode 31 zugeführte Spannung auf einen Wert (typischerweise 12 Volt) angehoben wird, der etwas über demjenigen der Elektrode 51 liegt.

Unmittelbar danach, zur Zeit t₃, läßt man die Elektrode

809842/1053

- 1h" -

elektrisch frei schweben (floaten), um während des nächsten Schrittes (Fig. 3.4) festzustellen, ob Ladung auftritt.

Wie Fig. 3.4 zeigt, wird die der Elektrode 14 zugeführte Spannung wieder auf ihren ursprünglichen Wert (Fig. 3.1) angehoben (typischerweise auf 10 Volt). Dadurch wird die gesamte Ladung unter Elektrode 51, die über die halbe Muldenfüllung hinausgeht, zur Mulde unter der Elektrode übertragen, wodurch genau eine halbe Muldenfüllung in der Mulde unter der Elektrode 51 zurückbleibt. Zu dieser Zeit, t., wird der Schalter 91 (Fig. 1) "ein" geschaltet, so daß der Flipflop-Detektor 81 feststellen kann, daß tatsächlich Ladung in der Mulde unter der Elektrode 31 vorhanden ist, d. h., daß das ursprüngliche Analogpaket tatsächlich ausreichte, um Ladung, die über eine halbe Muldenfüllung hinausgeht, von der Zone unterhalb der Elektrode 51 auszugießen (wenn dies nicht der Fall ist, muß man sich an die in den Fig. 4.1 bis 4.6 gezeigte Folge halten). Dadurch wird eine "1" im binär kodierten Ausgangssignal erzeugt.

Dann (Fig. 3.5 - 3.6) wird zur Zeit t₅ die der Elektrode zugeführte Spannung wieder auf deren ursprünglichen Wert von Fig. 3.1 (typischerweise 0 Volt) abgesenkt, während die der Elektrode 61 zugeführte Spannung auf einen Wert angehoben wird (typischerweise 10 Volt), der ausreicht, um ein Aus-

809842/1053

■:7 -

gießen der gesamten Ladung in der Mulde unter der Elektrode 51 in die Ladungssenke 71 (typischerweise auf 12 Volt) zuläßt. Auf diese Weise ist die in der Mulde unter der Elektrode 14 zurückbleibende Ladung gleich dem ursprünglichen Ladungspaket minus 1/2 einer vollen Mulde, d. h. gleich 1/4 in dem diskutierten speziellen Fall (das ursprüngliche Ladungspaket war 3/4). Diese Ladung steht nun bereit zur Übertragung durch das CCD zur Elektrode 18, wo 1/2 χ 1/2= 1/4 eines vollen ursprünglichen Ladungspaketes subtrahiert wird (nur, wenn genügend Signalladung vorhanden ist) , da die Mulde unter der Elektrode 18 bei gleichen angelegten Spannungen nur eine halb so große Speicherkapazität wie die Mulde unter der Elektrode 14 besitzt. Die danach unter der Elektrode 18 zurückbleibende Ladung wird dann gleicherweise zur Mulde unter der Elektrode 22 übetragen, wo 1/2 χ 1/2 χ 1/2 =1/8 einer vollen Mulde des ursprünglichen Ladungspaketes subtrahiert wird (vorausgesetzt, daß dann mehr als 1/8 einer ursprünglichen Vollmulden-Signalladung zurückbleibt) . In jedem Fall werden vor der Übertragung der nächstfolgenden Analogsignalladung in die Mulde unter den Elektroden 14 und 51 (zur Zeit t.._) die angelegten Spannungen wieder gemäß Fig. 3.1 eingestellt.

Für den Fall, daß das von den Elektroden 12 und 13 ausgemessene Signalladungspaket kleiner als 1/2 einer vollen

ORIGINAL 809842/ 1 053

Mulde ist, gilt die Folge der Fig. 4.1 bis 4.6. Diese Folge unterscheidet sich von derjenigen der Fig. 3.1 bis 3.6 darin, daß in Fig. 4.4 vom Flipflop-Detektor 81 keine Ladung festgestellt wird, und die binäre Ausgangsziffer kann als eine "0" genommen werden. Demgemäß wird von dem Ladungspaket, das weiter längs des CCD läuft, keine Ladung subtrahiert. Folglich wird die Elektrode 61 auf ihrer niedrigen Einstellung (typischerweise 0 Volt) in Fig. 4.5 gehalten, was im Gegensatz zu demjenigen steht, was in Verbindung mit dem Gegenstück in Fig. 3.5 beschrieben worden ist. Überdies ist in Fig. 4.5 die gesamte Signalladung von der Mulde unter der Elektrode 51 (Fig. 4.4) zur Mulde unter der CCD-Elektrode 14 übertragen worden (+ eine vernachlässigbare Menge unter der Elektrode 41), und zwar aufgrund der in dieser Figur gezeigten angelegten Spannungen. Dann wird die an der Elektrode 41 liegende Spannung abgesenkt, .typischerweise auf 0 Volt, um eine nachfolgende vollständige Übertragung der Signalladung längs des CCD zur Elektrode 18, etc., sicherzustellen.

Im Rahmen der Erfindung sind zahlreiche Abwandlungen möglich. Beispielsweise kann ein Drei-Phasen-, ein Zwei-Phasen- oder ein Ein-Phasen-CCD verwendet werden anstelle des Vier-Phasen-CCD, das zuvor in Verbindung mit einem getrennten Hilfselektrodensystem (einschließlich eines Ladungsdetektors)

809842/1053

für jede Übertragungszelle beschrieben worden ist, wobei jede Übertragungszelle gewöhnlich aus sovielen Übertragungsplätzen zusammengesetzt ist, wie Phasen im Taktimpulstreibzyklus vorhanden sind.

809842/1053

Claims

BLUMBACH . WESER . BERGEN · KRAMER

PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN

Patentconsult Radedcestraße 43 8000 München 60 Telefon (089) 883603/883604 Telex 05-212313 Telegramme Patentconsult Putentconsult Sonnenberger Straße 43 6200 Wiesbaden Telefon (06121)562943/561998 Telex 04-186237 Telegramme Patentconsult

Western Electric Company, Incorporated Tompsett, 11 New York, N. Y. 10038, USA

Analog-Digital-Wandler in Form einer ladungsgekoppelten Halbleiterschaltung

Patentansprüche

1J/Halbleiter-Ladungsübertragungsvorrichtung, mit einer ersten räumlichen Folge von Ladungsübertragungsplatzen (14, 18, 22, 26) zur Verschiebung analoger Ladungspakete gemäß einem analogen Eingangssignal, mit einer zweiten räumlichen Folge von Hilfsladungsspeicherplätzen (51, 52, 53, 54), die sich je in der Nähe eines entsprechenden Übertragunsplatzes befinden, und mit einer Steuereinrichtung (41, 42, 43, 44) zur selektiven Ladungsübertragung von einem Übertragungsplatz zum entsprechenden Hilfsladungsspeicherplatz, dadurch gekennzeichnet, daß jeder Übertragungsplatz im wesentlichen die gleiche Speicherkapazität wie der

ORIGINAL INSPECTED

München: R. Kramer Dipl.-Ing. . W. Weser Dipl.-Phys. Dr. rer. nat. · P. Hirsch Dipl.-Ing. · H.P. Brehrn Dipl.-Chem. Dr. phi!, nat. Wiesbaden: P. G. Blumbach Dipl.-Ing. · P. Bergen Dipl.-Ing. Dr. jur. · G. Zwirner Dipl.-Ing. Dipl.-W.-Ing.

809842/1053

entsprechende HilfsSpeicherplatz aufweist, daß die Steuervorrichtung Ladung vom HilfsSpeicherplatz zurück zum tibertragungsplatz überträgt, für eine anschließende Verschiebung durch die Ladungsübertragungsvorrichtung, daß jeder HilfsSpeicherplatz eine Ladungsspeicherkapazität aufweist, die im wesentlichen halb so groß wie diejenige des vorausgehenden Hilfsspeicherplatzes ist, und daß Detektoren (81 bis 84) vorgesehen sind, die ein digitales Ausgangssignal erzeugen, das anzeigt, ob die Übertragung zum je zugehörigen Hilfsspeicherplatz diesen bis zu seiner Kapazität füllt, wodurch das analoge Eingangssignal in ein binäres digitales Ausgangssignal umgewandelt werden kann.
2) Halbleiter-Ladungsübertragungsvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen je zwei übertragungsplätzen mehrere Ladungsspeicherplätze (15 bis 17, 19 bis 21, 23 bis 25) vorgesehen sind.
3) Halbleiter-Ladungsübertragungsvorrichtung nach Anspruch 1 oder 2,

dadurch gekennzeichnet, daß jeder Detektor eine Vorrichtung zur Feststellung dafür bildet, ob nach der Ladungs-

8U98A2/1U63

übertragung an den entsprechenden HilfsSpeicherplatz Ladung im Übertragungsplatz (14, 18, 22, 26) zurückbleibt.
4) Halbleiter-Ladungsübertragungsvorrichtung nach Anspruch 3, gekennzeichnet durch mehrere Steuervorrichtungen (61 bis 64) zur Ladungsübertragung von einem jeden Hilfsspeicherplatz zu einer Ladungssenke (71 bis 74), wenn der entsprechende Detektor (81 bis 84) das Vorhandensein von Ladung im entsprechenden Ubertragungsplatz feststellt.

8 0 9 8 4 2 I 1 Ü & 3