DE2602315A1

DE2602315A1 - Schaltungsanordnung und betriebsverfahren zur umwandlung eines analog- signals in ein digital-signal

Info

Publication number: DE2602315A1
Application number: DE19762602315
Authority: DE
Inventors: Gottfried Dipl Ing Wotruba
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1976-01-22
Filing date: 1976-01-22
Publication date: 1977-08-04
Also published as: FR2339293A1; FR2339293B1; US4144526A; JPS5291350A; DE2602315B2; GB1573738A; DE2602315C3

Description

3IEim:S AZTISiIGEGZLLSCfIAFT Unser Zeichen " ° ^Z ^J"

Berlin und München YPA 76 P 7002 BRD

Schaltungsanordnung und Betriebsverfahren zur Umwandlung eines Analogsignals in ein Digitalsignal.

Die Erfindung betrifft eine wie im Oberbegriff des Patentanspruches 1 angegebene Schaltungsanordnung zur Umwandlung eines durch die Größe einer elektrischen Spannung U» gegebenen Analogsignals in ein Digitalsignal und/oder zur Umwandlung eines Digitalsignals in ein Analogsignal sowie Verfahren zum Betrieb der Schaltungsanordnung.

In der Meß- und Regeltechnik werden vielfach Analog-Digital-Umsetzer benötigt, durch die eine datenmäßige Erfassung eines Analogsignals und eine Weiterverarbeitung des Signals mit digitalen Rechenanlagen ermöglicht wird. Weiterhin benötigt
man Digital-Analog-V/andler, mit denen man aus einer digitalen Größe ein Analogsignal gewinnt, mit dem z.B. eine Regelung
einer Anlage vorgenommen wird. Von solchen Analog-Digita1-

bzw. Digital-Analog-Umwandlern wird gefordert, daß sie möglichst hochauflösend sind, daß die zur Umwandlung benötigte Zeit möglichst klein ist, und daß die Schaltungsanordnung für den Umwandler kleinflächig und auf einem einzigen Halbleiterchip aufgebaut werden kann.

Nach dem Stand der Technik sind verschiedene Schaltungsanordnungen zur Umsetzung eines Analogsignais in ein Digitalsignal und umgekehrt bekannt. So wird beispielsweise in 1972 "IEEE
Intern. Solid-State Circuits Conference", S.146 eine Schal-

tungsanordnung angegeben, mit der in sehr kurzer Zeit die Umsetzung eines Analogsignals in ein Digitalsignal erfolgen kann. Das dieser Schaltungsanordnung zugrunde liegende Verfahren
besteht darin, für einen II-Bit-Umsetzer eine Referenzspannung Diit einem Spannungsteiler in II-Teilspannungen aufzuteilen und

TT *""

mit (2'-1}-Kompensötoren zu entscheiden, welche dieser Teil-Spannungen das Eingangssignal übersteigt. Eine hierzu geeignete Schaltungsanordnung benötigt somit beispielsweise für

__ _ „„_o/ * (im föl·,-enden auch nit der Abkürzung /J)U
75 £. fuo* bezeichnet )

^{1 / Bla} ? 0 9 8 3 1 / 0 3 8 A

-ν

einen 4-Bit-Umsetzer bereits 16 Komparatoren, so daß derartige Schaltungsanordnungen einen großen Platzbedarf aufweisen und damit nicht kleinflächig auf einem Halbleiterchip aufgebaut werden können.

Eine andere Möglichkeit zur Umsetzung eines Analogsignals in ein Digitalsignal besteht darin, mit dem in der Größe einer elektrischen Spannung U^ vorliegenden Analogsignal den Ladungszustand eines Kondensators zu verändern, und anschließend durch schrittweise Umladung dieses Kondensators die durch Anlegen des Analogsignals verursachte Änderung dieses Ladungszustandes zu bestimmen. Dies kann einmal in der Weise geschehen, daß von dem Analogsignal ein Kondensator aufgeladen wird, und dieser Kondensator sodann schrittweise entladen wird, wobei die Zahl der einzelnen Entladungsschritte gezählt wird und aus dieser Zahl das dem Analogsignal entsprechende Digitalsignal gebildet wird. Umgekehrt ist es auch möglich, mit dem Analogsignal U, einen bereits aufgeladenen Kondensator teilweise zu entladen und in einzelnen Umladungsschritten entweder wieder auf den alten Ladungszustand zu bringen oder völlig zu entladen, und dabei die einzelnen UmIadungsschritte zu zählen. Schaltungsanordnungen dieser Art können — u.U. unter geringfügigen schaltungstechnischen Abwandlungen - auch als Digital-Analog-Wandler betrieben werden. Dazu wird in eine Kapazität (Kondensator) der Digitalzahl entsprechend oft eine feste Ladungsmenge transportiert. Dabei ändert sich die an dieser Kapazität abfallende Spannung bei jedem Ladungsschritt um einen festen Betrag, so daß die nach Ende der Umladungsschritte an dieser Kapazität abfallende Spannung der Digitalzahl entspricht.

Ein Beispiel für eine Schaltungsanordnung, mit der ein solches Verfahren zur Umwandlung eines Analogsignals in ein Digitalsignal durchgeführt werden kann, ist in "ΙΞΞΕ Intern. Solid-State Circuits Conference", 1974, S.194 ff. angegeben. Das Prinzipschaltbild dieser Anordnung ist in Fig.1 dargestellt. Sie besteht aus einem Kondensator C,, an den über einen ersten Schalter, der beispielsweise ein Transistor T. sein kann, das Analog-

VPA 75 E 7084 709831/0384

signal U. angelegt und dieser Kondensator C, dadurch aufgeladen wird. Nach Öffnen des Transistors T₁ wird der Kondensator C₁ über einen zweiten Schalter, der beispielsweise ein Transistor Tr sein kann, schrittweise entladen. Dies geschieht dadurch, daß bei Durchschalten des Transistors T^ ein Teil der Ladung des Kondensators C₁ in einen zweiten Kondensator Cp geleitet wird, der eine gegenüber dem Kondensator C₁ wesentlich kleinere Kapazität hat. Dadurch, daß Ladung von dem Kondensator C₁ auf den zunächst ungeladenen Kondensator C₂ läuft, steigt die Spannung an dem Kondensator Cp an. Dieser Spannungsanstieg wird von einer Bewerterschaltung festgestellt. Als Bewerter kann beispielsweise ein Transistor T^ verwendet werden, der dann in den leitenden Zustand geschaltet wird, wenn die an dem Kondensator Cp abfallende Spannung größer ist als die Einsatzspannung dieses Transistors. Nachdem der Kondensator Cp geladen wurde und ein Bewerterimpuls abgegeben wurde, wird der Kondensator Cp über einen dritten Schalter, beispielsweise einen Transistor Tp, wieder auf das Referenzpotential Un ~ gelegt. Nach Öffnen des Schalters T₂ beginnt dann ein neuer Entladeschritt für den Kondensator C₁ durch Öffnen des Schalters T^. Diese Entladeschritte werden solange fortgesetzt, bis die an dem zweiten Kondensator C₂ nach der Umladung auftretende Spannung nicht mehr ausreicht, um den als Bewerter dienenden Transistor T-* durchzusteuern. Die Zahl der Entladeschritte, die hierfür notwendig ist, wird bestimmt und in das Digitalwort umgesetzt. Eine Schaltungsanordnung, mit der dieses Verfahren durchgeführt v/erden kann, ist in Fig. angegeben. Diese, nach dem Stand der Technik bekannte Schaltungsanordnung ist geeignet, mit geringem Platzbedarf auf einem Halbleiterchip integriert aufgebaut zu werden. Jedoch sind mit dem Betriebsverfahren für diese Schaltungsanordnung sowie mit dieser Schaltungsanordnung selbst erhebliche Nachteile verbunden. Diese resultieren einmal daraus, daß bei der schrittweisen Umladung von dem Kondensator C₁ auf den Kondensator C₂ nicht jedes Hai eine lconstante, feste Ladungsmenge in den Kondensator C₂ transportiert wird, sondern daß die bei einem einzelnen Umladungsschritt in den Kondensator C₂ transportierte Ladungsmenge mit zunoii-

VPA 75 E 7084 709831 /0384

mender Zahl der Umladungsschritte ständig sinkt. Dies ist damit zu erklären, daß die in den Kondensator C₂ fließende Ladungsmenge von der Potentialdifferenz zwischen der jeweils am Kondensator C₁ anliegenden Spannung und der Referenzspannung abhängt, und daß diese Spannungsdifferenz sich bei zunehmender Entladung des Kondensators C, verringert. Dabei wirkt sich insbesondere nachteilig aus, daß auf diese V/eise kein linearer Zusammenhang zwischen der Zahl der Entladungsschritte und der Größe des Analogsignals U» besteht. Ein weiterer Nachteil ist, daß das Auflösungsvermögen dieser Schaltungsanordnung von dem Verhältnis der Kapazitäten des Kondensators C₁ und des Kondensators Cp abhängt. Für eine sehr hohe Auflösung müßte der Kondensator C₂ sehr viel kleiner sein als der Kondensator C^; der Größe des Kondensators C₂ ist aber nach unten eine Grenze gesetzt, da die Kapazität des Kondensators C₂ größer sein muß als die störenden parasitären Leiterbahn-Kapazitäten.

Ein weiterer nachteiliger Nebeneffekt ist, daß weitere störende Kapazitäten zwischen den Elektroden des Kondensators C^ und der Gate-Elektrode des als Schalter dienenden Transistors T^ sowie zwischen der Elektrode des Kondensators C₂ und der Gate-Elektrode des Transistors T^ und der Gate-Elektrode des die R.eferenzspannung schaltenden Transistors T₂ bestehen. Diese parasitären Kapazitäten bewirken eine weitere Ungenauigkeit bei der Um-Setzung des .Analogsignals in ein Digitalsignal, da diese störenden Kapazitäten ebenfalls bei der Umladung des Kondensators C^ auf den Kondensator C₂ mitumgeladen werden. Die gleichen Schwierigkeiten treten auf, wenn diese Anordnung als Digital-Analog-Wandler betrieben wird.

Aufgabe der Erfindung ist es, bei einer v/ie im Oberbegriff des Patentanspruches 1 angegebenen Schaltungsanordnung zur Umwandlung eines durch die Größe einer elektrischen Spannung U^ gegebenen Analogsignals in ein Digitalsignal und/oder zur Umwandlung eines Digitalsignals in ein Analogsignal Iloßnahraen anzugeben, mit denen erreicht werden kann, daß bei jedem einzelnen UmIadungsschritt die Umladung jeweils mit einer festen, vom

VPA 75 E 7084 709831/038*

Mo-

Ladungszustand des Kondensators C₁ unabhängigen Ladungsmenge erfolgt.

Diese Aufgabe wird erfindungsgemäß für die im Oberbegriff des Patentanspruches 1 angegebene Schaltungsanordnung nach der im •kennzeichnenden Teil des Patentanspruches 1 angegebenen ¥eise gelöst. .

Als Ladungsverschiebeschaltungen sind Eimerkettenschaltungen (rgl. "Phlips Techn. Rundschau", 31, S.97 ff.) und ladungsgekoppelte Elemente (Siemens Forschungs- und Entwicklungsberichte 4 (1975), S.226 ff.) bekannt. Die Verwendung einer Ladungsverschiebeschaltung (CTD) zu der Umladung hat gegenüber dem Stand der Technik den Torteil, daß die von einer Ladungsverschiebeschaltung transportierte Ladungsmenge konstant und unabhängig von dem Ladungszustand des Kondensators ist, aus dem die Ladung entnommen bzw. in den die Ladung hineintransportiert wird.

Nach einer bevorzugten Ausgestaltung der Erfindung wird als Ladeverschiebeschaltung ein ladungsgekoppeltes Element verwendet. Dies hat den Torteil, daß die von dem ladungsgekoppelten Element transportierte Ladungsmenge sehr klein gehalten werden kann^ so" daß auf diese ¥eise das Auflösungsvermögen des Analog-Digital-Umwandlers ganz erheblich gesteigert wird.

Torteilhafte Ausführungsforsen der erfindungsgemäßen Schaltungsanordnung ergeben sich aus den Unteransprüchen.

Ein an sich bekanntes ladungsgekoppeltes Element, das sich für die erfindungsgesäße Schaltungsanordnung eignet und kleinflächig aufgebaut werden kann, besteht .beispielsweise aus einem Halbleitersubstrat von einem ersten Leitfähigkeitstyp, auf dem eine Isolierschicht aufgebracht ist, und bei dem sich auf der Isolierschicht eine Reihe mehrerer Elektroden befindet. Das Halbleitersubstrat ist mit einem elektrischen Anschluß versehen und so dotiert, daß bei Anlegen einer Spannung Ug, die grö-

TPA 75 E 7084 709831/038«

ßer ist als eine Einsatzspannung U_To, an eine der Elektroden der Leitungstyp in einem unter dieser Elektrode liegenden Gebiet des Halbleitersubstrats invertiert. In einem solchen invertierten Gebiet kann eine Ladungsmenge gespeichert v/erden. Durch Anlegen von Verschiebetalcfcimpulsen an die Elektroden in einer an sich bekannten Weise ("RCA Rev." 34, S. 164 ff.) kann die unter einer Elektrode befindliche Ladungsmenge zu einem unter einer anderen Elektrode liegenden Gebiet des Halbleitersubstrats verschoben werden. Zum Einbringen von Ladungsträgern in das Halbleitersubstrat bzw. zur Entnahme von Ladungsträgern aus dem Halbleitersubstrat ist bei dieser Ausführungsfoi'm seitlich zu beiden Enden der Reihe der Elektroden jeweils ^eiⁿ dem Halbleitersubstrat entgegengesetzt dotiertes Gebiet vorhanden. Diese Gebiete sind so angeordnet, daß diejenigen Inversionsgebiete, die sich bei Anlegen einer Spannung U_E>Um an die Endelektroden unter diesen Endelektroden ausbilden, berühren. Auf diese Weise wird eine Ladungszufuhr von außen in ein solches Inversionsgebiet ermöglicht. Die erste Elektrode E^ kann zusammen mit dem ersten dotierten Gebiet als "Eingangstransistor¹¹ des CCD aufgefaßt werden, über den Ladungen in das Halbleitersubstrat gelangen.

Da die Funktion des ladungsgekoppelten Elementes (CCD) darin besteht, jeweils immer die gleiche Ladungsmenge aus der ersten Kapazität zu entnehmen und zu der zweiten Kapazität zu transportieren, kommen sowohl Zwei- als auch Mehrphasen-CCDs für die Schaltungsanordnung in Betracht.

Da ein ladungsgekoppeltes Element (CCD) als eine Reihe von eng benachbarten MIS-Kondensatoren aufgefaßt werden kann, empfiehlt es sich entsprechend einer bevorzugten Weiterbildung der Erfindung, die erste Kapazität ebenfalls als MIS-Köndensator auszubilden, wobei dieser Kondensator zusammen mit dem CCD in dem gleichen Halbleitersubstrat aufgebaut ist. Ein solcher, an sich bekannter MIS-Kondensator besteht aus einem Halbleitersubstrat, einer auf diesem Substrat aufgebrachten Isolierschicht und einer auf dieser Isolierschicht befindlichen Elektrode aus

VPA 75 E 7084 709831/0384

leitendem Material, z.B. einer Metallschicht. Bei Anliegen einer Spannung zwischen dieser Elektrode und dem Halbleitersubstrat bildet sich in Oberflächennähe des Halbleitersubstrats eine Inversionsschicht aus, in der Ladungsträger gespeichert werden.

Eine mit einem solchen MIS-Kondensator aufgebaute Schaltungsanordnung ist weiter so ausgestaltet, daß die Metall-Elektrode des MIS-Kondensators sich in einer Reihe mit den zur Ladungsverschiebung vorgesehenen Elektroden des ladungsgekoppelten Elementes auf der Isolierschicht befindet. Die Metall-Elektrode dieses MIS-Kondensators liegt dabei so nahe bei einer dieser Elektroden des CCD, daß dasjenige Inversionsgebiet, das sich bei Anlegen einer Taktspannung an diese Elektrode unter ihr im Halbleitersubstrat ausbildet, das unter der Metall-Elektrode des MIS-Kondensators befindliche Inversionsgebiet berührt und mit ihm leitend verbunden ist. Dieser Aufbau hat den Vorteil, daß aus dem MIS-Kondensator eine Ladungsmenge mit Hilfe des ladungsgekoppelten Elementes entnommen werden kann, indem an die dem MIS-Kondensator benachbarte Elektrode des ladungsgekoppelten Elementes in einem Verschiebetaktimpuls eine Spannung angelegt wird, die größer ist als eine "Einsatzspannung" U_Toi dadurch wird ein Inversionsgebiet geschaffen, in das Ladung aus dem MIS-Kondensator fließt. Weiter wird erreicht, daß die Zahl der UmIadungsschritte, die zum Entladen der ersten Kapazität durchgeführt werden, unabhängig von der Einsatzspannung des "Eingangstransistors" des CCD ist und weiterhin auch unabhängig ist von den Schwankungen der im Halbleitersubstrat befindlichen Potentialtöpfe, die sich dort bei Anlegen von Verschiebetaktimpulsen unter den Elektroden des CCD ausbilden. Diese Anordnung erspart einen besonderen Schalter zwischen der ersten Kapazität und dem ladungsgekoppelten Element, der bei einem anderen Aufbau entsprechend dem PrinzipschaItbild nach Fig.2 zwischen der ersten Kapazität und dem ladungsgekoppelten Element vorhanden sein müßte.

Weitere vorteilhafte Ausgestaltungen der erfindungsgemäßen Schal-VPA 75 E 7084 709831/0384

tungsanordnung v/eisen einen wie in den Ansprüchen 5 und 6 angegebenen Aufbau auf. Sie haben einmal den Vorteil, daß die Zahl der Umladungsschritte, nach denen die erste Kapazität entladen ist, nicht mehr von der Einsatzspannung des "Eingangstransistors" des CCD abhängig ist, und daß der Einfluß der Streuungen in der Größe der einzelnen Elektroden und anderer Bauteile reduziert wird. *

Ein Schalter, der am Ende des ladungsgekoppelten Elementes an das zweite dotierte Gebiet angeschlossen ist und über den beim Betrieb der Anordnung ein"Referenzpotential an das zweite dotierte Gebiet in einem Impuls gelegt wird, ist zweckmäßigerweise als ICES-Transistor ausgebildet. Dies ermöglicht eine In-. tegration mit dem ladungsgekoppelten Element auf einem Halbleiterchip und darüber hinaus eine besonders kleinflächige Ausfüh-" rung der Schaltungsanordnung, indem dieses zweite dotierte "Gebiet, durch das die Ladungsträger in das ladungsgekoppelte · Element eingebracht bzw. aus ihm entnommen werden, zugleich die Source- bzw. die Drain-Elektrode dieses MIS-Transistors ist.

Bei einem Betrieb der Anordnung als Analog-Digital-Wandler ist ■ das Auflösungsvermögen von der Zahl der Umladungsschritte bestimmt, durch die die nach Anlegen der Analog-Digital-Signalspannung aufgeladene erste Kapazität wieder auf einen vorgegebenen Ladungszustand gebracht, z.B. völlig entladen, wird. Gemäß dem Betriebsverfahren für diese Schaltungsanordnung bricht die schrittweise Umladung ab, sobald das Potential, das an der mit dem ersten dotierten Gebiet verbundenen Elektrode·der ersten Kapazität anliegt, einen Wert erreicht, bei dem der aus dem ersten dotierten Gebiet und der ersten Elektrode E₁ gebildete "Eingangstransistor¹¹ des CCD sperrt; dies hat zur Folge, daß bei einem nachfolgenden UmIadungsschritt die in die zweite Kapazität transportierte Ladungsmenge nicht mehr ausreicht, um einen Bewerter impuls auszulösen. Damit eine Umladung möglichst oft erfolgt, bevor dieser "Eingangstransistor" sperrt, und dementsprechend das Auflösungsvermögen der Schaltungsanordnung groß wird, muß die zweite Kapazität sehr klein gehalten werden.

VPA 75 E 7084 709831/0384

2502315

Dieser Umstand wird von einer bevorzugten Ausführungsform der Erfindung dadurch berücksichtigt, daß die zweite Kapazität aus den gegenüber einer Substrat-Leitung bestehenden sehr kleinen (parasitären) Kapazitäten des zweiten dotierten Gebietes und der mit diesen zweiten dotierten Gebiet verbundenen Zuleitungen gebildet wird.

Bei einem Betrieb der Schaltungsanordnung als Digital-Analog-Wandler tritt das gewonnene Analog-Signal als Ladespannung der ersten Kapazität auf. Bei einer ¥eiterverwertung dieses Analog-Signals muß die erste Kapazität beispielsweise über einen Transistor mit peripheren Schaltelementen verbunden v/erden. Um nun zu vermeiden, daß durch eine solche Beschaltung eine nichtlineare Übertragung der an der ersten Kapazität liegenden AnaJLogspannung nach außen zu den peripheren Schaltelementen erfolgt, ist bei einer vorteilhaften Ausführungsform der erfindungsgemäßen Schaltungsanordnung an die erste Kapazität eine wie im Anspruch H angegebene Leseschaltung angeschlossen.

Betriebsverfahren, nach denen die erfindungsgemäße Schaltungsanordnung zweckmäßigerweise betrieben wird, sind in den Ansprüchen 12 bis 15 angegeben.

!τη folgenden werden anhand der Figuren Ausführungsbeispiele der Erfindung beschrieben, und es werden zugehörige Betriebsverfahren erläutert»

Fig.1 zeigt ein PrinzipschaItbild eines Analog-Digital-Wandlers nach dem Stand der Technik,

Fig.2 zeigt ein Prinzipschaltbild der erfindungsgemäßen Anordnung,

Fig.3 zeigt ein ersten Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung,

Fig.4 veranschaulichen ein Betriebsverfahren für die in Fig. 3 ^u ^ dargestellte Schaltungsanordnung, wobei in Fig.4 die in dem Halbleitersubstrat auftretenden Potentiale und Ladungsmengen bei Durchführung der Ladungsverschiebung zu ver-

VPA 75 E 7084

709831/0384

schiedenen Zeiten dargestellt sind, und in Fig.5 gezeigt .ist, welche Talctimpulse für dieses Betriebsverfahren an die Elektroden der Schaltungsanordnung gelegt werden, Fig. 6 zeigen weitere Ausführungsbeispiele der erfindungsgemäßen Schaltungsanordnung und die jeweils zugehörige Darstellung der bei einem Betrieb der Anordnung als Analog-Digital-Wandler in eine'm UmIa dungs schritt auftretenden Potentiale und der an die Elektroden der Schaltungsanordnung angelegten Taktimpulse,

Fig.13 zeigen ein weiteres Ausführungsbeispiel und das zugehörige

u 14

"lay-out" der Anordnung,

Fig.15 zeigt eine Anordnung mit drei erfindungsgemäßen Analog-Digital-Wandlern für einen Multiplex-Betrieb,

Fig.15 zeigen Digital-Analog-Wandler nach der Erfindung. u. 17

Das prinzipielle Betriebsverfahren für eine als Analog-Digital-Wandler verv/endete erfindungsgemäße Schaltungsanordnung kann anhand der Fig.2 verdeutlicht v/erden. Die Analogspannung U. wird über den Schalter S₁ an den Kondensator C₁ angelegt, wobei eine von der Größe des Analogsignals U^ abhängige Ladungsmenge Q_A in den Kondensator C₁ fließt und diesen auf eine Spannung Uqq auflädt. Nach Öffnen des Schalters S₁ und Schließen des Schalters Sp erfolgt eine Entladung des Kondensators C₁ in der Weise, daß mit Hilfe der Ladungsverschiebeschaltung (CTD), z.B.

einem ladungsgekoppelten Element (CCD), in jeder Periode der Ladungsverschiebetakte eine konstante Ladungsmenge &Q. dem Kondensator C₁ entnommen und zu der zweiten Kapazität Cp transportiert wird. Die periodische, schrittweise Entladung wird beendet, wenn die an dem Kondensator C₁ abfallende Spannung U_c1 unter einen Schwellwert sinkt und dadurch der CCD-Eingang gesperrt wird bzw. v/enn die zu der zweiten Kapazität C2 bei dem letzten UmIadungsschritt transportierte Ladungsmenge nicht mehr ausreicht, um an dieser zweiten Kapazität eine so hohe Potentialdifferenz hervorzurufen, durch die an der Bewerterschaltung B ein Zählimpuls ausgelöst wird. Das durch die Analogspannung U^ bzw. durch die in der ersten Kapazität befindliche Q_A dargestellte Analogsignal wird bei der schrittweisen Umladung in eine

VPA 75 E 7034 709831 /0384

^QA
digitale Form durch die Zahl N = ^§ umgesetzt, wobei mit N die Zahl der erhaltenen Bewerterimpulse bezeichnet ist. Die Zahl N kann demnach dadurch sehr groß gemacht werden, indem man die von dem ladungsgekoppelten Element transportierte Ladungsmenge sehr klein macht.

In Fig.3 ist ein Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung schematisch dargestellt. Das ladungsgekoppelte Element ist dabei auf einem Silizium-Halbleiterkörper aufgebaut.

Es besteht aus einem p-leitenden Substrat 1, in dem drei n-leitende dotierte Gebiete 3, 4, 5 vorhanden sind. Diese, dotierten Gebiete sind mit Metallkontakten 23, 24, 25 versehen. Auf dem Halbleiterkörper befindet sich eine Isolierschicht 2 aus SiO₂, auf der eine Reihe von Metall-Elektroden E₁, E^, E₅, Eg aufgebracht ist. Diese Metall-Elektroden haben voneinander einen Abstand von etwa 2 /um. Zusätzlich zu diesen Elektroden, die die Elektroden des ladungsgekoppelten Elementes darstellen, befindet sich auf der Isolierschicht eine weitere Metall-Elektrode Eg, die die Gate-Elektrode eines Feldeffekttransistors T₁₂ ist.

¥eiter ist in dem Halbleitersubstrat ein Feldeffekttransistor T.,, aufgebaut; dessen Gate-Elektrode ist mit 9 bezeichnet, die Source-Elektrode mit 18 und die Drain-Elektrode mit 19. Bei diesem in Fig.3 dargestellten Ausführungsbeispiel wird das an die Elektrode 11 des Transistors T₁ angelegte Analogsignal U, über den Transistor T₁ an die erste Kapazität CL gelegt und diese Kapazität dadurch aufgeladen. Der Transistor T₁ wird dabei durch einen Taktimpuls 0_A leitend geschaltet. Nach dem Abschalten des Taktes 0_A wird der Transistor T₁ gesperrt und der Kondensator C₁ wird anschließend über das ladungsgekoppelte Element schrittweise entladen, wobei die an diesem Kondensator abfallende Spannung Uq₁ steigt, da entsprechend den Dotierungsverhältnissen des Halbleiterkörpers aus dem Kondensator C₁ negative Ladungsträger entnommen werden.

Das Programm für die Taktspannungen, die für eine Ladungsverschiebung an die Elektroden E₁ bis Eg des ladungsgekoppelten Elementes gelegt werden müssen, ist in Fig.5 schematisch dar-

VPA 75 E 7084 709831/038t

gestellt.

In Fig.4 ist schematisch dargestellt, welche Änderungen des Halbleiter-Oberflächenpotentials 0_g in bekannter Weise, z.B. nach "RCA Review" 34, S. 164 ff., durch Anlegen der Taktimpulse an die Elektroden des ladungsgekoppelten Elementes hervorgerufen v/erden und wie die Ladung vom Eingang des ladungsgekoppelten Elementes zum Ausgang transportiert wird.

Im Taktprogramm (Fig.5) ist der erste Entladungsvorgang dargestellt, "wobei die Spannung Uq₁ vom Anfangswert zuerst auf den Wert U_c11 = Uq+AGM/Cj steigt.

Zum Zeitpunkt t_Q liegt am Kondensator CL das Potential U_C1Q an und es wird der Takt 0_E1 mit einer Amplitude U™ angelegt. Wenn ^UE1^>UC10^+UT0 is*»'^{wol:>ei U}£o ^^{65 Sin}sst'zspannung ist, bildet sich unter der Elektrode E. ein Inversionsgebiet. Zum nachfolgenden Zeitpunkt t. wird der Takt 0_E^ an die Elektrode E^ angelegt und es wird dabei der unter der Elektrode E^ entstehende. Potentialtopf mit der Ladung AQ gefüllt. Diese Ladung £& fließt dabei aus der ersten Kapazität C. über das erste dotierte Gebiet 3 zu dem Inversionsgebiet unter der Elektrode E₁ und von dort in den Potentialtopf unter E^, wobei die Spannung Uq₁ am Kondensator auf den Wert Uq₁₁ steigt. Wenn zum Zeitpunkt t₂ der Takt 0_E1 abgeschaltet wird, so verschwindet die Inversionsschicht unter E₁ und die Ladung Δ Q wird mit dem beim CCD bekannten Mechanismus (vgl. "IEDM Conference" paper, No.1974, S.233-235) durch Einschalten des Taktes 0_ΕΓ zum Zeitpunkt t, und Ausschalten des Taktes 0_E^ zum Zeitpunkt t^ nach rechts in Richtung zum zweiten dotierten Gebiet 4 übertragen. Durch Öffnen des Transistors T₁₂ mit einem Taktimpuls 0_T12 wird gleichzeitig die zweite Kapazität C₂, die aus der Kapazität des zweiten dotierten Gebietes 4 gebildet wird, an ein an der Elektrode 25 des Transistors T₁₂ anliegendes Referenzpotential U_Ref gelegt und dadurch vorgeladen. Bei Abschalten des Taktes 0_E5 zura Zeitpunkt t^' gelangt dann die Ladung &.Q. über die Potentialbar-

VPA 75 E 7084 7 0 9 8 31/0364

riere, die durch Anlegen einer Spannung U^g an die Elektrode E^ hervorgerufen wird, an das zweite dotierte Gebiet 4 und erzeugt damit ein Spannungssignal ü\-,p an der zweiten Kapazität Cp. Dieses Spannungssignal U₀₂ wird an die Bewerterschaltung gelegt. Die Bewerterschaltung enthält beispielsweise einen Transistor T^, der in den leitenden Zustand geschaltet wird, wenn das an seine Gate-Elektrode 9 gelegte Spannungssignal die Einsatzspannung dieses Transistors T^ überschreitet.

Der im Zeitintervall t_Q bis t^ beschriebene Vorgang wird gemäß dem in Fig.5 dargestellten Taktprogramm periodisch wiederholt. Das periodische Entladen des Kondensators C₁ hat ein Ansteigen der Spannung U₀₁ bis zum Wert U₀₁ nach dem η-ten Entladungsschritt zur Folge; der aus dem ersten dotierten Gebiet und der Elektrode E. gebildete CCD-Eingang sperrt, wenn die Spannung ^d-^EI-^UT0 ^v/ird» wobei mit U^₀ = (Ug₁-U_01n) jene Spannungsdifferenz bezeichnet ist, bei der bei Einschalten des Taktes 0_E1 unter der Elektrode E₁ keine Inversionsschicht mehr entsteht. Für ein Analogsignal, dem zu Beginn des Umsetzvorganges eine Spannung U₀₁₀ ^am Kondensator C-, entspricht, entstehen daher am CCD-Ausgang eine Anzahl

N= (1/AQ)-C₁-(U₀₁₀-U₂₁₊U₁₀)

CCD-Ausgangssignale.

Bei der in Fig.6 dargestellten und im folgenden beschriebenen Schaltungsvariante des neuen ADU's wird die dem Analogsignal entsprechende Ladung Q. in einem HIS-Kondensator unter der Elektrode E gespeichert. Es entsteht dabei — wie bereits angegeben — der Vorteil, daß das Beenden der Quantisierung der Ladung Q_A in N = GL/Δ Q Schritten nicht mehr abhängig von der Einsatzspannung des "Eingangstransistors" des CCDs ist (Elektrode B₁ mit dotiertem Gebiet 3 in Fig.6). Die Funktion der Schaltung ist weiter unabhängig von gleichzeitig auftretenden Schwankungen der Tiefe der Potentialtöpfe unter den Elektroden E₀, E^ und E₁-. Der beim Umsetzen entstehende Fehler ist hier ausschließlich durch die kleine Bauteilstreuung der benachbarten Elektroden E_c und E, bedingt. Es kann daher die Zahl der Quantisie-

VPA 75 E 7034 709831/0384

- -Ml· -

rungsschritte N z.B. durch eine einmalige Justierung des Potentials an die Elektrode E des MIS-Kondensators angelegten Spannung U_C1 bzw. der Amplitude des Taktes 0_E5 bestimmt werden. Das bedeutet besonders bei der Realisierung einer Vielzahl von ADUs auf einem Halbleiterchip einen -wesentlichen Vorteil. Der Transistor T₁, über den die erste Kapazität an das Analogsignal U. gelegt wird, wird in dieser Ausführungsform von dem ersten dotierten Gebiet 3 und der zwischen diesem Gebiet und der MIS-Kondensator-Elektrode E_c liegenden Elektrode E₁ ersetzt, da diese zusammen als "Eingangstransistor" des CCDs aufgefaßt werden können. Das Analogsignal U^ wird direkt an das erste dotierte Gebiet 3 des CCDs gelegt. Zum Zeitpunkt t^ wird der "Eingangstransistor" durch Anlegen des Taktes 0_E1 an die Elektrode E^ leitend geschaltet und der Potentialtopf unter der Elektrode E„ gefüllt. Das Oberflächenpotential unter der Elektrode E₁ nimmt dabei etwa den Wert U^ an, während die Tiefe des Potentialtopfes unter E_ der an diese Elektrode angelegten Gleichspannung U entspricht. Nachfolgend wird die Ladung Q_A(U_A) über die CCD-Elektroden E^, E₅, Eg in derselben Weise, wie schon anhand des vorigen Ausführungsbeispiels (Fig.3-5) erklärt wurde, in N Schritten zum zweiten dotierten Gebiet 4 transportiert.

In Fig.7 und 8 ist für das Betriebsverfahren der erste Entladungsvorgang dargestellt, bei der die Ladung Q_A auf den Betrag Q_A-AQ verkleinert wird. Dieses Taktprogramm wird periodisch wiederholt.

Die Ladung Q. kann alternativ auch mit der in Fig.9 dargestellten Ansteuerung des CCD-Einganges in den unter der Elektrode Ε., befindlichen Potentialtopf eingegeben werden. Dabei wird das Analogsignal U_A an die Elektrode E₁ gelegt und eine Spannung U₅ an das erste dotierte Gebiet 3. Zum Zeitpunkt t₁ v/ird "die Spannung U^ in einem Takt 0₃ abgeschaltet und der Potentialtopf unter E₀ gefüllt. Zum nachfolgenden Zeitpunkt t₂ wird am Ende des Taktes 0·^ die Spannung U, wieder eingeschaltet und dadurch der Potentialtopf unter der Elektrode E₅ wieder teilweise

VPA 75 E 7084 709831/0384

entladen.

Mit einer weiteren Schaltungsvariante nach Anspruch 5 des erfindungsgemäßen ADU's v/ird der Einfluß der Bauteilstreuung auf die Funktion des ADU's reduziert und der Zusammenhang zwischen dem Analogsignal U^ und der Ladung Q_A weitgehend linearisiert. Im Detail wird diese Anordnung und das zugehörige Betriebsverfahren anhand der Fig.10, 11 und 12 erklärt.

Zum Zeitpunkt t_Q werden durch Anlegen von Taktimpulsen 0_T1^ bzw. 0^r₇ an die Gate-Elektroden 13 bzw. Er₇ der Transistoren T^ , bzw. T(- diese Transistoren damit leitend geschaltet. In einem Potentialtopf unter der Elektrode E , z.B. infolge eines vorangegangenen UmsetζVorganges, befindet sich eine Restladung Qp. An der Source-Elektrode 6 des Transistors Te ist eine Spannung Ug gelegt; diese Spannung wird zur nachfolgenden Zeit t₁ in einen Taktimpuls 0g abgeschaltet; es wird damit der unter der Elektrode, E befindliche Potentialtopf aufgeladen. Am Ende des Taktimpulses v/ird zum Zeitpunkt t₂ die Spannung Ug wieder eingeschaltet; der Potentialtopf unter E_ entlädt sich so wieder teilweise und das Oberflächenpotential unter der Elektrode E nimmt den ¥ert U.-U . an, wobei mit U. die Einsatzspannung des "Transistors" mit der Gate-Elektrode E₁ bezeichnet ist. Damit ist im Potentialtopf unter der Elektrode E die Ladungsmenge^Q_A gespeichert, die dem Analogsignal U_A entspricht. Zum nachfolgenden Zeitpunkt t-, v/ird durch Anlegen eines Taktimpulses 0φ-|Α ^an di^e Gate-Elektrode 16 des Transistors T₁,- das Referenzpotential U_{R f} an die Elektrode E₁ gelegt. Damit entsteht unter E₁ ein Potentialtopf mit einer Tiefe von U_R ~-U .„.

Anschließend erfolgt das Entladen des Potentialtopfes unter der Elektrode E in der gleichen v/eise, wie schon anhand der vorher beschriebenen Schaltungsanordnungen erklärt. Nach einer Anzahl von N Entladungsschritten ist das Oberflächenpotential unter der Elektrode E auf den Wert U_{R f}-U . gestiegen und es kann keine Ladung mehr über die Potentialbarriere unter der Elektrode E₁ zum Potentialtopf unter der Elektrode E₂ gelangen. In Fig.11 ist dieser letzte Entladevorgang, der zum Zeitpunkt t/ erfolgt,

TPA 75 E 7084 709831/0384

schematisch dargestellt. Der Inhalt des Potentialtopfes unter E ist bis auf die im Topf verbleibende Restladung in N Schritten abtransportiert worden. Infolge der zuletzt transportierten Ladung CL._N,<AQ entsteht ein kleines CCD-Ausgangssignal, das zu klein ist, um in der Bewertervorrichtung einen Zählimpuls auszulösen.

Anstelle eines MIS-Kondensators kann zur Aufnahme der Ladung U_A auch ein separater Kondensator verwendet werden (Fig.13).

Zum Einbringen von Ladungsträgern in das Halbleitersubstrat dient bei dieser Anordnung, wie bei der Anordnung nach Anspruch 4, ein erstes dotiertes Gebiet 3 vom zweiten Leitfähigkeitstyp. Das "lay-out" für diese Anordnung ist in Fig.14 dargestellt und zeigt die Anordnung der Gate-Elektrode Ey des Transistors T₅ bezüglich der Lage der CCD-Elektrode E₂. Eine derartige CCD-Schaltung kann mit Taktfrequenzen bis zu 5 MHz betrieben werden. Da für den erfindungsgemäßen ADU eine kleine Anzahl von CCD-Elektroden ausreicht, sind die Übertragungsverluste, die sonst im allgemeinen die Anwendung hoher Taktfrequenzen bei CCDs einschränken, vernachlässigbar. Bei einer Taktfrequenz von 10 MHz erhält man neben der hohen Auflösung auch eine sehr schnelle Umsetzgeschwindigkeit. Bei einer erfindungsgemäßen Anordnung, die beispielsweise einen MIS-Kondensator mit einer Kapazität von z.B. 10 pF aufweist, und bei einem Analogsignal von z.B.

1 YoIt Amnlitude ergibt sich für eine von dem CCD transportierte

14

Ladungsmenge &Q = 10 As eine Auflösung von N = 1000. Bei einer Taktfrequenz von 10 KHz ist damit nach spätestens 0,1 msec das Analogsignal vollständig in ein Digitalsignal umgesetzt.

Für Analogsignale, deren Amplitude sich innerhalb der Urasetzdauer rasch ändert, kann das bekannte Verfahren des Multiplex-Betriebes angewendet werden. Die Analog-Digital-Umsetzer nach der Erfindung eignen sich besonders zum Einsatz in derartigen Multiplex-Schaltungen. Ein Beispiel für eine solche iiultiplex-Schaltung mit drei ADU's ist schematisch in Fig.15 dargestellt. Sie besteht aus einem Zähler, der Auswahltransistoren 15?-, 153, 154 ansteuert, über die das Analogsignal an die einzelnen nach

VPA 75 E 7084 7 0 9 8 3 1 / 0 3 B 4

der Erfindung aufgebauten Analog-Digital-Umsetzer 155, 156, gelegt wird. Das Analogsignal wird an den Anschluß A gelegt. Die Ausgänge sind Bit D₁, Dp, D^ bezeichnet. Eine solche Multiplex-Schaltungsanordnung kann auf einem Halbleiterchip integriert aufgebaut sein. Von einer solchen Hultiplex-Schaltungsanordnung wird das Analogsignal dabei umso genauer in Digitalform umgesetzt, je größer die Anzahl der Analog-Digital-Umsetzer ist, denen das Analogsignal zugeführt wird. Das kleinste mögliche Zeitintervall t.. für einen Abtastvorgang ergibt sich aus. der Gleichung t^ = ^u^ADU' ^wo^^e^· ^m^ ^ADU *^~^e Anzahl der in der Multiplex-Schaltung vorhandenen Analog-Digital-Umsetzer bezeichnet ist und wobei t„ die Umsetzdauer ist, die ein einzelner Analog-Digital-Umsetzer zum Überstreichen seines .vollständigen Arbeitsbereiches benötigt.

. -

Die Schaltungsanordnung kann erfindungsgemäß auch invers als Digital-Analog-Umsetzer (DAU) verwendet v/erden, wobei z.B. ein Digitalsignal, das durch eine Zahl IL, repräsentiert wird, in ein Analogsignal, z.B. eine Spannung U*., umgewandelt wird.

.

Eine hiersu geeignete Schaltungsanordnung mit einem CCD ist in Fig. 16 schematisch dargestellt. Das CCD besteht — v/ie bei der. in Fig. 3 gezeigten Anordnung — aus einem Halbleitersubstrat 1 vom ersten Leitfähigkeitstyp, auf den eine Isolierschicht 2 aufgebraht ist. Auf dieser Isolierschicht 2 befinden sich in Reihe angeordnete Elektroden E^, E. , E,- und Eg. Veiter sind in demHalbleitersubstrat zu beiden Enden der Reihe der Elektroden jeweils ein erstes und ein zweites dotiertes Gebiet 3 bzw. 4 vom zv/eiten Leitfähigkeitstyp vorhanden, die mit Ketallkontals:- ten 23 bzw. 24 versehen sind. Kit dem ersten dotierten Gebiet 3 sind eine erste Kapazität C₁ und die Drain-Elektrode eines ersten Transistors T^ verbunden. Dieser erste Transistor ist zweckmäßigerweise zusammen mit dein CCD auf dem gleichen Kalbleiterchip integriert aufgebaut. Die Source-Elektrode 11 dieses ersten Transistors T₁ ist mit einer Referenzspannungsquelle U_R verbunden. Die Umwandlung eines Digitalsignals in ein Analogsignal kann mittels einer solchen Schaltungsanordnung in der

- VPA 75 E 7084 709831/0384

-HSr-

im folgenden beschriebenen Weise erfolgen.

Durch Anlegen einer Taktspannung U_T an die Gate-Elektrode 10 des ersten Transistors T., wird dieser Transistor in den leitenden Zustand gebracht und somit das Referenzpotential U„ an die erste Kapazität C- gelegt. Nachdem am Ende des Taktimpulses die Referenzspannung Ur, von der ersten Kapazität wieder abgeschaltet ist, wird durch Anlegen von verschiedenen Taktimpulsen an die Elektroden E.., Ελ, Ec, Eg in an sich bekannter Weise eine feste Ladungsmenge AQ aus der ersten Kapazität C. entnommen und zu dem zweiten dotierten Gebiet 4 transportiert, und von dort, gegebenenfalls über einen als Schalter dienenden Transistor, ■ nach außen abgeführt. Durch diese Ladungsentnahme verändert sich die an der ersten Kapazität C^ abfallende Spannung. Dieser Torgang wird der durch das Digitalsignal gegebenen Zahl Ν~ entsprechend oft wiederholt. Das Analogsignal U«. ist dann durch die Differenz zwischen dem Potential der mit dem ersten dotierten Gebiet verbundenen Elektrode der ersten Kapazität und dem Potential der Referenzspannungsquelle U_D gegeben. Es ist

AO

^ ^AA ⁵⁵^R⁺C * ^ND' ^v/0"^De^ %, ^ie Referenzspannung ist, die vor Beginn der .Umwandlung an die erste Kapazität gelegt wurde. Die am Ende des Umsetzungsvorganges an der ersten Kapazität C. abfallende Spannung kann beispielsweise nittels eines Transistors T«,y bestimmt werden, dessen Gate-Elektrode an die erste Kapazitat und an das erste dotierte Gebiet 3 angeschlossen ist. Ein durch diesen Transistor Ί«_η fließender Strom wird dann von der

ι If

an der ersten Kapazität abfallenden Spannung gesteuert.

Eine Schaltungsanordnung nach der Erfindung kann auch in einer weiteren Betriebsart als Digital-Analog-¥andler betrieben werden. Dies wird im folgenden-und hand der Fig. 17 erläutert.

Das dotierte Gebiet 5, das die Drain-Elektrode eines Transistors T.J2 darstellt, ist an.eine Referenzspannungsquelle U„ angeschlossen. Durch Anlegen eines Taktimpulses an die Gate-Elektrode E_Q wird dieser Transistor T₁₂ leitend geschaltet und danit die Referenzspannung U_R an das zweite dotierte Gebiet 4 angelegt.

75 E 7084 ' _709831/038A

Dabei wird die zweite Kapazität C₂, die aus der parasitären
Kapazität des zweiten dotierten Gebietes und der an dieses Gebiet angeschlossenen Zuleitungen gebildet wird, auf einen, von
der Größe der Referenzspannung U_R abhängigen Ladungszustand gebracht. Am Ende des Taktinipulses ist der Transistor T^₂ wieder nichtleitend geschaltet und es ist die zweite Kapazität C₂ von der Referenzspannungsquelle getrennt.

Durch Anlegen von TaIrtimpulsen in an sich bekannter Weise an die Elektroden Eg, E₁-, E^ und E^ wird aus der zweiten Kapazität C₂ eine feste Ladungsmenge AQ in die erste Kapazität C^ transportiert, und die zweite Kapazität C₂ wieder.durch Anlegen eines
Taktimpulses an die Elektrode E_g des Transistors T^_n v/ieder an die Referenzspannungsquelle Un gelegt. Es erfolgt ein erneuter Transport einer Ladungsmenge AQ in die erste Kapazität. Dieser Vorgang wird insgesamt so oft ausgeführt, wie die dem Digitalsignal entsprechende Digitalzahl N^ angibt. Das Analogsignal
ist dann durch die Größe der in der ersten Kapazität befindlichen Ladungsmenge und damit durch die an dieser ersten Kapazitat abfallenden Spannung gegeben.

Wie bereits oben erläutert wurde, ist an das erste dotierte
Gebiet eine Leseschaltung angeschlossen, die außer dem Transistor T^ zwei weitere Transistoren T^₇ und T^₈ aufweist, die in der in Anspruch 11 angegebenen Weise miteinander verschaltet
sind.

15 Patentansprüche
17 Figuren

VPA 75 E 7084

7 09831/0384

ir

Leerseite

Claims

Patentansprüche

Schaltungsanordnung zur Umwandlung eines durch eine elektrische Spannung U. gegebenen Analog-Signals in ein Digital-Signal und/oder zur Umwandlung eines Digital-Signals in ein durch eine elektrische Spannung U., gegebenes Analog-Signal mit einer ersten Kapazität, einer gegenüber der ersten Kapazität kleineren zweiten Kapazität und einer zwischen die erste und die zweite Kapazität geschalteten ersten Vorrichtung für einen schrittweisen Ladungsaustausch zwischen der ersten und der zweiten Kapazität, mit einer zweiten Vorrichtung, durch welche die zweite Kapazität auf einen vorgegebenen Ladungszustand gebrocht werden kann, mit einer Bewertungsvorrichtung zur Bewertung des Ladungszustandes der zweiten Kapazität und mit einer Zählvorrichtung zum Zählen der Ladungsaustauschschritte, dadurch gekennzeichnet, daß die erste Vorrichtung für schrittweisen Ladungsaustausch eine Ladungsverschiebeschaltung (CTD) enthält.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet , daß die Ladungsverschiebeschaltung eine Eimerkettenschaltung (BBD) ist.
3. Schaltungsanordnung nach Anspruch 1, dadurch g e k e η η ζ e i c h-n e t , daß die Ladungsverschiebeschaltung ein ladungsgekoppeltes Element (CCD) ist.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet , daß das ladungsgekoppelte Element ein mit einem Substratanschluß (7) versehenes Halbleitersubstrat (1) von einem ersten Leitfähigkeitstyp aufweist, wobei -auf dem Halbleitersubstrat (1) eine Isolierschicht (2) aufgebracht ist und sich auf dieser Isolierschicht (2) wenigstens vier in einer Reihe angeordnete Elektroden (E.., E-, E₁-, E_r). aus elektrisch leitendem Ilaterial befinden, und daß sich in dem Halbleitersubstrat (1) am Anfang der Reihe der Elektroden

VPA 75 E 7084 709831/0384

■ ι

ein erstes Gebiet (3) vom zweiten Leitfähigkeitstyp und am Ende der Reihe der Elektroden ein zweites dotiertes Gebiet (4) vom zweiten Leitfähigkeitstyp befinden.
5. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet , daß das ladungsgekoppelte Element ein mit einem Substratanschluß (7) versehenes Halbleitersubstrat (1) von einem ersten Leitfähigkeitstyp auf v/eist, wobei auf das Halbleitersubstrat eine Isolierschicht (2) aufgebracht ist und auf der Isolierschicht (2) wenigstens fünf in einer Reihe angeordnete Elektroden (E., E₂, E^, E₅, Eg) und eine weitere Elektrode (E₇) vorhanden sind, wobei sich neben dieser weiteren Elektrode (E^) ein dotiertes Gebiet (6) vom zweiten Leitfähigkeitstyp und am Ende der Reihe der Elektroden ein zweites dotiertes Gebiet (4) vom zweiten Leitfähigkeitstyp befindet, und wobei die erste Elektrode (E^) mit den Drain-Elektroden (13, 16) von zv/ei Feldeffekttransistoren (T,, λ, T₁-) verbunden ist, v/obei die Source-Elektrode (12) des einen Feldeffekttransistors (Τ-ιλ) ^m^ der Spannungsquelle der Analogspannung U. und die Source-Elektrode (15) des anderen Feldeffekttransistors (T^j-) mit einer Referenzspannungsquelle Uögf· verbunden sind.
6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet , daß sich vor der ersten Elektrode (E^) ein dotiertes Gebiet (3) vom zweiten Leitfähigkeitstyp befindet, das mit einer Elektrode der ersten Kapazität (C₁) verbunden ist.
7. Schaltungsanordnung nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet , daß die erste Kapazität (CLj) ein MIS-Kondensstor ist, der zusammen mit dem ladungsgekoppelten Element auf dem gleichen Halbleitersubstrat aufgebaut ist.
8. Schaltungsanordnung nach Anspruch 7, dadurch g e Ic e η η -

daß die Hetall-E 709831/0384

zeichnet , daß die Hetall-Elektrode (E ) des MIS-ICon-

VPA 75 E 7084

densators von einer der Elektroden der Reihe (E^) weniger als 5/Um entfernt angeordnet ist.
9. Schaltungsanordnung nach einem der Ansprüche 4 bis 8, dadurch gekennzeichnet , daß das zweite dotierte Gebiet (4) zugleichdas Source-Gebiet eines MIS-Feldeffekttransistors (T₁₂)> dessen'Drain-Gebiet ein drittes dotiertes Gebiet (5) vom zweiten Leitfähigkeitstyp ist.
10. Schaltungsanordnung nach einem der Ansprüche 4 bis 9, dadurch gekennzeichnet , daß die zweite Kapazität (Cp) aus den gegenüber dem Substratanschluß (7) bestehenden Kapazitäten des zweiten dotierten Gebietes (4) und der mit diesem zweiten dotierten Gebiet verbundenen Zuleitungen gebildet ist.
11. Schaltungsanordnung nach einem der Ansprüche 4 bis 10 zur Umwandlung eines Digital-Signals in ein Analog-Signal, dadurch gekennzeichnet , daß an die erste Kapazität eine Leseschaltung angeschlossen ist, die zwei in Reihe geschaltete Feldeffekttransistoren (T₁₇, T-jq) aufweist, wobei die Source-Elektrode des Feldeffekttransistors (T-J₈) mit der Gate-Elektrode dieses Feldeffekttransistors (T-jg) verbunden ist, die Drain-Elektrode des Feldeffekttransistors (T^₈) mit der Source-Elektrode des Feldeffekttransistors (Tv]₇) und mit der Drain-Elektrode eines Feldeffekttransistors (T^) verbunden ist, und weiter die Drain-Elektrode des Feldeffekttransistors (T-iy) niit einer Masse-Leitung verbunden ist, und wobei die Source-Elektrode des Feldeffekttransistors (T₁) mit derjenigen Elektrode der ersten Kapazität (C.) verbunden ist, die an dos erste dotierte Gebiet (3) des Halbleitersubstrats (1) angeschlossen ist.
12. Terfahren zum Betrieb einer Schaltungsanordnung nach einem der Ansprüche 1 bis 12 zur Umwandlung eines Analog-Signals in ein Digital-Signal, dadurch gekennze ichnet, daß

709831/0
YPA 75 E 7084 '

1. der Substratanschluß auf festes Potential gelegt wird,

2. durch die Analogspannung U_A an die erste Kapazität gelegt wird und nach einer vorgegebenen Zeitdauer wieder abgeschaltet wird,

3. sodann aus der ersten Kapazität eine Ladungsmenge ^Q mit dem ladungsgekoppelten Element entnommen und zu der zweiten Kapazität transportiert wird, wobei an die Elektroden des ladungsgekoppelten Elementes in an sich bekannter Weise Takt impulse angelegt v/erden,

4. von der an die zweite Kapazität angeschlossene Bewertungsvorrichtung ein Zählimpuls an eine Zählvorrichtung abgegeben wird, wenn die durch die Ladungsmenge AQ an der zweiten Kapazität hervorgerufene Potentialänderung einen vorgegebenen ¥ert ü„ überschreitet,

5. nach Angabe des Zählimpulses von der zweiten Vorrichtung die zweite Kapazität an ein Referenzpotential gelegt und nach einer vorgegebenen Zeit wieder davon getrennt wird,

\ 6. Die Yerfahrensschritte 3 bis 5 solange wiederholt werden, bis die Potentialänderung, die an der zweiten Kapazität von der in sie transportierten Ladungsmenge hervorgerufen wird, den vorgegebenen Wert U^ unterschreitet.
13. Verfahren zum Betrieb einer Schaltungsanordnung nach einem der AnsiDrüche 1 bis 11 zur Umwandlung eines Digital-Signals in ein Analog-Signal, dadurch gekennzeichnet _f daß

a. der Substratanschluß an festes Potential gelegt wird,

b. die erste Kapazität für eine vorgegebene Zeit an eine Referenzspannung gelegt wird,

c. durch Anlegen von Versehiebetaktimpulsen an die Elektroden des ladungsgekoppelten Elementes eine Ladungsmenge AQ aus der ersten Kapazität entnommen und zu dem zweiten dotierten Gebiet transportiert wird,

d. die Schritte b und c der durch das Digitel-Signsl gegebenen Digitalzahl entsprechend oft ausgeführt und wiederholt werden.

TPA 75Έ 7084 709831/038A
14. Verfahren zum Betrieb einer Schaltungsanordnung nach einem der Ansprüche 1 bis 11 zur Umwandlung eines Digital-Signals in ein Analog-Signal, dadurch gekennzeichnet , daß

1. der Substratanschluß auf festes Potential gelegt wird,

2. in die zweite Kapazität von der zweiten Vorrichtung durch Anlegen eines Referenzpotentials für eine vorgegebene Zeit eine Ladungsmenge AO. gebracht wird,

3. von dem ladungsgekoppelten Element die in der zweiten Kapazität enthaltene Ladungsmenge in die erste Kapazität transportiert wird, wobei an die Elektroden des ladungsgekoppelten Elementes in an sich bekannter Weise Taktiinpulse gelegt werden,

4. die Verfahrensschritte 2 und 3 der durch das Digital-Signal gegebenen Digitalzahl entsprechend oft ausgeführt und wiederholt werden.
15. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß vor Durchführung des Verfahrensschrittes 2 durch Anlegen eines Taktimpulses an die Gate-Elektrode des dritten Feldeffekttransistors der Leseschaltung die erste Kapazität auf einen vorgegebenen Ladungszustand gebracht wird.

VPA 75 E 7084

709831/0384