DE3343453C2 - - Google Patents

Info

Publication number
DE3343453C2
DE3343453C2 DE3343453A DE3343453A DE3343453C2 DE 3343453 C2 DE3343453 C2 DE 3343453C2 DE 3343453 A DE3343453 A DE 3343453A DE 3343453 A DE3343453 A DE 3343453A DE 3343453 C2 DE3343453 C2 DE 3343453C2
Authority
DE
Germany
Prior art keywords
charge
gate
gates
channel
charge transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3343453A
Other languages
English (en)
Other versions
DE3343453A1 (de
Inventor
Arnoldus Johannes Juliana Boudewijns
Leonard Jan Maria 5621 Eindhoven Nl Esser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3343453A1 publication Critical patent/DE3343453A1/de
Application granted granted Critical
Publication of DE3343453C2 publication Critical patent/DE3343453C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/04Shift registers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • G11C19/285Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Description

Die Erfindung geht aus von einer Ladungs­ übertragungsanordnung mit einem in der Nähe einer Ober­ fläche eines Halbleiterkörpers liegenden Ladungsübertra­ gungskanal und einer Auslesestufe zum Transportieren bzw. Detektieren transportierter Ladungspakete, bei der auf der Oberfläche eine Reihe von Taktimpulselektroden angeordnet ist zum Zuführen von Taktimpulsspannungen zum Transpor­ tieren Informationen darstellender Ladungspakete durch den Ladungsübertragungskanal zu der Auslesestufe und bei der die Auslesestufe einen derartigen Bau hat, daß ihr Ausgangssignale entnommen werden können, die jeweils mindestens während nahezu der ganzen Taktimpulsperiode konstant und für die auszulesende Information repräsen­ tativ sind.
Ladungsübertragungsanordnungen der obenstehend beschriebenen Art sind u. a. aus "Handbook on semiconduc­ tors" ed. T.S. Moss, Heft 4, ed. C. Hilsum, Kapitel 3B, Seiten 397-401 bekannt. Fig. 39 auf Seite 398 in dieser Veröffentlichung zeigt einen Ausgang, der als "correlated double sampling output" bezeichnet ist. In diesem Ausgang wird ein Ladungspaket einer Ausgangsdiode zugeführt, die zunächst auf einer Bezugsspannung bzw. Rückstellspannung vorgespannt ist. Das Ladungspaket verursacht eine Spannungs­ änderung in der Diode, die einem ersten Verstärker insbe­ sondere einem Source-Folger, dessen Eingang mit der Diode verbunden ist, zugeführt wird. Der Ausgang des Source- Folgers ist seinerseits wieder über einen Schalter mit dem Eingang des Ausgangsverstärkers verbunden. Dadurch, daß der Schalter geschlossen wird, wird das von dem Source- Folger gelieferte Signal, das ein Maß für das auszulesen­ de Ladungspaket bildet, dem Ausgangsverstärker zugeführt, wonach der Schalter wieder geöffnet werden kann. Nachdem der Schalter wieder geöffnet ist, kann die Diode abermals auf Bezugsspannung gebracht werden, und zwar um ein nach­ folgendes Ladungspaket auszulesen. Inzwischen gibt der Ausgangsverstärker ein für das erste Ladungspaket reprä­ sentatives Ausgangssignal nach wie vor ab. Das zweite La­ dungspaket kann zu der Diode übergeben und von dem Source- Folger detektiert werden. Der Schalter kann dann wieder geschlossen werden und dem Ausgang des Ausgangsverstär­ kers kann ein für das zweite Ladungspaket repräsentatives Ausgangssignal entnommen werden.
Dem Ausgang des Ausgangsverstärkers können block­ förmige Signale entnommen werden, die eine Breite (Zeit­ dauer) einer Taktimpulsperiode aufweisen. Die Ausgangs­ spannung geht zwischen zwei aufeinanderfolgenden Signalen also nicht auf einen Bezugspegel zurück, wie dies beispiels­ weise bei dem Ausgangssignal des Source-Folgers der Fall ist. Wie in der genannten Veröffentlichung an Hand der Fig. 40 angegeben, ergibt der Wechsel zwischen Signal und Bezugspegel an dem Ausgang Spektren höherer Ordnung des Signals, die für viele Anwendungsbereiche durch zusätzliche Maßnahmen völlig oder teilweise ausgeschaltet werden müs­ sen. Um diese Signale höherer Ordnung zu entfernen, sind oft teuere Filter notwendig. Wenn dagegen während der ganzen Taktimpulsperiode ein blockförmiges Signal abge­ geben wird, werden diese Spektren höherer Ordnung schon von selbst weitgehend unterdrückt.
Ein Nachteil der obenstehend beschriebenen be­ kannten Anordnung ist die Beschränkung der Taktimpulsfre­ quenz, mit der die Anordnung betrieben werden kann und die eine Beschränkung für die Bandbreite der zu verarbeitenden Signale bedeutet. In der Praxis stellt es sich heraus, daß die maximale Taktimpulsfrequenz zwischen 15 und 25 MHz liegt. Für viele Anwendungsbereiche, insbesondere auf dem Gebiet der Video-Signalverarbeitung, sind viele höhere Frequenzen erforderlich. Eine wesentliche Ursache für diese Frequenzbeschränkung liegt in der Tatsache, daß die Ausgangsdiode zwischen zwei aufeinanderfolgenden Signal­ detektionen jeweils über einen Schalter auf den Bezugs­ pegel zurückgebracht werden muß. Außerdem wird auch durch den Schalter zwischen dem Source-Folger und dem Ausgangs­ verstärker, welcher Schalter meistens durch einen MOS- Transistor gebildet wird, einige Verzögerung herbeigeführt, die, falls die Ausgangsdiode nicht den wichtigsten be­ schränkenden Faktor für die Taktimpulsfrequenz bilden würde, der maximalen Taktimpulsfrequenz eine schwere Be­ schränkung auferlegen würde.
Ein hinzukommender Nachteil dieses Schalters liegt in dem Übersprechen zu dem Ausgangssignal der Takt­ impulsspannung, mit der der Schalter betrieben wird. Der Vollständigkeit halber wird noch bemerkt, daß aus der DE-OS 30 16 107 eine Ladungsübertragungsanordnung mit einer Aufteilung des Ladungsübertragungskanals in zwei Teilkanäle bekannt ist.
Die Erfindung hat nun zur Aufgabe, u. a. eine Ladungsübertragungsanordnung zu schaffen, in der das Auf­ treten Spektren höherer Ordnung in dem Signal vermieden wird, und die mit höherenTaktimpulsfrequenzen betrieben werden kann.
Eine Ladungsübertragungsanordnung der eingangs erwähnten Art weist zur Lösung dieser Aufgabe das Kennzeichen auf, daß an der Stelle der Auslesestufe der Ladungsübertragungskanal sich in zwei nebeneinander liegende Teilkanäle aufteilt, die mit einzelnen ersten Toren versehen sind, mit deren Hilfe Ladungspakete dem einen oder dem anderen Teilkanal zugeführt werden können, daß ein gemeinsames zweites Tor vorhanden ist, das auf einem elektrisch schwebenden Potential gehalten werden kann und mit dem Eingang des Ausgangs­ verstärkers zum Bestimmen des Potentials des zweiten Tores und damit der Größe eines unter dem zweiten Tor gespeicherten Ladungspaketes gekoppelt ist und daß einzelne dritte Tore vorhanden sind, mit deren Hilfe ein unter dem gemeinsamen zweiten Tor gespeichertes und ausge­ lesenes Ladungspaket weitertransportiert werden kann.
Wie aus der Figurbeschreibung hervorgeht, ermög­ licht der aufgeteilte Kanal eine Ladungsdetektion während einer ganzen Taktimpulsperiode, wodurch die Spektren höherer Ordnung unterdrückt werden. Durch die Aufteilung ist es möglich, ein Ladungspaket in dem einen Teilkanal nach dem Auslesen weiter zu transportieren während das folgende Ladungspaket in dem anderen Teilkanal unter die schwebende Torschaltung geführt wird. Die Geschwindigkeit, mit der dies erfolgt, wird völlig durch denselben Ladungs­ transportvorgang wie im restlichen Teil der Anordnung be­ stimmt und wird nicht durch das Vorhandensein von Dioden in der Transportstrecke verzögert, welche Dioden für jedes Signal aufs neue rückgestellt werden müssen oder durch das Vorhandensein von Schaltern vor dem Ausgangsverstärker. Die schwebende Torschaltung kann zwar mit einem Schalter verbunden sein zum Anlegen einer geeigneten Bezugsspannung. Dieser Schalter wird jedoch im allgemeinen nicht geschwin­ digkeitsbeschränkend sein, weil die schwebende Torschal­ tung nicht für jedes Ladungspaket rückgestellt zu werden braucht. Im Video-Gebrauch beispielsweise kann das Rück­ stellen der schwebenden Torschaltung während der Horizon­ tal-Rücklaufzeit erfolgen.
Eine bevorzugte Ausführungsform weist das Kenn­ zeichen auf, daß Mittel vorhanden sind zum gegenphasigen Anlegen von Taktimpulsspannungen an die genannten ersten Torschaltungen und zum ebenfalls gegenphasigen Anlegen von Taktimpulsspannungen an die genannten dritten Torschaltungen.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrie­ ben. Es zeigt
Fig. 1 eine schematische Draufsicht einer ladungs­ gekoppelten erfindungsgemäßen Anordnung,
Fig. 2 eine schematische Darstellung der Takt­ impulsspannungen die an die Anordnung nach Fig. 1 angelegt werden,
Fig. 3 eine schematische Darstellung der Poten­ tialverteilungen, die im Betrieb in dem Ladungstransport­ kanal auftreten,
Fig. 4 eine schematische Darstellung von Ausgangs­ signalen, die die Anordnung nach Fig. 1 abgeben kann,
Fig. 5 eine schematische Draufsicht eines Aus­ gangsteils einer zweiten Ausführungsform einer erfindungs­ gemäßen ladungsgekoppelten Anordnung,
Fig. 6 eine schematische Darstellung von Takt­ impulsspannungen, die an die Anordnung nach Fig. 5 ange­ legt werden,
Fig. 7 eine schematische Darstellung von Poten­ tialverteilungen, die in dem Ladungstransportkanal beim Anlegen der Taktimpulsspannungen nach Fig. 6 auftreten.
Fig. 1 zeigt einen Halbleiterkörper 1, vorzugs­ weise aus Silizium, in dem eine nur schematisch darge­ stelle Ladungsübertragungsanordnung nach der Erfindung gebildet ist.
Weil eine detaillierte Beschreibung des Aufbaus und der Hestellung der Anordnung zum Verständnis der vor­ liegenden Erfindung nicht notwendig ist und die CCD-Tech­ nologie außerdem als allgemein bekannt vorausgesetzt werden darf, wird an dieser Stelle kaum auf die Technolo­ gie eingegangen und reicht ein Hinweis auf die Literatur, beispielsweise das Buch "Charge Coupled Devices and Systems", ed. M.J. Howes and D.V. Morgan, Kapitel 2, "Fabrication Technology for Charge Coupled Devices".
Die Anordnung umfaßt einen Ladungsübertragungs­ kanal 2, der nahezu völlig unter den Taktimpulselektroden liegt und dessen laterale Begrenzung deswegen durch ge­ strichelte Linien dargestellt ist. Der Kanal 2 kann von dem Oberflächenkanal- sowie von dem vergrabenen Kanaltyp sein. In der Zeichnung ist nicht der ganze Kanal 2 (über seine ganze Länge), sondern nur ein Teil unmittelbar vor dem Ausgang der Anordnung dargestellt. Der Ladungstransport wird mittels eines Taktimpulselektrodensystems, das in dem hier beschriebenen Ausführungsbeispiel für 4-Phasen­ betrieb geeignet ist, gesteuert. Es dürfte einleuchten, daß das Prinzip der Erfindung auch für 2-, 3- oder Mehr­ phasen-CTDs anwendbar ist.
Die Taktimpulselektroden 3, von denen in Fig. 1 nur acht Stück dargestellt sind, sind zu Vierergruppen ge­ gliedert, die abwechselnd mit den Taktimpulsleitungen 4 verbunden sind, über die die Taktimpulsspannungen Φ 1, Φ 2, Φ 3 und Φ 4 angelegt werden. In den Figuren liegen die Takt­ impulselektroden einfachheitshalber nebeneinander. In Wirk­ lichkeit sind sie selbstverständlich gegeneinander isoliert und beispielsweise in Form einer Zweischichtverdrahtung angebracht. Der unteren Schicht sind beispielsweise die Elektroden 3 und die Taktimpulsleitungen 4 zugeordnet, an die die Spannungen Φ 2 und Φ 4 eingelegt werden. Die Elek­ troden, an die Φ 1 und Φ 3 angelegt werden, ebenso wie die Elektroden, an die Φ 4 und Φ 2 angelegt werden, können aus polykristallinem Silizium hergestellt sein und gehören zu der oberen Verdrahtungsschicht. Wo die Verdrahtungs­ schichten sich kreuzen, ist die untere Verdrahtung durch gestrichelte Linien dargestellt.
Wie eingangs bereits angegeben, umfaßt die An­ ordnung eine Auslesestufe B, der während nahezu der ganzen Taktimpulsperiode Ausgangssignale entnommen werden können, so daß an dem Ausgang des Ausgangsverstärkers blockförmige Ausgangssignale erscheinen, deren Breite der Taktimpuls­ periode entspricht. Nach der Erfindung teilt sich der Kanal 3 dazu in zwei nebeneinander liegende Teilkanäle 5 und 6 auf. In der Ladungstransportrichtung gesehen, die als von links nach rechts gehend vorausgesetzt wird, sind die Teil­ kanäle mit einzelnen ersten Toren OG 1 bzw. OG 2 versehen. Mit Hilfe dieser Tore (utput ates) können die Ladungs­ pakete, die über den Kanal 3 zugeführt werden, abwechselnd in den Teilkanal 5 und den Teilkanal 6 eingeführt werden, wie untenstehend noch weiter erläutert wird. Den Toren OG 1 und OG 2 ist ein den beiden Teilkanälen 5 und 6 gemeinsames zweites Tor (FG) nachgeschaltet. Dieses Tor, das auf einem elektrisch schwebenden Potential gehalten werden kann (loating ate) dient, wie sich noch zeigen wird, zum Auslesen unter diesem Tor gespeicherter Ladungspakete und ist deswegen mit einem Ausgangsverstärker 7 verbunden. Dieser Verstärker kann auf einfache Weise eine Source-Folger­ schaltung umfassen, von der in Fig. 1 nur der MOS-Transi­ stor angegeben ist, dessen Gate-Elektrode mit dem schwe­ benden Tor FG verbuden ist und wobei in der Zeichnung auf schematische Weise weiterhin die Source- und Drain- Elektroden 8 und 9 angegeben sind. Selbstverständlich können auch andere Verstärkerschaltungen verwendet werden. Das andere Ende des schwebenden Tores ist mit einem der Hauptelektrodengebiete eines MOST-Schalter 10 verbunden, dessen anderes Hauptelektrodengebiet 11 an eine Bezugs­ spannung gelegt werden kann. An die isolierte Gate-Elek­ trode 12 des MOST 10 kann periodisch ein Taktimpulssignal angelegt werden, wodurch das schwebende Tor FG wieder auf Bezugspegel zurückgebracht werden kann. Die Frequenz dieses Taktimpulssignals hängt ab von der Geschwindigkeit, mit der die Spannung an dem schwebenden Tor sich ändert (Leck­ strecken). Weil diese Geschwindigkeit im allgemeinen sehr niedrig ist, kann die Frequenz des Taktimpulssignals an der Gate-Elektrode 12 im allgemeinen so niedrig sein, daß sie für die Anordnung nicht geschwindigkeitsbeschränkend wirkt.
Dem schwebenden Tor FG sind für die Teilkanäle 5 und 6 einzelne Tore RG 1 bzw. RG 2 nachgeschaltet. Mit Hilfe dieser Tore (eset ates) können die Ladungspakete nach dem Auslesen unter einem gemeinsamen Drain-Kontakt 13 weiter transportiert werden. Es sei bemerkt, daß die Teil­ kanäle 5 und 6 in anderen Ausführungsformen hinter den Toren RG 1, RG 2 zu einem gemeinsamen Kanal entsprechend dem Kanal 2 für den Weitertransport der Ladungspakete wieder zusammengefügt werden können. Eine derartige Konfiguration kann beispielsweise in denjenigen Fällen angewandt werden, in denen die Ladungspakete mehrere Male während des Trans­ portes von der ladungsgekoppelten Anordnung ausgelesen werden müssen, wie beispielsweise in Filtern.
Für die Beschreibung der Wirkungsweise der la­ dungsgekoppelten Anordnung nach der Erfindung sei auf die Fig. 2, 3a und b und 4 verwiesen. Fig. 3a zeigt die Potentialverteilung in dem Kanal 2 unter den letzten drei Elektroden 3 (in Fig. 3 bezeichnet durch Φ 2, Φ 3 und Φ 4) und in dem Teilkanal 5. Fig. 3b zeigt ebenfalls die Poten­ tialverteilung in dem Kanal 2 unter den letzten drei Elek­ troden und die Potentialverteilung in dem Teilkanal 6. Die Wirkungsweise der Anordnung wird für eine n-Kanalanordnung beschrieben, es dürfte jedoch einleuchten, daß die Er­ findung ebenfalls auf eine p-Kanalanordnung anwendbar ist. In Fig. 2 sind die Taktimpulsspannungen Φ 1-Φ 4 und die Taktimpulsspannungen, die an OG 1, RG 1 und RG 2 angelegt werden, als Funktion der Zeit t angegeben. Außerdem ist das Potential von FG als konstante Spannung dargestellt, d. h. beim Fehlen von Ladungspaketen unter FG. Der Span­ nungspegel der in Fig. 2 durch "0 V" bezeichnet ist, bezeichnet nur einen Bezugspegel, der nicht unbedingter­ weise mit dem Erdpotential zusammenzufallen braucht. Aus­ gegangen wird von der Voraussetzung, daß mittels des Transistors 10 das schwebende Tor FG auf einem geeigneten Potential vorgespannt ist. Diese Spannung ist derart ge­ wählt worden, daß bei der großen Spannung an RG 1 und der niedrigen Spannung an RG 2 das Oberflächenpotential unter FG liegt, und zwar zwischen den Oberflächenpotentialen unter RG 1 und RG 2 (siehe Fig. 3a und b, bei t 1). In dem Teilkanal 6 wird in dieser Situation unter FG eine Poten­ tialsenke gebildet, worin ein Ladungspaket 14 gespeichert werden kann. Das Ladungspaket 14 verursacht eine Spannungs­ änderung am schwebenden Tor FG, die über den Vertärker 7 ausgelesen werden kann. Unter den Elektroden Φ 3, Φ 4 ist ein folgendes Ladungspaket 15 gespeichert, das bei t 2 völlig unter Φ 4 gespeichert wird. Gleichzeitig befindet sich OG 1 auf dem hohen Spannungspegel und OG 2 auf dem niedrigen Pegel, wodurch unter OG 1 eine niedrige Potential­ sperre und unter OG 2 eine hohe Potentialsperre gebildet wird.
Bei t 3 befindet sich Φ 4 auf dem niedrigen Span­ nungspegel. In dem Teilkanal 5 strömt das Ladungspaket 15 über die niedrige Sperre unter OG 1 in die Potentialsenke unter FG. Zu demselben Zeitpunkt ist RG 1 auf einen niedri­ gen Spannungspegel übergegangen und RG 2 auf einen hohen Spannungspegel. Das Ladungspaket 15 bleibt dadurch unter FG in dem Teilkanal 5, während das Ladungspaket 14 durch den Kontakt 13 abgeführt werden kann. Das Potential von FG, das bisher durch das Paket 14 bestimmt wurde, wird nun durch die Größe des Paketes 15 bestimmt.
Inzwischen wird über den Kanal 2 ein folgendes Ladungspaket 16 zugeführt. Bei t 4 ist dieses Paket unter den Φ 2- und Φ 3-Elektroden gespeichert. Bei t 5 ist dieses Paket unter den Φ 3- und Φ 4-Elektroden gespeichert. Während dieses Ladungstransportes bleibt das Paket 15 unter der Elektrode FG in dem Teilkanal 5. Die Tore OG 1 und OG 2 sind inzwischen gleichzeitig, also in Gegenphase auf den niedrigen bzw. hohen Spannungspegel übergegangen, so daß unter dem Tor OG 1 eine höhere Sperre als unter OG 2 ent­ steht. Bei t 6 ist das ganze Ladungspaket 6 völlig unter der letzten Φ 4-Elektrode des Kanals 2. Ebenfalls zu dem­ selben Zeitpunkt sind die Tore RG 1 und RG 2 auf einen nie­ drigen bzw. hohen Spannungspegel übergegangen, so daß die Potentialprofile bei t 7 entstehen. In dem Teilkanal 5 wird das Ladungspaket 15 abgeführt, während gleichzeitig in den Teilkanal 6 das Ladungspaket 16 unter das Tor FG gebracht wird, um ausgelesen werden zu können (t 7, t 8 usw.).
Dadurch, daß der Ladungstransportkanal an der Stelle der Auslesestufe in 2 Teilkanäle aufgeteilt wird, ist es möglich, ein erstes Ladungspaket unter dem schweben­ den Tor FG abzuführen und gleichzeitig - in dem anderen Teilkanal - ein folgendes Ladungspaket unter dem schwebenden Tor zu speichern. Das Potential des schwebenden Tores FG und damit das Ausgangssignal des Source-Folgers 7 wird dadurch als Funktion der Zeit t einen blockförmigen Ver­ lauf aufweisen, und zwar ohne Rückstellpegel zwischen zwei aufeinanderfolgenden Signalen. Auf schematische Weise ist dies in Fig. 4 dargestellt, wobei die Linie 18 das ver­ zögerte Eingangssignal und die Blöcke 19 das Ausgangssignal, das das abgetastete und verzögerte Eingangssignal ist, darstellen. Die Breite der Blöcke entspricht den Taktimpuls­ perioden Φ 1-Φ 4, wodurch Spektren höherer Ordnung in dem Ausgangssignal gegenüber dem Eingangssignal gering sind. Die Auslesegeschwindigkeit wird im Grunde durch die La­ dungstransportgeschwindigkeit, die in dem Ausleseteil nahezu ebenso groß ist wie in dem Kanal 2, bestimmt. Ge­ schwindigkeitsbeschränkende Faktoren, wie Rückstellvor­ gänge sind nicht vorhanden, so daß die Anordnung mit hoher Taktimpulsfrequenz betrieben werden kann und auch für beispielsweise den Video-Bereich geeignet ist. Dadurch, daß weiterhin die Taktimpulssignale an OG 1 und OG 2 ebenso wie die Taktimpulsspannungen an RG 1 und RG 2 zueinander gegenphasig sind, wie in Fig. 2 angegeben, werden die Über­ sprechsignale des schwebenden Tores FG sich ausgleichen, so daß in dem Ausgangssignal Übersprechen der Taktimpuls­ signale OG 1, OG 2, RG 1 und RG 2 nicht oder wenigstens nahezu nicht auftritt.
Es dürfte einleuchten, daß sich die Erfindung nicht auf das obenstehend gegebene Ausführungsbeispiel beschränkt, sondern daß im Rahmen der Erfindung für den Fachmann noch viele Ausführungsformen möglich sind. So kann die Erfindung auch in 2-Phasen- und 3-Phasen-CTDs und in ladungsgekoppelten Anordnungen vom Eimerketten­ speichertyp (BBD) angewandt werden.
Fig. 5 zeigt eine Draufsicht einer Abwandlung der Ladungsübertragungsanordnung nach Fig. 1. In der Zeich­ nung sind für entsprechende Teile dieselben Bezugszeichen wie in dem ersten Ausführungsbeispiel verwendet. Die Tran­ sistoren 7 und 10 sind nun auf schematische Weise darge­ stellt, ebenso wie die elektrischen Verbindungen zwischen den jeweiligen Elektroden. Die Anordnung nach Fig. 5 weicht im wesentlichen darin von der Anordnung von Fig. 1 ab, daß in dem Ausgangsteil zwischen den Ausgangstoren OG 1 und OG 2 noch eine weitere Gate-Elektrode OG 3 vorge­ sehen ist, die den Teilkanälen 5 und 6 gemeinsam ist. Das Tor OG 3 wird an eine feste (d.c.) Spannung V OG 3 gelegt. An die Tore OG 1, RG 1 und OG 2, RG 2 können gemeinsame Takt­ impulsspannungen Φ RG 1 bzw. Φ RG 2 angelegt werden, wozu die Tore OG 1, RG 1 und OG 2, RG 2 über die auf schematische Weise angegebenen Verbindungen 21 bzw. 22 elektrisch lei­ tend miteinander verbunden sind.
Fig. 6 zeigt schematisch die anzulegende Takt­ impulsspannung und Fig. 7 zeigt die dabei auftretenden Potentialprofile in den Teilkanälen 5, 6 zu 8 Zeitpunkten t 1-t 8.
Wie aus Fig. 7b hervorgeht, ist zu den Zeit­ punkten t 1-t 4 ein Ladungspaket 14 unter dem schwebenden Tor FG in dem Teilkanal 6 vorhanden. Über den Ladungstransport­ kanal 2 wird inzwischen ein folgendes Ladungspaket 15 zugeführt. Zu dem Zeitpunkt t 4 ist dieses Ladungspaket unter OG 1 angelangt (Fig. 7a). Der Spannungspegel bei OG 1 und RG 1 sinkt daraufhin, wodurch das Potential (für Elek­ tronen) unter OG 1 und RG 1 ansteigt. Unter RG 1 wird eine Potentialsperre gebildet, wodurch unter FG (in dem Teil­ kanal 5) eine Potentialsenke entsteht, die durch die Poten­ tialsperren unter OG 3 und RG 1 begrenzt wird. Dadurch, daß die Spannung VOG 3 etwas höher gewählt ist als der Mindestpegel von Φ RG , ist die - konstante - Potentialsperre unter OG 3 etwas niedriger als die unter OG 1 und RG 1. Dadurch kann das Ladungspaket 15 von der Sperre unter OG 3 in die Potentialsenke unter FG strömen, um daraufhin während einer ganzen Taktimpulsperiode ausgelesen werden zu können, bis das folgende Ladungspaket 16 unter FG in dem Teilkanal 6 gespeichert wird.
Während das Ladungspaket 15 unter FG gebracht wird, wird das vorhergehende Ladungspaket 14 durch Ver­ ringerung der Potentialsperre unter RG 2 in den Teilkanal 6 abgeführt, so daß kein oder kaum ein Zeitintervall zwischen dem Auslesen zweier aufeinanderfolgender Ladungs­ pakete vorhanden ist.
Um zu vermeiden, daß beim Übergeben von Ladung von OG 1 zu FG ein Teil der Ladung über OG 2 zu dem Teilkanal 6 strömt, ist die letzte Taktimpulselektrode 4 derart dimensioniert, daß dieses sich teilweise unter den Elek­ troden OG 1 und OG 2 und bis über die Teilkanäle 5 und 6 erstreckt und damit eine Sperre gegen das Zurückströmen der Ladung zwischen die Teilkanäle 5 und 6 bildet. Die ge­ nannte Elektrode 4 liegt insofern unter OG 1 und OG 2, wie durch strichpunktierte Linien angegeben ist.
In bezug auf das erste Ausführungsbeispiel bietet diese Ausführungsform den Vorteil, daß nur zwei Taktimpuls­ anordnungen, und zwar Φ RG 1 und Φ RG 2 ausreichen. Weil außer­ dem der Zeitpunkt, wo RG 1 und OG 1 und RG 2/OG 2 geschaltet werden, gegenüber Φ 4 nicht kritisch ist, ist die Zeitrege­ lung in dem betreffenden Ausführungsbeispiel im allgemeinen etwas weniger kritisch als in den vorhergehenden Ausfüh­ rungsbeispiel.

Claims (4)

1. Ladungsübertragungsanordnung mit einem in der Nähe einer Oberfläche eines Halbleiterkörpers (1) liegenden Ladungsübertragungskanal (2) und einer Auslesestufe (5, 6) zum Transportieren bzw. Detektieren transportierter Ladungs­ pakete, bei der auf der Oberfläche eine Reihe von Taktim­ pulselektroden (3) angeordnet ist zum Zuführen von Taktim­ pulsspannungen zum Transportieren Information darstellender Ladungspakete durch den Ladungsübertragungskanal zu der Aus­ lesestufe und bei der die Auslesestufe einen solchen Aufbau hat, daß ihr Ausgangssignale entnommen werden können, die je­ weils mindestens während nahezu der ganzen Taktimpulsperiode konstant und für die auszulesende Information repräsentativ sind, dadurch gekennzeichnet, daß an der Stelle der Auslesestufe der Ladungsübertragungs­ kanal sich in zwei nebeneinander liegende Teilkanäle (5, 6) aufteilt, die mit einzelnen ersten Toren (OG 1, OG 2) versehen sind, mit deren Hilfe Ladungspakete dem einen oder dem anderen Teilkanal zugeführt werden können, daß ein gemeinsames zweites Tor (FG) vorhanden ist, das auf einem elektrischen schwebenden Potential gehalten werden kann und mit dem Eingang des Aus­ gangsverstärkers (7) gekoppelt ist zum Bestimmen des Potentials des zweiten Tores und damit der Größe eines unter dem zweiten Tor gespeicherten Ladungspaketes, und daß einzelne dritte Tore (RG 1, RG 2) vorhanden sind, mit deren Hilfe ein unter dem ge­ meinsamen zweiten Tor gespeichertes und ausgelesenes Ladungs­ paket weitertransportiert werden kann.
2. Ladungsübertragungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß Mittel vorhanden sind zum gegenphasigen Anlegen von Takt­ impulsspannungen an die ersten Tore (OG 1, OG 2) und zum ebenfalls gegen­ phasigen Anlegen von Taktimpulsspannungen an die dritten Tore (RG 1, RG 2).
3. Ladungsübertragungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zwischen den ersten Toren (OG 1, OG 2) und dem zweiten Tor (FG) über jeden der Teilkanäle (5, 6) ein weiteres Tor (OG 3) vorgesehen ist.
4. Ladungsübertragungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Teilkanäle (5, 6) mit einem gemeinsamen weiteren Tor (OG 3) versehen sind.
DE19833343453 1982-12-07 1983-12-01 Ladungsuebertragungsanordnung Granted DE3343453A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL8204727A NL8204727A (nl) 1982-12-07 1982-12-07 Ladingsoverdrachtinrichting.

Publications (2)

Publication Number Publication Date
DE3343453A1 DE3343453A1 (de) 1984-06-14
DE3343453C2 true DE3343453C2 (de) 1988-12-15

Family

ID=19840706

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833343453 Granted DE3343453A1 (de) 1982-12-07 1983-12-01 Ladungsuebertragungsanordnung

Country Status (9)

Country Link
US (1) US4649554A (de)
JP (1) JPS59112493A (de)
AU (1) AU565482B2 (de)
CA (1) CA1210503A (de)
DE (1) DE3343453A1 (de)
FR (1) FR2537322B1 (de)
GB (1) GB2131609B (de)
IT (1) IT1208192B (de)
NL (1) NL8204727A (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2197556B (en) * 1986-10-01 1990-08-29 Sony Corp Charge coupled devices
US4803531A (en) * 1987-09-18 1989-02-07 Tektronix, Inc. Imaging charge-coupled device having an all parallel output
JPH0214571A (ja) * 1988-07-01 1990-01-18 Toshiba Corp 固体撮像装置
JP2949861B2 (ja) * 1991-01-18 1999-09-20 日本電気株式会社 Ccdリニアイメージセンサ
JPH04256292A (ja) * 1991-02-08 1992-09-10 Sharp Corp 固体撮像装置
KR940000953Y1 (ko) * 1991-04-13 1994-02-25 금성일렉트론 주식회사 Ccd의 리셋트 게이트 구조
GB0222990D0 (en) * 2002-10-04 2002-11-13 E2V Tech Uk Ltd Solid state imaging device
US7015854B2 (en) * 2004-07-12 2006-03-21 Massachusetts Institute Of Technology Charge-domain A/D converter employing multiple pipelines for improved precision
US6972707B1 (en) 2004-07-12 2005-12-06 Massachusetts Institute Of Technology Sub-ranging pipelined charge-domain analog-to-digital converter with improved resolution and reduced power consumption
US7199409B2 (en) * 2004-08-26 2007-04-03 Massachusetts Institute Of Technology Device for subtracting or adding charge in a charge-coupled device
US20060090028A1 (en) * 2004-09-27 2006-04-27 Anthony Michael P Passive differential voltage-to-charge sample-and-hold device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3902186A (en) * 1970-10-28 1975-08-26 Gen Electric Surface charge transistor devices
US3656011A (en) * 1971-02-02 1972-04-11 Rca Corp Charge coupled device
JPS5921186B2 (ja) * 1975-05-26 1984-05-18 日本電気株式会社 半導体装置
US4104543A (en) * 1977-02-22 1978-08-01 Hughes Aircraft Company Multichannel CCD signal subtraction system
JPS5484948A (en) * 1977-12-20 1979-07-06 Toshiba Corp Output circut for charge transfer element
FR2436468A1 (fr) * 1978-09-15 1980-04-11 Thomson Csf Element de memoire dynamique a transfert de charges, et application notamment a un registre a decalage
JPS55145367A (en) * 1979-04-27 1980-11-12 Toshiba Corp Standard charge level generator for charge transfer device
JPS5634218A (en) * 1979-08-29 1981-04-06 Nec Corp Charge transfer element comb line filter
DE2936728A1 (de) * 1979-09-11 1981-04-02 Siemens AG, 1000 Berlin und 8000 München Integrierte schaltung zur differenzbildung zwischen zwei ladungen
JPS56131278A (en) * 1980-03-18 1981-10-14 Toshiba Corp Charge transfer type comb-shaped filter
JPS5786191A (en) * 1980-11-14 1982-05-29 Nec Corp Charge coupled device and its driving method

Also Published As

Publication number Publication date
AU565482B2 (en) 1987-09-17
AU2197083A (en) 1984-06-14
GB8332262D0 (en) 1984-01-11
US4649554A (en) 1987-03-10
FR2537322B1 (fr) 1989-04-21
GB2131609B (en) 1986-02-19
JPS59112493A (ja) 1984-06-28
JPH0373140B2 (de) 1991-11-20
CA1210503A (en) 1986-08-26
DE3343453A1 (de) 1984-06-14
GB2131609A (en) 1984-06-20
NL8204727A (nl) 1984-07-02
FR2537322A1 (fr) 1984-06-08
IT8324007A0 (it) 1983-12-02
IT1208192B (it) 1989-06-06

Similar Documents

Publication Publication Date Title
DE2501934C2 (de) Verfahren zum Betrieb eines ladungsgekoppelten Halbleiter-Bauelementes und ladungsgekoppeltes Halbleiter-Bauelement zur Durchführung dieses Verfahrens
DE2551797A1 (de) Mit ladungsuebertragung arbeitender speicher
DE3886025T2 (de) Ladungsübertragungsanordnung mit einer verbesserten Ausgangsstufe.
DE2144235A1 (de) Verzögerungsanordnung
DE3343453C2 (de)
DE1920077C2 (de) Schaltungsanordnung zum Übertragen von Ladungen
CH629630A5 (de) Transversalfilter mit mindestens einem analogen schieberegister und verfahren zu dessen betrieb.
DE2816259A1 (de) Analog-digital-wandler in form einer ladungsgekoppelten halbleiterschaltung
DE2740203C2 (de) Ladungsgekoppelte Halbleiteranordnung
DE2528316A1 (de) Von einer ladungsuebertragungsvorrichtung gebildete signalverarbeitungsanordnung
DE2734942C2 (de) Digital-Analogumsetzer
DE2616477A1 (de) Halbleiterschaltung
DE2234310A1 (de) Logischer schaltkreis mit mindestens einer taktleitung
DE3220084C2 (de)
DE2852117A1 (de) Regenerationsschaltung
DE3332443A1 (de) Signal-umsetzungsschaltung
DE2543615A1 (de) Regenerierstufe fuer ladungsverschiebeanordnungen
DE2933440C2 (de) Ladungsübertragungs-Transversalfilter
DE2844248C3 (de) Ladungsübertragungsanordnung
DE2820837C2 (de) Ladungsgekoppelte Halbleiteranordung und ladungsgekoppelter Filter mit einer derartigen Halbleiteranordnung
DE2733674B2 (de) Rauschanne Eingangsschaltung für ladungsgekoppelte Schaltungsanordnungen
DE2733675C3 (de)
DE2936682C2 (de)
DE2151898B2 (de) Ladungstransporteinrichtung
DE2721812A1 (de) Auswerteschaltung fuer eine ladungsverschiebeanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee