DE2721812A1 - Auswerteschaltung fuer eine ladungsverschiebeanordnung - Google Patents

Auswerteschaltung fuer eine ladungsverschiebeanordnung

Info

Publication number
DE2721812A1
DE2721812A1 DE19772721812 DE2721812A DE2721812A1 DE 2721812 A1 DE2721812 A1 DE 2721812A1 DE 19772721812 DE19772721812 DE 19772721812 DE 2721812 A DE2721812 A DE 2721812A DE 2721812 A1 DE2721812 A1 DE 2721812A1
Authority
DE
Germany
Prior art keywords
voltage
electrode
evaluation circuit
field effect
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772721812
Other languages
English (en)
Other versions
DE2721812C2 (de
Inventor
Guenther Dipl Ing Meusburger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2721812A priority Critical patent/DE2721812C2/de
Priority to FR7813848A priority patent/FR2390803A1/fr
Priority to JP5644678A priority patent/JPS53141589A/ja
Priority to GB19498/78A priority patent/GB1561628A/en
Publication of DE2721812A1 publication Critical patent/DE2721812A1/de
Priority to US06/071,539 priority patent/US4272693A/en
Application granted granted Critical
Publication of DE2721812C2 publication Critical patent/DE2721812C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/04—Shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76825—Structures for regeneration, refreshing, leakage compensation or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Networks Using Active Elements (AREA)

Description

AKTIENGESELLSCHAFT Unser Zeichen
Berlin und München - VPA 77 P 7 0 4 9 BRD
Auswerteschaltung für eine LadungsverSchiebeanordnung.
Die Erfindung bezieht sich auf eine Auswerteschaltung für eine Ladungsverschiebeanordnung nach dem Oberbegriff des Patentanspruchs 1.
5
Ladungsverschiebeanordnungen dieser Art sind beispielsweise von Kosonocky in den "WESCON Technical Papers" Bd. 18, 1974, Session 2/1, Seiten 1-20, unter dem Titel "Charge-Coupled Devices - An Overview" ausführlich beschrieben worden. Sie arbeiten in der Weise, daß eine Mehrzahl von elektrischen Ladungen, die mit ihrer Größe jeweils abgetasteten Momentanwerten eines Eingangssignals entsprechen und die zueinander zeitlich und räumlich äquidistant sind, unter dem Einfluß von den Verschiebeelektroden zugeführten, phasenverschobenen Taktspannungen schrittweise entlang der Elektrodenreihe in Richtung auf den Ausgang der Anordnung verschoben werden. Dort werden sie dann zeitlich nacheinander bewertet und zur Bildung von entsprechenden Ausgangssignalen herangezogen. Handelt es sich um die Verarbeitung von analogen Eingangssignalen, so entsprechen die einzelnen Ladungen mit ihren Größen jeweils einer ganzen Reihe von unterschiedlichen Momentanwerten des Eingangssignals, während bei der Verarbeitung von digitalen Eingangssignalen nur zwei verschiedene logische Zustände, "1" oder "0", durch das Vorhandensein oder Nichtvorhandensein einer bestimmten Ladung dargestellt werden. Das Eingangssignal kann bei derartigen Anordnungen auch aus einer in das Substrat einfallenden Strahlung bestehen, die dort eine ihrer
St. 1 CKa / 04.05.1977 809847/0220
Intensität entsprechende, unterschiedlich starke Ladungsträgerpaarbildung hervorruft. Eine in dieser Weise verwendete Ladungsverschiebeanordnung wird auch als Bildsensor bezeichnet.
Die am Ausgang einer Ladungsverschiebeanordnung vorzunehmende Bewertung der in der Halbleiterschicht verschobenen Ladungen macht Jedoch insofern Schwierigkeiten, als es sich hierbei um sehr kleine Ladungen handelt. Nach Fig. 10(b) der genannten Veröffentlichung führt man die Ladungen beispielsweise einem ausgangsseitigen Diffusionsgebiet entgegengesetzter Leitfähigkeit zu, das zuvor jeweils auf ein Referenzpotential gebracht und sodann von diesem freigeschaltet wird, so daß sich ein von außen nicht potentialgebundener Zustand ("floating11) einstellt. Beim Umladen der pn-Kapazität des ausgangsseitigen Diffusionsgebietes und der Gatekapazität eines nachgeschalteten Lesetransistors durch eine in das Diffusionsgebiet verschobene Ladung ist dann an dem Lesetransistor ein Ausgangssignal abgreifbar, das nur einen sehr kleinen, durch die Umladung hervorgerufenen Spannungshub aufweist.
Der Erfindung liegt die Aufgabe zugrunde, eine Auswerteschaltung der eingangs genannten Art vorzusehen, die ein Ausgangssignal mit wesentlich größeren Spannungsänderungen als Funktion des Größenunterschieds der einzelnen verschobenen Ladungen liefert.
Dies wird erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Maßnahmen erreicht.
Der mit der Erfindung erzielbare Vorteil liegt insbesondere darin, daß auch kleine Ladungsunterschiede solche Spannungsänderungen des Ausgangssignals bewirken, daß eine sehr genaue und hinreichend lineare Verstärkung des über die Ladungsverschiebeanordnung zu übertragenden Signals erfolgt.
Die Erfindung wird nachfolgend anhand eines in der Zeichnung dargestellten, bevorzugten Ausführungsbeispiels näher erläutert.
809847/0220
- 3- - 77 P 7 O h 9 BRQ
Dabei zeigt:
Figur 1 eine Prinzipdarstellung des Ausführungsbeispiels in Verbindung mit einer Drei-Phasen-Ladungsverschiebeanordnung,
Figur 2 das Ersatzschaltbild eines Teils der Anordnung nach Fig. 1, Figur 3 Spannungs-Zeit-Diagramme zu Fig. 1, Figur 4 weitere Diagramme zur Erläuterung von Fig. 1,
Figur 5 die an einer Verschiebeelektrode nach Fig. 1 auftretenden Kapazitäten und
Figur 6 eine bevorzugte Weiterbildung des Ausführungsbeispiels nach Fig. 1.
In Fig. 1 ist der ausgangsseitige Teil einer Drei-Phasen-Ladungsverschiebeanordnung schematisch dargestellt. Sie besteht aus einer p-dotierten Halbleiterschicht 1, ζ. Β. einem Siliziumsubstrat, dessen Oberfläche mit einer elektrisch isolierenden Schicht 2,
z. B. aus SiO , belegt ist. Über der letzteren sind eine Reihe von Elektroden angeordnet, die mit gegeneinander phasenverschobenen Taktspannungen beschaltet sind. Die drei am weitesten links liegenden Elektroden, die zu einem Ladungsverschiebeelement gehören, sind mit Zeittakt- bzw. Phasensymbolen 01, 02 und 03 bezeichnet, wobei die ihnen zugeführten Taktspannungen in dem Zeitdiagramm nach Fig. 3 jeweils mit den gleichen Symbolen versehen sind. Man kann sich vorstellen, daß der dargestellte Teil der Halbleiterschicht 1 nach links verlängert ist und eine ganze Reihe von solchen Ladungsverschiebeelektroden aufweist. Die jeweils die gleichen Phasensymbole tragenden Elektroden aller dieser Verschiebe- ' elemente sind dann mit einer von drei TaktSpannungsleitungen verbunden und werden gemeinsam getaktet.
Eine weitere Elektrode E1 ist über einen Anschluß A und eine Leitung 3 mit dem Source-Anschluß eines Feldeffekttransistors T1 verbunden, dessen Drain-Anschluß mit einer Taktspannung U1 beaufschlagt ist. Das Gate von T1 ist mit einer Taktspannung beschaltet, die durch das Zeittakt- bzw. Phasensymbol 04 gekennzeichnet und in Fig. 3 über der Zeitachse t dargestellt ist. Andererseits ist E1 über A auch mit der durch die isolierende Schicht 2 gegenüber der Halbleiterschicht 1 isolierten Gate-Elektrode 4 eines MOS-Kondensators verbunden, dessen anderer Anschluß 5 über eine
809847/0220
77 P 7 O 4 9 BRD
Elektrode 6 mit einem η-dotierten Gebiet 7 leitend verbunden ist. Schließlich ist E1 noch mit einer Ausgangsstufe AS verbunden, die das über die Ladungsverschiebeanordnung übertragene und an dem Anschluß A abgreifbare Signal weiterverarbeitet. Beispielsweise ist A mit dem Gate 8 eines Lesetransistors T2 beschaltet, dessen Drain-Anschluß an einer Versorgungsspannung U~D liegt und dessen Source mit einem Schaltungsausgang A1 sowie über eine Impedanz R. oder eine Kapazität C. mit Masse verbunden ist. In Abweichung von dem vorstehend beschriebenen Aufbau kann die Ausgangsstufe AS auch aus anderen, an sich bekannten Teilschaltungen bestehen oder aus der Eingangsstufe einer weiteren Ladungsverschiebeanordnung gebildet sein.
Der Elektrode Ξ1 ist eine weitere, mit E2 bezeichnete Elektrode nachgeordnet, die mit einer Taktspannung beaufschlagt ist, welche das Phasensymbol 0A trägt und in Fig. 3 in ihrer Zeitabhängigkeit dargestellt ist. Ein η-dotiertes Gebiet 8 ist über eine Elektrode 9 mit einer Gleichspannung U2 beschaltet. Die Halbleiterschicht weist noch eine Elektrode E ub auf, die an einer geringen negativen Vorspannung -U , liegt.
Im Betrieb bewirkt das Auftreten jedes einzelnen positiven Spannungsimpulses einer der Taktspannungen 01, 02, 03»U1 und 0A unter sämtlichen Elektroden, die dieser Taktspannung zugeordnet sind,
Ϊ5 die Bildung von sog. Potentialsenken, d. h. örtlichen Maxima des Potentials an der Oberfläche der Halbleiterschicht 1. In Fig. 1 ist z. B. ein Verlauf des Gberflächenpotentials gestrichelt dargestellt, der dem Zeittakt 01 entspricht, bei dem die mit 01 bezeichneten Elektroden jeweils mit einem Spannungsimpuls belegt sind. Dabei tritt die angedeutete Potentialsenke 10 auf. Während des folgenden Zeittaktes 02 verschiebt sich dann die Potentialsenke 10 nach rechts um einen Elektrodenabstand. Die übrigen Potentialsenken befinden sich gegenüber der Potentialsenke 10 jeweils im Abstand eines Vielfachen von drei Elektrodenabständen.
Die verschobenen Ladungen, die jeweils aus Ansammlungen 12 von Minoritätsladungsträgern der Halbleiterschicht 1 bestehen, sind beim dargestellten Ausführungsbeispiel Negativladungen, die in die genannten Potentialsenken elektrisch eingebracht oder in
809847/0220
-JBr-
ihnen angesammelt werden und zusammen mit diesen Senken schrittweise verschoben werden. Dabei füllt jede dieser Ladungen die entsprechende Potentialsenke zu einem gewissen Teil wieder auf, so daß sich ein kleineres Potentialmaximum ergibt als bei einer Senke,die kein Ladungsträgerpaket enthält.
Die Elektrode E1 wird nun in Abhängigkeit von dem Zeittakt 04 intermittierend mit der Spannung U1 beschaltet. Dabei entsteht zunächst unterhalb von E1 eine Potentialsenke 11, die im Falle einer in ihr enthaltenen Ladung teilweise aufgefüllt ist. Da jedoch jeder 04-Impuls vor der rückwärtigen Flanke des mit ihm etwa koinzidenten positiven Spannungsimpulses von U1 beendet ist, bleiben bzw. floaten die Elektrode E1, die Leitung 3» der Anschluß A, die Elektrode 4 und das Gate 8 auf dem Potential, das sie unter dem Einfluß der Impulsamplitude U13 zum Zeitpunkt des Sperrens von T1 erreicht haben. Die Spannung dieser Schaltungsteile gegenüber der etwa auf Masse befindlichen Halbleiterschicht 1 entspricht damit dem Wert U13 (Fig. 3). Die unterhalb der Elektrode 4 auftretende Raumladungszone ist in Fig. 1 mit 13 bezeichnet, während 14 eine Inversionsschicht darstellt, die aus Minoritätsladungsträgern der Halbleiterschicht 1 gebildet wird.
In Fig. 2 stellt C1 die Kapazität des MOS-Kondensators 4, 7 dar, während C2 die Kapazität der Elektrode E1 gegenüber der auf dem Potential -U , liegenden Halbleiterschicht 1 bedeutet. Wie Fig. 4 erkennen läßt, ergibt sich beim Fehlen eines Ladungsträgerpakets unterhalb von E1 während des Zeittaktes 01 bzw. 04 eine Raumladungszone 15, die einen relativ kleinen Kapazitätswert C201 zwischen der Oberfläche der Halbleiterschicht 1 und der unteren Begrenzungsfläche der Raumladungszone 15 bedingt. Bezeichnet man die in Serie hierzu liegende Kapazität zwischen der Oberfläche der Halbleiterschicht 1 und der Elektrode E1 mit C , so ergibt sich für C2 ein Wert C20, der im wesentlichen durch die im Vergleich zu C wesentlich kleinere Kapazität C201 bestimmt wird.
Befindet sich dagegen ein Ladungsträgerpaket 12 unterhalb von E1, so ergibt 'sich eine weniger stark ausgeprägte Raumladungszone 16 (Fig. 4), was zu einer Vergrößerung der Kapazität zwischen der Oberfläche von 1 bzw. dem Ladungsträgerpaket 12 und der unteren
809847/0220
Begrenzungsfläche von 16 auf einen Wert C21' führt. Aber auch dieser Wert ist wesentlich kleiner als C , so daß C2 einen Wert
C21 annimmt, der im wesentlichen durch C21' bestimmt ist. Dabei ist C21 größer als C2O.
Fig. 5 zeigt den funktioneilen Zusammenhang der Kapazität C zwischen der Oberfläche der Halbleiterschicht 1 und der unteren Begrenzungsfläche der Raumladungszonen unterhalb der Elektrode E1 während des Zeittaktes 01 bzw. 04 und der sich jeweils unter dieser Elektrode befindenden Ladungsmenge Q. Dabei entspricht die Ladungsmenge Null dem Kapazitätswert C2O1, während einer in Fig. 4 durch den schraffierten Bereich 12 angedeuteten Ladungsmenge der Kapazitätswert C21' entspricht.
Zum Zeitpunkt ti (Fig. 3) wird ein positiver Spannungsimpuls U an den Anschluß 5 des MOS-Kondensators 4, 7 gelegt. Dabei erhöht sich die Spannung U1 an der Elektrode 4 sowie am Gate 8 von T2 ausgehend von U13 um einen Wert AU1, wobei
ITl TT C1 . »
u C2+C1
Bezüglich der Einsatzspannung U_ des MOS-Kondensators 4, 7 muß dabei noch die Bedingung eingehalten werden, daß U1 - U_ ->Um·
max Umax ^* T
Hierbei ist U' der maximal auftretende Wert von U1 und U__
max Dmax
der maximal auftretende Wert von U_.
Da AU1 nach der Beziehung (1) von C2 abhängig ist und C2 entsprechend der Kennlinie in Fig. 5 von der unterhalb von E1 befindlichen Ladung und damit von dem durch diese repräsentierten Momentanwert des Eingangssignals oder ganz allgemein von der auszuwertenden Information abhängt, sind auch die Spannungserhöhungen Δ Uf informationsabhängig. In Fig. 3 ist beispielsweise dargestellt, daß beim Auftreten des Kapazitätswerts C201 eine Spannungserhöhung AU ' entsteht, bei C21 · dagegen ^U ·. Damit ergibt sich an A bzw. am Schaltungsausgang A1 ein Ausgangssignal U1 bzw. U ', das innerhalb des Zeitabschnitts ti, t2 abgreifbar ist und sowohl eine ausreichende Amplitude als auch Spannungsschwankungen
809847/0220
- r- 77 P 70 4 9 8RD
aufweist, die gegenüber den Amplitudenschwankungen des Eingangssignals hinreichend verstärkt sind.
15 -3 Bei einer StörStellenkonzentration von N=2,5 10 cm , einer Dicke der isolierenden Schicht 2 von 0,12 Aim, einer Taktspannungsanplitude von 8 Volt und einer Substratvorspannung von - 3 Volt ergab sich bei einem ausgeführten Schaltungsbeispiel eine Kapazität C2 von 0,044 fF/ /Um Elektrodenfläche beim Fehlen
/ Λ
einer Ladung unterhalb von E1, dagegen beim Auftreten von 8.10 Ladungsträgern unterhalb von E1 eine Kapazität C2 von 0,062 fF/
2 2
,um . Bei einer Elektrodenfläche von 100 /Um , einer Kapazität C1 von 6,5 fF, einer Spannung U13 von 8 Volt und einer Einsatzspannung υτ von 2 Volt ergab sich eine Spannung U13+ Δ U ' (Fig. 3) von 14.3 Volt und eine Spannung U13+AU2' von 16,9 Volt, was einer Spannungsschwankung von 2,6 Volt entspricht. Die Amplitude der Spannung U betrug dabei mindestens 14,9 Volt.
Die Verstärkung der Auswerteschaltung nach der Erfindung kann gemäß der Beziehung (1) durch eine Änderung des Kapazitätsverhältnisses C1/C2 eingestellt werden, wobei sie zu diesem umgekehrt proportional ist. Die obere Grenze der Verstärkung wird durch die maximal mögliche Spannung U bestimmt.
Nachdem das jeweils betrachtete Ladungsträgerpaket 12 in der beschriebenen Weise ausgewertet worden ist, wird es durch Anlegen eines positiven Spannungsimpulses der Taktspannung 0A an die Elektrode E2 im Zeittakt von 02 zu dem η-dotierten Gebiet 8 abgeleitet.
In Fig. 6 ist das Ersatzschaltbild einer bevorzugten Weiterbildung der Auswerteschaltung nach Fig. 1 dargestellt, bei der der MOS-Kondensator 4, 7 als ein MOS-Feldeffekttransistor ausgeführt ist. Zu diesem Zweck wird in der Halbleiterschicht 1 neben dem η-dotierten Gebiet 7 noch ein weiteres, η-dotiertes Gebiet 17 vorgesehen, das dann z. B. einen Source-Bereich darstellt und über einen Anschluß 18 mit dem Schaltungsausgang A1' sowie über eine Impedanz R ' oder eine Kapazität C ' mit Masse verbunden ist. Dabei entfällt der in Fig. 1 dargestellte Lesetransistor T2, wobei der MOS-Feldeffekttransistor 4, 7, 17 seine Funktion über-
809847/0220
_ 77 P 70 49 BRD
nimmt. Das Drain-Gebiet (7) wird in diesem Fall mit einer Spannung U beaufschlagt, die eine Gleichspannung oder eine Impulsspannung sein kann.
Mit besonderem Vorteil wird die Ladungsverschiebeanordnung einschließlich des MOS-Kondensators 4, 7 und ggf. des zusätzlichen Lesetransistors T2 als monolithisch integrierter MOS-Schaltkreis hergestellt.
In Abweichung von den bisher beschriebenen Leitfähigkeitstypen der einzelnen Schaltungsteile kann auch eine η-dotierte Halbleiterschicht 1 verwendet werden, in der p-dotierte Gebiete 7 und 8 und ggf. 17 vorgesehen sind. In diesem Fall sind die Polaritäten sämtlicher zugeführten Spannungen umzukehren.
Weiterhin kann irgendeine der mit 01, 02 oder 03 bezeichneten Elektroden als Ξ1-Elektrode verwendet werden, wobei der Zeittakt
04 mit dem dieser Elektrode zugeordneten Zeittakt übereinstimmen muß. Darüber hinaus ist eine sinngemäße Anwendung der Auswerteschaltung nach der Erfindung auch bei Ladungsverschiebeanordnungen möglich, die nach einem anderen Impulsschema betrieben werden, so z. B. im 2-Phasen- oder 4-Phasen-Betrieb.
5 Patentansprüche
6 Figuren
809847/0220
L e e r s e i t e

Claims (6)

  1. 77 P 7 O 4 9 BRD
    Patentansprüche
    Auswerteschaltung für eine Ladungsverschiebeanordnung, die eine Halbleiterschicht eines ersten Leitfähigkeitstyps und eine darüber isoliert angeordnete Reihe von Verschiebeelektroden aufweist, welche mit gegeneinander phasenverschobenen Taktspannungen beaufschlagt sind, dadurch gekennzeichnet , daß eine der Verschiebeelektroden (E1) über einen Anschluß (A) mit einem die zugeordnete Taktspannung (U1) intermittierend zuführenden Transistorschalter (T1) sowie mit dem Gate (4) eines Feldeffekt-Kondensators (4, 7) verbunden ist, dessen Gegenelektrode (5) mit einer periodischen Impulsspannung (U ) beaufschlagt ist, daß die Anstiegsflanken der Impulsspannung (U ) jeweils gegenüber den Zeitpunkten verzögert sind, in denen die zugeordnete Taktspannung (U1) unterbrochen wird, und daß der Anschluß (A) der mit dem Gate (4) des Feldeffekt-Kondensators (4, 7) verbundenen Verschiebeelektrode (Ξ1) als Signalausgang dient.
  2. 2. Auswerteschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Anschluß (A) mit einer Ausgangsstufe (AS) beschaltet ist.
  3. 3. Auswerteschaltung nach Anspruch 2, dadurch gekennzeichnet, daß der Anschluß (A) mit dem Gate (8) eines Feldeffekttransistors (T2) verbunden ist, dessen Sourceanschluß über eine Impedanz (R.) o<*er eine Kapazität (C ) auf Bezugspotential geschaltet und andererseits mit einem Schaltungsausgang (A1) verbunden ist.
  4. 4. Auswerteschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Feldeffekt-Kondensator (4, 7) neben einem ersten, mit der Gegenelektrode (5) verbundenen, zu der Halbleiterschicht (1) entgegengesetzt dotierten und mit der Impulsspannung (UD) beaufschlagten Gebiet (7) ein zweites in dieser Weise dotiertes Gebiet (17) aufweist, so daß er zu einem Feldeffekttransistor (4, 7, 17) ergänzt ist, und daß das zuletzt genannte Gebiet (17) mit einem Anschluß (18) versehen ist, der einerseits über eine Impedanz (RA') oder eine Kapazität (C ') an eine Spannungsquelle oder Masse geschaltet und andererseits mit einem Schaltungsausgang (A1') verbundenist. 809847/0220
    - *σ - ffl P 7 O *» 9 8RD
  5. 5. Auswerteschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der mit dem Gate (4) des Kondensators (4, 7) verbundenen Verschiebeelektrode (Ξ1) mindestens eine weitere, mit einer Taktspannung (0A) beaufschlagte Elektrode (E2) nachgeordnet ist und daß ausgangsseitig von dieser Elektrode ein zu der Halbleiterschicht (1) entgegengesetzt dotiertes Gebiet (8) vorgesehen ist, das ein Draingebiet der Ladungsverschiebeanordnung (1, 8) darstellt.
  6. 6. Auswerteschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Ladungsverschiebeanordnung (1, 8) einschließlich des Feldeffekt-Kondensators (4, 7) bzw. -Transistors (4, 7, 17) einen monolithisch integrierten MOS-Schaltkreis darstellt.
    809847/0220
DE2721812A 1977-05-13 1977-05-13 Auswerteschaltung für eine Ladungsverschiebeanordnung Expired DE2721812C2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE2721812A DE2721812C2 (de) 1977-05-13 1977-05-13 Auswerteschaltung für eine Ladungsverschiebeanordnung
FR7813848A FR2390803A1 (fr) 1977-05-13 1978-05-10 Circuit d'exploitation pour un dispositif a transfert de charge
JP5644678A JPS53141589A (en) 1977-05-13 1978-05-12 Circuit for estimating charge transfer device
GB19498/78A GB1561628A (en) 1977-05-13 1978-05-15 Arrangements
US06/071,539 US4272693A (en) 1977-05-13 1979-08-31 Analysis circuit for a charge coupled device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2721812A DE2721812C2 (de) 1977-05-13 1977-05-13 Auswerteschaltung für eine Ladungsverschiebeanordnung

Publications (2)

Publication Number Publication Date
DE2721812A1 true DE2721812A1 (de) 1978-11-23
DE2721812C2 DE2721812C2 (de) 1986-09-18

Family

ID=6008936

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2721812A Expired DE2721812C2 (de) 1977-05-13 1977-05-13 Auswerteschaltung für eine Ladungsverschiebeanordnung

Country Status (5)

Country Link
US (1) US4272693A (de)
JP (1) JPS53141589A (de)
DE (1) DE2721812C2 (de)
FR (1) FR2390803A1 (de)
GB (1) GB1561628A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0028675A1 (de) * 1979-08-29 1981-05-20 Rockwell International Corporation Integrierte CCD-Schaltung
US5394003A (en) * 1993-05-20 1995-02-28 Electronic Decisions Inc. Acoustic charge transport device buffered architecture

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4538287A (en) * 1979-06-04 1985-08-27 Texas Instruments Incorporated Floating gate amplifier using conductive coupling for charge coupled devices
DE3021172A1 (de) * 1979-06-04 1980-12-11 Texas Instruments Inc Ladungsgekoppelter speicher und verfahren zum betreiben eines ladungsgekoppelten speichers
US4631739A (en) * 1984-11-28 1986-12-23 Xerox Corporation High dynamic range charge amplifier
NL8502860A (nl) * 1985-10-21 1987-05-18 Philips Nv Besturingswerkwijze voor een geintegreerd circuit uitgevoerd met een gemeenschappelijke schakelelektrode voor ten minste twee tegengesteld schakelbare transistoren, en daartoe geschikte inrichting.

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2220175A1 (de) * 1971-05-03 1972-11-16 International Business Machines Corp., Armonk, N.Y. (V.St.A.) Schaltungsanordnung zur Abfühlung und/ oder Regeneration von in Form diskreter örtlicher Ladungszustände in einem Halbleiterkörper repräsentierter Information

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3623132A (en) * 1970-12-14 1971-11-23 North American Rockwell Charge sensing circuit
FR2318485A1 (fr) * 1975-07-14 1977-02-11 Northern Telecom Ltd Circuit de detection non destructive de charges mobiles dans un dispositif a transfert de charge
DE2541686A1 (de) * 1975-09-18 1977-03-24 Siemens Ag Regenerierschaltung fuer ladungsgekoppelte elemente

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2220175A1 (de) * 1971-05-03 1972-11-16 International Business Machines Corp., Armonk, N.Y. (V.St.A.) Schaltungsanordnung zur Abfühlung und/ oder Regeneration von in Form diskreter örtlicher Ladungszustände in einem Halbleiterkörper repräsentierter Information

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0028675A1 (de) * 1979-08-29 1981-05-20 Rockwell International Corporation Integrierte CCD-Schaltung
US5394003A (en) * 1993-05-20 1995-02-28 Electronic Decisions Inc. Acoustic charge transport device buffered architecture

Also Published As

Publication number Publication date
US4272693A (en) 1981-06-09
FR2390803B1 (de) 1984-11-09
FR2390803A1 (fr) 1978-12-08
DE2721812C2 (de) 1986-09-18
JPS6352474B2 (de) 1988-10-19
GB1561628A (en) 1980-02-27
JPS53141589A (en) 1978-12-09

Similar Documents

Publication Publication Date Title
DE2144235C3 (de) Verzögerung sanordnung
DE2759086C2 (de)
DE3802363A1 (de) Halbleiterspeicher
DE2011794C3 (de) Halbleiterspeicheranordnung
DE2558549C3 (de) Anordnung zur Regelung des Potentials in einem MOS-CCD-Speicher
DE1920077C2 (de) Schaltungsanordnung zum Übertragen von Ladungen
DE2421583A1 (de) Verfahren und anordnung zur speicherung, integration und multiplikation von analogsignalen
DE2740203C2 (de) Ladungsgekoppelte Halbleiteranordnung
DE2363089C3 (de) Speicherzelle mit Feldeffekttransistoren
DE2622307C2 (de) Integrierte Halbleiterspeichervorrichtung
DE2432352B2 (de) MNOS-Halbleiterspeicherelement
DE3243565A1 (de) Ladungsgekoppelte anordnung
DE2200455A1 (de) Ladungsgekoppelte Halbleiterschaltung
DE3343453C2 (de)
DE2721812A1 (de) Auswerteschaltung fuer eine ladungsverschiebeanordnung
DE3220084C2 (de)
DE2543615A1 (de) Regenerierstufe fuer ladungsverschiebeanordnungen
DE3332443A1 (de) Signal-umsetzungsschaltung
DE2419064C2 (de) Analoginverter
DE2852117A1 (de) Regenerationsschaltung
DE3615545C2 (de) Ladungsgekoppeltes Bauelement
DE2820837C2 (de) Ladungsgekoppelte Halbleiteranordung und ladungsgekoppelter Filter mit einer derartigen Halbleiteranordnung
DE2753358A1 (de) Fuehlerschaltung fuer halbleiter- ladungsuebertragungsvorrichtungen
DE2520608C3 (de) Halbleiteranordnung zum Digitalisieren eines analogen elektrischen Eingangssignals
EP0025177A2 (de) Monolithisch integrierte Schaltung mit einem zweidimensionalen Bildsensor

Legal Events

Date Code Title Description
OAM Search report available
OC Search report available
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee