DE3021172A1

DE3021172A1 - Ladungsgekoppelter speicher und verfahren zum betreiben eines ladungsgekoppelten speichers

Info

Publication number: DE3021172A1
Application number: DE19803021172
Authority: DE
Inventors: Joseph E Hall; Jaroslav Hynecek; Charles G Roberts
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1979-06-04
Filing date: 1980-06-04
Publication date: 1980-12-11
Also published as: JPH0434303B2; JPH0316143A

Description

Ladungsgekoppelter Speicher und Verfahren zum Betreiben eines
ladungsgekoppelten Speichers Die Erfindung bezieht sich auf einen ladungsgekoppelten Speicher sowie ein Verfahren zum Betreiben eines ladungsgekoppelten Speichers. Insbesondere bezieht sich die Erfindung auf einen Verstärker mit schwebendem Gate, der am Ausgang eines ladungsgekoppelten Speichers angeordnet ist und ein nicht löschendes Lesen ermöglicht.
Bei ladungsgekoppelten Speichern (CCD) wird gefordert, daß auch schwache Signale, die durch Ladungspakete in dem CCD dargestellt werden, detektiert und verstärkt werden können, so daß diese Speicher auch bei geringer Lichtintensität oder anderen schwachen Signalen angewendet werden können. Ebenso ist ein nicht löschendes Lesen wünschenswert, um das Signal nach der Detektierung weiter behandeln zu können. Üblicherweise werden zum Erfassen von Ladungspaketen sogenannte Vorladungsverstärker (precharge amplifier) verwendet, in denen eine P-N-Sperrschicht durch einen MOS-Transistor auf ein vorgewähltes Niveau aufgeladen wird und die Signalladung danach die Diodenkapazität entladen kann, so daß eine Spannungsdifferenz erzeugt wird, die proportional der Signalladung ist. Durch den Vorladungsverstärker wird allerdings das Ladungspaket gelöscht, so daß dieses nicht weiter behandelt werden kann; außerdem wird aufgrund des thermischen Rauschens in dem Kanal des MOS-Transistors eine Rauschspannung proportional zu erzeugt.
Ein Verstärker mit schwebendem Gate, der ein nicht löschendes Lesen erlaubt, ist in ISSCC Dig. Tech. Papers , Feb. 1973, S. 154-155 (Wen und Salsbury, Analysis and Design of a Single Stage Floating Gate Amplifier) sowie in IEEE Journal of Solid-State Circuits, Vol. SC-9, No. 6, Dez. 1974, S. 410-414 (Wen , Design and Operation of a Floating Gate Amplifier) beschrieben. Mit dieser Einrichtung wird auch das dem Vorverstärker eigene Rauschen unterdrückt. Die Struktur ist so aufgebaut, daß das schwebende Gate in einer Oxidschicht unterhalb einer größeren Steuer-Gate-Elektrode eingebettet ist, welche zum Verschieben der Ladung unter das schwebende Gate dient.
Durch die Taktung der Steuer-Gate-Elektrode zur Verschiebung der Ladungspakete wird an dem schwebenden Gate Rauschen induziert; außerdem wird die Isolations-Oxidschicht wegen der hohen anfallenden Spannungen stark beansprucht.
Es ist für einen kapazitiv gekoppelten Verstärker mit schwebendem Gate vorgeschlagen worden, anstelle der vorgespannten Gate-Elektrode zur Verschiebung von Ladungspaketen gesteuerte Gate-Elektroden zu verwenden, wodurch die Empfindlichkeit der Einrichtung gesteigert und ein Teil des Rauschens an dem schwebenden Gate eliminiert werden kann.
Bei all diesen Halbleiterstrukturen besteht keine leitende Verbindung zu dem schwebenden Gate. Die Potentialsteuerung an dem schwebenden Gate wird daher sehr unbestimmt, so daß das Potential mit der Zeit aufgrund der Ladungswanderung in dem umgebenden Isolator wegdriften kann Diese Drift verändert den Arbeitspunkt des Verstärkers und das Kanalpotential des ladungsgekoppelten Speichers.
Mit der Erfindung wird ein Verstärker mit schwebendem Gate für einen ladungsgekoppelten Speicher angegeben, mit dem ein nicht~löschendes Lesen möglich ist. Das schwebende Gate ist über einen hohen Widerstand mit einer Vorsteuerspannung leitend verbunden. Das schwebende Gate wird durch eine untere metallische Aufdampfschicht erzeugt, die in einem Isolationskörper eingebettet ist und den Ladungsverschiebekanal überquert. Gemäß einem Ausführungsbeispiel der Erfindung ist das schwebende Gate mit der Source-Elektrode eines Metall#xid-Halbleiter-Transistors verbunden, während die Drain-Elektrode des Transistors mit einem oberhalb gelegenen Leitungskörper, der die Steuerleitung bildet, verbunden ist. Gemäß einer weiteren Ausführungsform der Erfindung ist ein Anodenanschluß einer Diode mit dem schwebenden Gate und der Kathodenanschluß der Diode mit einer Steuerleitung verbunden. Oberhalb der unteren metallischen Aufdampfschicht ist eine weitere Metallschicht vorgesehen, durch die zwei Steuer-Gate-Elektroden gebildet werden, die neben dem schwebenden Gate angeordnet sind und dieses in dem Bereich teilweise überlappen, wo dieses den Ladungsverschiebekanal überquert. Die Ladungspakete werden unter die schwebende Gate-Elektrode mittels der Steuer-Gate-Elektroden verschoben, die ebenso das jeweilige Ladungspaket unterhalb der schwebenden Gate-Elektrode während des Lesevorganges halten, wodurch die Empfindlichkeit der Einrichtung verbessert wird. Die Ladung induziert an dem schwebenden Gate eine Spannung, die erfaßt und verstärkt wird. Das Ausgangssignal des Verstärkers ist zu der Ladung unterhalb der schwebenden Gate-Elektrode proportional. Dadurch, daß das schwebende Gate über einen hochohmigen Schaltungsweg mit einer Steuerleitung elektrisch leitend verbunden ist, wird in dem Verstärker mit schwebendem Gate gemäß der Erfindung die Langzeitdrift des Arbeitspunktes der schwebenden Gate-Elektrode eliminiert.
Das Rauschen an der schwebenden Gate-Elektrode, welches verursacht wird, wenn das schwebende Gate auf eine vorgewählte Spannung eingestellt wird, wird dadurch minimal gehalten, daß diese Voreinstellung erst nach einer Serie von Lesevorgängen anstatt jeweils nach eine einzigen Lesevorgang vorgenommen wird. Das bei der Taktung auftretende und durch die kapazitive Kopplung der Steuer-Gate-Elektroden an dem schwebenden Gate induzierte Taktungsrauschen wird dadurch eliminiert, daß entsprechend gleichzeitig Signale an die Steuer-Gate-Elektroden angelegt werden. Mit den Signalen werden gleiche, jedoch vorzeichenmäßig entgegengesetzte Potentiale an der schwebenden Gate-Elektrode induziert, wodurch das jeweils induzierte Rauschen ausgelöscht wird. Die Empfindlichkeit der Einrichtung ist gegenüber bekannten verbessert,mit ihr können auch schwächere Signale ausgewertet werden; außerdem sind die zur Rauschelimination verwendeten elektronischen Bauteile einfach.
Weitere Ausgestaltungen und Vorteile der Erfindung gehen aus den Unteransprüchen in Verbindung mit der nachfolgenden Beschreibung hervor. Die Erfindung ist in mehreren Ausführungsbeispielen anhand der Zeichnung näher erläutert. In der Zeichnung stellen dar: Figur 1 eine stark vergrößerte Aufsicht eines kleinen Teiles eines Halbleiter-Chips, in der die Anordnung eines Verstärkers mit schwebender Gate-Elektrode für einen ladungsgekoppelten Speicher dargestellt ist; Figuren 2a bis 2d jeweils Querschnitte des Verstärkers in Figur 1 entlang der Linien a-a, b-b, c-c und d-d; Figur 3 ein elektrisches Ersatzschaltbild des in Figur 1 gezeigten Verstärkers mit einem Ausgangsschaltkreis; Figur 4 ein Impulszugdiagramm zur Erläuterung der Arbeitsweise des Verstärkers; Figur 5 eine schematische Darstellung des Potentialverlaufs in einem ladungsgekoppelten Speicher in der Nachbarschaft der schwebenden Gate-Elektrode; Figur 6 eine Teilansicht eines modifizierten Verstärkers mit schwebender Gate-Elektrode für einen ladungsgekoppelten Speicher gemäß Figur #; Figur 7 einen Teilquerschnitt entsprechend der Figur 2c für das in Figur 6 dargestellte modifizierte Ausführungsbeispiel; Figur 8 ein der Figur 6 entsprechendes Ersatzschaltbild; Figur 9 ein Impulszugdiagramm zur Erläuterung der Arbeitsweise aes Verstärkers gemäß Figur 6; Figur 10 ein Impulszugdiagramm zur Erläuterung einer weiteren Arbeitsweise des Verstärkers mit schwebender Gate-Elektrode; Figur 11a eine schematische Darstellung der schwebenden Gate-Elektrode, der Steuer-Gate-Elektrode und der Phasenelektroden in der Nähe der schwebenden Gate-Elektrode; Figuren 11b und c Potentialdiagramme für den ladungsgekoppelten Speicher gemäß Figur 11a zu verschiedenen Zeitpunkten während unterschiedlicher Betriebsart.
In den Figuren 1 und 2a bis 2d ist ein am Ausgang eines hdungsgekoppelten Speichers angeordneter Verstärker mit schwebendem Gate dargestellt. Der Verstärker mit schwebendem Gate ist innerhalb der gebrochenen Linien in Figur 1 dargestellt, wobei außerhalb dieser Linien andere Ausgangsschaltkreise vorhanden sind. Der Verstärker mit schwebendem Gate ist in einem Substrat 10 eines Halbleitermaterial eines bestimmten Leitungstypes, in diesem Falle einem p-leitenden Silizium angeordnet; es können jedoch auch n-leitendes Silizium oder andere Halbleitermaterialien verwendet werden. In das Substrat 10 ist ein Ladungsverschiebekanal durch Implantieren eines Materials anderen Leitungstyps eingelegt, wobei der Kanal parallel zu der Halbeiteroberfläche liegt. Zwei Diffusionsbereiche 12 und 13 aus einem Material mit einem dem Substrat 10 entgegengesetzten Leitungstyp sind in dem Substrat 10 neben dem Ladungsverschiebekanal 11 angeordnet und bilden die Quelle 12 (Source) und die Senke (Drain) 13 eines Leistungstransistors 14. In dem Substrat 10 ist ein Lastwiderstand 15 vorgesehen, der Teil des DiffusionsbereIches bzw. der Quelle 12 des Leistungstransistors 14 ist.
Ein Isolationskörper 16 aus vorzugsweise Siliziumoxid liegt auf der Substratoberfläche oberhalb des Ladungsverschiebekanales. Es sei darauf hingewiesen, daß in dem Herstellungsprozeß der Isolationskörper 16 in mehreren Verfahrensschritten ausgebildet wird. In dem Isolationskörper 16 ist ein hier weiter als schwebendes Gate bezeichnetes Teil 17 aus leitendem Material eingebettet und erstreckt sich quer zu und über den Verschiebekanal 11. Der Leitungskörper 17 ist bevorzugt aus Aluminium, wobei dann der Isolationskörper 16 bevorzugt aus anodisiertem Aluminium besteht. Selbstverständlich können anstelle von Aluminium auch andere Materialien, so z.B. polykristallines Silizium verwendet werden. Das schwebende Gate 17 bildet das Gate des Leistungstransistors 14. In dem Isolationskörper 16 sind weiterhin auf entgegengesetzten Seiten des schwebenden Gates zwei leitende Phasenelektroden 20 bzw. 21 eingebettet und verlaufen quer zu dem Kanal 11 über diesen hinweg. Zwei parallel zueinander angeordnete Steuerelektroden 22 und 23 aus einem elektrisch leitfähigen Material , die den Kanal 11 überqueren, sind auf dem Isolationskörper 17 angeordnet und überlappen teilweise das schwebende Gate 17 sowie die Phasenelektroden 20 und 21. In dem Substrat 10 sind entfernt von dem Ladungsverschiebekanal 11 zwei Diffusionsbereiche 18 und 19 aus einem Material mit zu dem Substrat 10 entgegengesetzten Leitungstyp ausgebildet und bilden die Quelle (Source) 18 und die Senke (Drain) 19 eines Steuertransistors 27 für das schwebende Gate. Das schwebende Gate 17 ist mit der Source-Elektrode des Steuertransistors 27 für das schwebende Gate über ein Kontaktfenster in einer Oxidschicht 30 oberhalb der Source-Elektrode 18 verbunden. In dem Isolationskörper 16 ist ein Leitungskörper 28 , vorzugsweise aus Aluminium, eingebettet und bildet das Gate des Steuertransistors 27 für das schwebende Gate. Mit der Drain-Elektrode 19 des Steuertransistors 27 ist eine Steuerleitung 29, vorzugsweise aus Aluminium über ein Kontaktfenster in der Oxidschicht 30 oberhalb der Drain-Elektrode 19 verbunden. Der Leitungskörper 28 dient ferner als Steuerimpulsleitung. Die erwähnte Schicht 30 aus Siliziumoxid bedeckt die Source-Elektroden 12 und 18 sowie die Drain-Elektroden 13 und 19 des Leistungstransistors 14 und ferner des Steuertransistors27 für das schwebende Gatter sowie den Lastwiderstand 15. Oberhalb von Kanalsperrbereichen 32 sind dicke Feldoxidbereiche 31 aus einem Material mit dem gleichen Leitungstyp wie das Substrat 10 vorgesehen und umgeben die Elemente des Verstärkers.
Die Source-Elektrode 12 des Leistungstransistors 14 ist der Ausgang des Verstärkers mit schwebendem Gate und bildet ferner die Drain-Elektrode 33 eines Abtast- und Haltetransistors 35.
Eine Source-Elektrode 34 des Abtast- und Haltetransistors 35 und eine Source-Elektrode 40 sowie eine Drain-Elektrode 41 eines Source-Folgertransistors 42 mit getastetem Ausgangssignal. sind Diffusionsbereiche mit dem gleichen Leitungstyp wie die Diffusionsbereiche, die die Source- und Drainelektroden 12 und 13 des Leistungstransistors 14 umfassen.
Ein Leitungsstreifen 43 , vorzugsweise aus Aluminium, ist in den Isolationskörper eingebettet und bildet das Gate des Abtast- und Haltetransistors 35. Der Streifen 43 wird gleichzeitig mit dem schwebenden Gate hergestellt und ist aus dem gleichen Material. Ein weiterer Leitungsstreifen 44, ebenfalls vorzugsweise aus Aluminium ist mit der Source-Elektrode 34 des Abtast- und Haltetransistors 35 über ein Kontaktfenster in der Oxidschicht 30 oberhalb der Source-Elektrode 34 verbunden und bildet auch das Gate des Source-Folgertransistors 42 mit getastetem Ausgangssignal . Das Gate 44 liegt oberhalb des unteren Teiles 26 des Isolationskörpers 16, welches die Gate-Oxid-Isolation 26 für alle Transistoren bildet. Ein weiterer Lastwiderstand 45 ist in dem Substrat 10 vorgesehen, wobei dieser Lastwiderstand 45 Teil des gleichen Diffusionsbereiches 40 ist, welcher die Source-Elektrode des Source-Folgertransistors 42 mit getastetem Ausgangssignal ist. Ein Leitungsstreifen 46, vorzugsweise aus Aluminium, ist mit der Source-Elektrode 40 des Source-Folgertransistors 42 über ein Kontaktfenster in der Oxidschicht 30 oberhalb der Source-Elektrode 40 verbunden. Der Leitungsstreifen 46 wird gleichzeitig mit den Steuerelektroden 22 und 23 aus demselben Material hergestellt und bildet den Ausgangsleiter des Ausgangsschaltkreises.
Bei der Herstellung des Verstärkers mit schwebendem Gatter können geeignete, in der Halbleiterindustrie wohlbekannte Techniken verwendet werden.
In Figur 3 ist ein elektrisches Ersatzschaltbild des Verstärkers mit schwebendem Gate gemäß Figur 1 gemeinsam mit dem Ausgangsschaltkreis dargestellt, wobei der Verstärker mit schwebendem Gate innerhalb des gestrichelten Rechtecks dargestellt ist. Der Verstärker mit schwebendem Gate umfaßt einen MOS-Steuertransistor 27 für das schwebende Gate, einen MOS-Ausgangs- bzw. Leistungstransistor 14, ein schwebendes Gate 17 und einen Lastwiderstand 15. Der Steuertransistor 27 hat eine Drain-Elektrode 19, die mit einer Steuerspannungsquelle VB verbunden ist, eine mit dem schwebenden Gatter 17 verbundene Source-Elektrode 18 und als Steuerimpulsleitung ein Gate 28.
Der Ausgangstransistor 14 weist eine mit der Spannung VDD verbundene Drain-Elektrode 13, eine mit dem Lastwiderstand 15 sowie der Drain-Elektrode 33 des Abtast- und Haltetransistors 35 verbundene Source-Elektrode und ein Gate 17 auf, welches gleichzeitig das schwebende Gate 17 bildet. Zusätzlich zu den vorerwähnten Schaltungsteilen sind innerhalb des Verstärkers schematisch eine Stromquelle IQ und mehrere Kondensatoren C1, C2, C3 und C4 enthalten. Die Spannungsquelle IQ repräsentiert die Bewegung eines Ladungspaketes innerhalb einer Potentialmulde unterhalb des schwebenden Gates 17. Die Kapazität C1 stellt die Streukapazität zwischen dem schwebenden Gate 17 und Masse dar. Der Kondensator C2 stellt die Kapazität der Gate-Oxid-Isolation zwischen dem schwebenden Gate und dem Silizium dar.
Der Kondensator C3 stellt die Kapazität der Verarmungs-Siliziumschicht zwischen der Oberfläche des Siliziums und der Ladung in der Potentialmulde dar. Der Kondensator C4 entspricht der Kapazität zwischen der Ladung in der Potentialmulde und dem Silizium-Substrat für ladungsgekoppelte Speicher mit eingebetteten Kanälen. Diese Kapazitäten steuern die Fähigkeit der Potentialmulde zum Halten von Ladungen.
In einem ladungsgeknppelten Speicher (CCD) wird Information in den Speichermulden gespeichert. Zum Auslesen der in den Potentialmulden gespeicherten Informationen muß die Ladung jeder Potentialmulde an einen Ort übertragen werden, wo sie ausgelesen und verstärkt werden kann. Hier wird die Ladung in eine Speichermulde unterhalb des schwebenden Gates 17 übertragen, welches ein Teil in dem Verstärker mit schwebendem Gate ist. Der Verstärker mit schwebendem Gate ist ein nichtlöschender Leseverstärker, so daß das Ladungspaket in der Potentialmulde beim Auslesen der Information nicht zerstört wird. Das schwebende Gate ist ein wesentliches Merkmal des Verstärkers. Es ist das Gate des MOS-Ausgangstransistors 14 und mit der Source-Elektrode 18 des Steuertransistors 27 für das schwebende Gate verbunden. Die Spannung an dem schwebenden Gate wird zunächst durch Durchschalten des Steuertransistors 27 gesetzt, indem die Spannung an der Steuerimpulsleitung angehoben wird, wie dieses in dem mit CP bezeichneten Impulszug in Figur 4 bei 67 dargestellt ist .Dies hebt die Spannung an dem schwebenden Gate 17 auf eine Vorspannung Vpreset, das ist die Spannung an der Steuerimpulsleitung 28 minus der Schwellspannung des Steuertransistors 27 für das schwebende Gate.
Danach wird die Spannung an der Steuerimpulsleitung 28 abgesenkt, um den Steuertransistor 27 für das schwebende Gate abzuschalten, wie dieses in dem CP-Impulszug in Figur 4 bei 68 gezeigt ist. Hierdurch wird die Spannung an dem schwebenden Gate 17 und ferner der Arbeitspunkt des Ausgangstransistors 14 festgelegt und gleichzeitig verhindert, daß der Steuertransistor 27 für das schwebende Gate erneut einschaltet, wenn ein starkes Ladungspaket unterhalb des schwebenden Gates 17 verschoben wird. Außerdem wird hierdurch die Steuerspannung von dem schwebenden Gate 17 und dem Ausgangstransistor 14 isoliert.
Wenn ein Ladungspaket in eine Potentialmulde unterhalb des schwebenden Gates 17 übertragen wird, wird eine Spannung an dem schwebenden Gate 17 induziert, die kurzfristig die festgelegte Spannung verändert. Die induzierte Spannung ist proportional der Ladungsmenge in dem Ladungspaket. Diese induzierte Spannung verändert den Strom durch den Ausgangstransistor 14 und kann daher festgestellt und verstärkt werden.
Diese Operation kann anhand der Figur 3, dem Ersatzschaltbild des Verstärkers mit schwebendem Gate erläutert werden. Die Stromquelle IQ stellt die Strommenge in einem Ladungspaket dar, das in die Speichermulde unterhalb des schwebenden Gates 17 überführt wird. Dieser Strom ist nicht kontinuierlich,sondern lediglich ein Stromimpuls. Der Wert von IQ variiert entsprechend der Ladungsmenge in jedem Ladungspaket. Wenn in ein Strom fließt, werden Elektronen zu den Kondensatoren C3 und C4 übertragen, was eine Spannungsänderung an dem schwebenden Gate verursacht, wenn die Ladungen über die Kondensatoren verteilt werden. Diese Änderung in der Spannung des schwebenden Gates ändert den Arbeitspunkt des Ausgangstransistors und das Signal über den Lastwiderstand 15, das ist der Ausgang am Verstärker mit schwebendem Gate. Da das Ausgangssignal des Verstärkers mit schwebendem Gate proportional zu der Ladungsmenge in einem Ladungspaket ist, kann diese Betriebsart bei ladungsgekoppelten Bildspeichern verwendet werden.
Die Arbeitsweise des Verstärkers mit schwebendem Gate in Verbindung mit dem Rest des ladungsgekoppelten Speichers kann in Verbindung mit den Figuren 4 und 5 verstanden werden. In Figur 4 sind Spannungsimpulszüge dargestellt, die einigen der Steuerelektroden 17, 22 und 23 und den Phasenelektroden 20 und 21 gemäß Figur 4 zugeführt werden oder an diesen erscheinen.
Die durchgezogene Linie 60 unterhalb der Gates 17, 22 und 23 sowie der Phasenelektroden 20 und 21 in Figur 4 stellt das Potential in den Potentialmulden während einer typischen Ausleseoperation dar. Die gestrichelten Linien 61 und 62 entsprechen Potentialwerten, wenn unterschiedliche Spannungen den entsprechenden Phasenelektroden und Gates zugeführt werden.
Es sei angenommen, daß sich ein auszulesendes Ladungspaket in der Speichermulde unterhalb der Phasenelektrode 21 befindet. Zunächst muß das Ladungspaket in der Speichermulde unterhalb des schwebenden Gatters in eine andere Speichermulde übertragen werden. Dies geschieht dadurch, daß die Spannung an dem Ausgangs-Steuer-Gate (G2) 23 für eine Zeitspanne 1:1 angehoben und dadurch die Möglichkeit geschaffen wird, daß das Ladungspaket unterhalb des schwebenden Gates 17 in die Speichermulde unterhalb der 1-Phasenelektrode 20 übertragen werden kann. Wenn die Spannung an dem Steuer-Gate G2 angehoben wird, dann kann das Potential unterhalb diesem durch die gestrichelte Linie 62 dargestellt werden. Nachdem das Ladungspaket in die Speichermulde unterhalb der 0 -Phasenelektrode 20 übertragen ist, wird die Spannung an dem Steuer-Gate G2 wieder auf den Grundwert zurückgebracht. Danach muß zum Auslesen das Ladungspaket unterhalb der #t-Phasenelektrode 21 in die Speichermulde unterhalb des schwebenden Gatters übertragen werden . Dies wird dadurch erreicht, daß die Spannung an der dp -Phasen-2 elektrode 21 auf den Grundwert z.B. Masse gebracht wird. Hierdurch wird das Ladungspaket unterhalb der 4) -Phasenelektrode 21 2 in die Speichermulde unterhalb dem Steuer-Gate G2 entsprechend dem Eingangs-Steuer-Gate 22 übertragen. Da jedoch das Potential unter dem schwebenden Gatter niedriger als das Potential unter dem Steuer-Gate G1 ist, wird das Ladungspaket sozusagen in die Speichermulde unterhalb des schwebenden Gates 17 fallen.
Das Ladungspaket wird sich nicht weiterbewegen, da das Potential unter dem Steuer-Gate G2 höher als das Potential unter dem schwebenden Gate 17 ist. Bei der Übertragung des Ladungspaketes wird eine Differenzspannung am schwebenden Gate induziert und die Ausgangsspannung ändert sich proportional. Diese induzierte Spannung ist durch die Potential#rünge EV1 und 1EV2 in dem FG-Impulszug in Figur 4 dargestellt. Wie oben erläutert, variieren die Spannungsveränderungen #V1 und dV2 mit jedem Ladungspaket. Nachdem jedes Ladungspaket ausgelesen ist, wird die Spannung an dem schwebenden Gatter 17 in der oben beschriebenen Weise widder zurückgesetzt.
Gemäß der Erfindung werden Ladungspakete mittels der Steuer-Gates 22 und 23 zu dem schwebendem Gate 17 und von diesem wieder weggeführt. Das Eingangs-Steuer-Gate 22 wird auf einer Spannung von etwa 1,5 Volt gehalten, während das Ausgangs-Steuer-Gate 23 zwischen der Spannung VDD und Null Volt gepulst wird. Die Spannung am Eingangs-Steuer-Gate 22 ist keine Barriere für die Übertragung eines Ladungspaketes von der Speichermulde unterhalb der (P2-Phasenelektrode, wenn diese Elektrodenspannung Null Volt beträgt, jedoch ist diese Spannung eine Barriere für die Rückübertragung jedweder Ladung unterhalb des schwebenden Gates 17 zurück zu der 02-Phasenelektrode 21.. Wenn die Spannung an dem Ausgangs-2 Steuer-Gate 23 Null Volt beträgt,so stellt diese Spannung eine Barriere für die Übertragung eines Ladungspaketes von einer Mulde unterhalb dem schwebenden Gate 17 zu der # -Phasenelektrode 20 dar. Wenn jedoch die Spannung am Ausgangs-St#uer-Gate 23 VDD beträgt, so können Ladungen von der Mulde unterhalb dem schwebenden Gate 17 zu der 1-Phasenelektrode 20 übertragen werden. Der Steuertransistor 27 für das schwebende Gate ermöglicht eine effektive Steuerung des zu erzielenden Potentiales an dem schwebenden Gate. Das schwebende Gate 17 ist mit der Vorspannungsleitung 19 über den hochohmigen Kanal des Steuertransistors 27 für das schwebende Gatter leitend verbunden, wenn es in abgeschaltetem Zustand liegt. Dementsprechend ist das Potential an dem schwebenden Gate 17 nahezu konstant und entspricht der erwähnten Vorspannung Vpreset, das ist die Spannung an der Steuerimpulsleitung 28 minus der Schwellspannung des Steuertransistors 27 für das schwebende Gate. Die Zeitkonstante, bestimmt durch die Kapazität des schwebenden Gates 17 und den hohen Widerstand des abgeschalteten Steuertransistors 27 für das schwebende Gate ist so groß, daß Potentiale an dem schwebenden Gate 17 induziert werden können.
Ein zweites Ausführungsbeispiel ist in den Figuren 6 bis 9 dargestellt; alle d-ngs sind im wesentlichen nur Teile gezeigt, sofern sie sich von denen des ersten Ausführungsbeispieles unterscheiden. Bezugszeichen für gleiche oder gleichwirkende Elemente sind mit einem Strich (') versehen. Bei diesem zweiten Ausführungsbeispiel ist der MOS-Steuertransistor 27 für das schwebende Gate gemäß dem Ausführungsbeispiel in Figur 1 durch eine Diode 70 ersetzt. Ein Anodenanschluß 71 der Diode ist mit dem schwebenden Gate 17', ein Kathodenanschluß 72 der Diode 70 ist mit einer Steuerleitung 29' verbunden, wie dies in der Figur 6 gezeigt ist.
Die Kathode 72 ist ein Diffusionsbereich in dem Substrat 10' vom gleichen Leitungstyp wie die Source- und Drain-Bereiche 12' bzw. 13' des Ausgangstransistors 14'. Die Anode 71 ist ein Diffusionsbereich in dem Kathodenbereich 72 mit einem Leitungstyp, der dem der Kathode 72 entgegengesetzt ist. Das schwebende Gate 17' ist mit der Anode 71 über ein Kontaktfenster in der Oxidschicht oberhalb der Anode 71 verbunden.
Die Steuerleitung 29' ist mit der Kathode 72 über ein Kontaktfenster in einer Oxidschicht 73 oberhalb der Kathode 72 verbunden. Dicke Feldoxidbereiche 31' sind oberhalb der Kanalsperrschichten 32' mit den, gleichen Leitungstyp wie das die Kathode 72 umgebende Substrat vorgesehen.
Die Ladungspakete werden in der gleichen Weise gelesen, wie dies oben in Verbindung mit dem Steuertransistor 27 für das schwebende Gate beschrieben worden ist. Da jedoch in diesem Falle keine Steuerimpulsleitung 28 vorgesehen ist, wird auch die Spannung an dem schwebenden Gate 17 nicht zurückgesetzt.
Dies wird aus der Impulszugdarstellung gemäß Figur 9 für den Verstärker mit schwebendem Gate und eine Diode deutlich.
Die Spannung an dem schwebenden Gate 17' wird auf die Spannung an der Steuerleitung 29 durch den Sperrstrom durch die gesperrte Diode 70 eingestellt. Der Strom fließt solange, bis das schwebende Gatter auf die Spannung VB an der Steuerleitung 29 angehoben ist. Die Spannung an dem schwebenden Gate 17' bleibt auf diesem Wert VB wegen der leitenden Verbindung des schwebenden Gates 17 zu der Steuerleitung 29 über den Widerstand der gesperrten Diode 70. Nur während der Übergangsperioden, während denen Ladungspakete zu den Speichermulden unterhalb des schwebenden Gates 17' übertragen und von diesem weggeführt werden, ändert sich die Spannung an dem schwebenden Gate. Die RC-Zeitkonstante der Kapazität des schwebenden Gates und des Widerstands der gesperrten Diode 70 ist so groß, daß an dem schwebenden Gate 17' Spannungen induziert werden können.
In Verbindung mit den Figuren 10 und 11 wird eine verbesserte Betriebsart des Verstärkers mit schwebendem Gate erläutert, bei der weniger Rauschen in das System während der Taktung zur Ladungsübertragung und der Einstellung der Spannung an dem schwebenden Gate induziert wird. Der in den Figuren 1, 2 und 3 dargestellte Verstärker mit schwebendem Gate wird insofern modifiziert, daß der Abtast- und Haltetransistor 34 (Q2) durch eine direkte Verbindung des Gate-Leitungsstreifens 44 mit dem Source-Leitungsstreifen 12 des Ausgangstransistors 14 ersetzt wird; diese Modifikation wird der folgenden Beschreibung zugrundegelegt.
In Figur 10 ist ein Spannungsimpulszug zur Erläuterung der Spannungen dargestellt, die einigen der Gates 17, 22 und 23 und den Phasenelektroden 20 und 21 in Figur 11a zugeführt werden bzw. an diesen erscheinen. In den Figuren 11b und 11c ist das Potential unterhalb der Gates 17, 22 und 23 und der Phasenelektroden 20 und 21 gemäß Figur 11a zu Zeitpunkten A bzw.B entsprechend Figur 10 dargestellt. Diese#Potentialkurven entsprechen den Spannungen, die den Gate-Elektroden 17, 22 und 23 und den Phasenelektroden 20 und 21 zu Zeitpunkten A und B gemäß Figur 10 zugeführt werden. Es wird angenommen, daß ein zu lesendes Ladungspaket 50 in einer Speichermulde unterhalb der 5 #-Phasenelektrode 20 vorhanden ist. DiesesLadungspaket 50 ist durch den schraffierten Bereich unterhalb der j Phasenelektrode in Figur lib dargestellt. Außerdem ist ein bereits ausgelesenes Ladungspaket 51 unterhalb der G2'-Steuer-Gate-Elektrode 23 vorhanden. Auch dieses Ladungspaket ist durch einen schraffierten Bereich dargestellt. Diese Betrachtung gilt für den Zeitpunkt A gemäß Figur 10 und die Potentiale unterhalb den Gate-Elektroden 17, 22 und 23 und den Phasenelektroden 20 und 21 in Figur 11a entsprechen der Potentialdarstellung in Figur Ilb. Um das Ladungspaket 50 unterhalb der (p1'-Phasenelektrode 21 zu lesen, muß das Ladungspaket in die Speichermulde unterhalb des schwebenden Gates 17 übertragen werden. Zu dem Zeitpunkt, wenn dieses Ladungspaket 50 unter das schwebende Gate 17 übertragen wird, wird natürlich das Ladungspaket 51 unterhalb der G2'-Steuer-Gate-Elektrode 23 in die Speichermulde unterhalb der 2 Phasenelektrode 21 übertragen. Der Zeitpunkt unmittelbar nach dieser Übertragung entspricht dem Zeitpunkt B in Figur 10 und die Potentiale unterhalb der Gate-Elektroden 17, 22 und 23 und der Phasenelektroden 20 und 21 in Figur 11a entsprechen dem in Figur 11c dargestellten Potentialverlauf. Die Spannungen an den #1' und #2,-Phasenelektroden 20 bzw. 21 und an den G1'- und G2'-Steuer-Gate-Elektroden 22 bzw. 23 müssen sich von ihren Werten zum Zeitpunkt A auf ihre Werte zum Zeitpunkt B geändert haben, um diese Ladungsübertragung zu erzielen. Mit VT ist eine Spannung bezeichnet, bei der sich eine Potentialmulde zu formen beginnt. Die Übertragung des Ladungspaketes induziert eine Spannungsänderung an dem schwebenden Gate 17 und die Ausgangsspannung ändert sich proportional. Diese induzierte Spannung ist durch die Spannungsänderungen 4V1 AV2, AV3 und # V4 in dem FG-Impulszug in Figur 10 dargestellt. Wie oben erwähnt, variieren die Spannungsänderungen #V1, #V2, & V3 und i!.V4 mit jedem Ladungspaket. Nach einer Serie von Lesevorgängen wird die Spannung an dem schwebenden Gate 17 in der oben beschriebenen Weise rückgesetzt. Dieses Rücksetzen der Spannung am schwebenden Gate erst nach einer Serie von Lesevorgängen anstatt nach jedem einzelnen Lesevorgang eines Ladungspaketes eliminiert das Voreinstellrauschen am schwebenden Gate 17.
Aus der Figur 10 geht hervor, daß die Potentialänderungen an den 4>1' und #21-Phasenelektroden und den Steuer-Gate-Elektroden G1, und G21 gleichzeitig auftreten. Dies ist ein wichtiges Merkmal dieser Betriebsart des Verstärkers, da diese Zeitfolge zur Minimierung des kohärenten Taktrauschens notwendig ist, welches durch die Kapazitätskopplung der Steuer-Gate-Elektroden 22 und 23 mit dem schwebenden Gate 17 verursacht wird. Das kohärente Taktrauschen hat einen minimalen Wert, wenn das Produkt aus der Kapazität CG1 an der G1'-Steuer-Gate-Elektrode 22 und dem Signal AVG1 an der G1'-Steuer-Gate-Elektrode 22 dem negativen Produktwert der Kapazität CG2 an der G2'-Steuer-Gate-Elektrode 23 und dem Signal AVG2 an der G2'-Steuer-Gate-Elektrode 23 gleicht. Das heißt dann, wenn die folgende Gleichung erfüllt ist: CG1 nv = -CG2 #V G2 und und und tvG2 sind in Figur 10 dargestellt. Da das Produkt G1 G2 aus Kapazität und Spannung einer Ladung entspricht, werden bei Erfüllung dieser Gleichung an dem schwebenden Gate 17 gleiche jedoch entgegengesetzte Ladungsmengen induziert, wodurch kein kohärentes Taktrauschen an dem schwebenden Gate 17 entsteht.
Natürlich kann diese Gleichung nur erfüllt werden, wenn die Signale an den Steuer-Gate-Elektroden 22 und 23 gleichzeitig angelegt werden. Die Werte der Kapazitäten CG1 und CG2 werden durch die Ausrichtung der Masken-Niveaus beeinflußt und können in den meisten Fällen nicht auf den gleichen Wert eingestellt werden. Aus diesen Gründen müssen die Amplitude und die Versetzung der Signale an den Steuer-Gate-Elektroden 22 und 23 so eingestellt werden, daß das erwünschte Resultat erzielt wird. Dies muß bei der Betrachtung der Impulszüge in Figur 10 berücksichtigt werden.
Mit dem Impulszugschema, das in Verbindung mit den Figuren 10 und 11 beschrieben worden ist, werden mehrere Vorteile erreicht.
Zunächst wird mit dem Rücksetzen der Spannung an dem schwebenden Gate erst nach einer Serie von Lesevorgängen anstatt nach jedem Lesevorgang ein wesentlicher Anteil des Einstellrauschens eliminiert, das bei jedem Rücksetzen der Spannung an dem schwebenden Gate 17 auftritt. Wenn die oben erwähnte Gleichung CGl' VG1 =CG2 VG2 erfüllt ist, wird auch das kohärente Taktrauschen eliminiert, das durch die Kapazitätskopplung der Steuer-Gate-Elektroden 22 und 23 mit dem schwebenden Gate 1 verursacht wird. Die Reduzierung dieser Rauschanteile macht den Speicher wesentlich empfindlicher und ergibt Bildspeicher mit höherer Auflösung.
Die Erfindung ist anhand von Ausführungsbeispielen beschrieben und soll nicht durch diese Beschreibung beschränkt sein.
Modifikationen der Ausführungsbeispiele als auch andere Ausführungsbeispiele der Erfindung sind jedem Fachmann anhand der Beschreibung offenkundig.

Claims

Ladungsgekoppelter Speicher und Verfahren zum Betreiben eines ladungsgekoppelten Speichers Patentansprüche 1.) Ladungsgekoppelter Speicher gekennzeichnet durch ein Substrat (10) aus Halbleitermaterial eines Leitungstyps mit einer Substratoberfläche, einen in der Substratoberfläche verlaufenden Ladungsverschiebekanal (11), einen auf die Substratoberfläche aufgebrachten Isolationskörper (16), ein schwebendes Gate (17), das in den Isolationskörper eingebettet ist und den Ladungsverschiebekanal überquert, zwei zueinander parallele Steuerelektroden (22, 23), die auf dem Isolationskörper angeordnet sind und über dem Verschiebekanal liegen, wobei jede Steuerelektrode das schwebende Gate teilweise überdeckt, zwei Bereiche (12, 13) eines zu dem Substrat entgegengesetzten Leitungstyps, die in dem Substrat voneinander entfernt neben dem Verschiebekanal angeordnet sind, wobei sich das schwebende Gate zwischen den beiden Bereichen erstreckt und mit diesen einen Transistor (14) bildet, dessen Source- und Drain-Elektrode (12 bzw 13) jeweils von einem der beiden Bereiche und dessen Gate-Elektrode von dem schwebenden Gate (17) gebildet werden, eine auf dem Substrat angeordnete Steuerleitung (29) sowie eine in dem Substrat ausgebildete Steuereinrichtung (27, 70) für das schwebende Gate, die zwischen dem schwebenden Gate und der Steuerleitung liegt und ferner gekennzeichnet dadurch, daß das Potential an dem schwebenden Gate entsprechend einem Ladungspaket von dem Ladungsverschiebekanal veränderbar ist, das unter diesen zur Modulation des Stromflusses in dem Transistor verschoben wird, um ein verstärktes Ausgangssignal zu verzeugen.
2. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß das schwebende Gate (17) als länglicher Leitungsstreifen ausgebildet ist.
3. Speicher nach Anspruch 2, dadurch gekennzeichnet, daß der Leitungsstreifen (17) der schwebenden Gate-Elektrode aus Aluminium besteht.
4. Speicher nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zumindest ein Teil des Isolationskörpers (16) aus anodischem Aluminium besteht.
5. Speicher nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Isolationskörper (16) aus Siliziumoxid besteht.
6. Speicher nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Leitungskörper aus Aluminium besteht.
7. Speicher nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Ladungsverschiebekanal (11) ein in das Substrat (10) eingelegter Kanal ist, der durch einen Bereich mit von dem Substrat entgegengesetzten Leitungstyp definiert ist und in der Subst#atoberfläche verläuft.
8. Speicher nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Steuerelektroden (20, 21, 22, 23) den Ladungsverschiebekanal (11) überqueren.
9. Speicher nach Anspruch 8, dadurch gekennzeichnet, daß die Steuerelektroden (20, 21, 22, 23) aus Aluminium bestehen.
10. Speicher nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Steuereinrichtung für das schwebende Gate (17) ein Metall-Oxid-Halbleiter#ransistor (27) ist, der zwei Diffusionsbereiche (18, 19) in dem Substrat mit zu diesem ent -gegengesetzten Leitungstyp, wobei der eine Bereich (18) eine mit dem schwebenden Gate (17) verbundene Source-Elektrode und der andere Bereich (19) eine mit der Steuerleitung (29) verbundene Drain-Elektrode bilden, und ferner einen Leitungskörper (28) aufweist, der in dem Isolationskörper (16) eingebettet ist und eine mit einer Steuerimpulsleitung verbundene Gate-Elektrode bildet.
11. Speicher nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Steuereinrichtung für das schwebende Gate (17') eine Halbleiterdiode (70) ist, die einen ersten Diffusionsbereich (72) in dem Substrat (10') mit zu diesem entgegengesetzten Leitungstyp, der eine mit der Steuerleitung (29') verbundene Kathode bildet, sowie in diesem ersten Diffusionsbereich einen zweiten Diffusionsbereich (71) entgegengesetzten Leitungstyps aufweist, der eine Anode bildet und mit dem schwebenden Gate (17') verbunden ist.
12. Verfahren zum Betreiben eines ladungsgekoppelten Speichers, der eine schwebende Gate-Elektrode und zwei Sätze von Phasenelektroden aufweist, wobei Ladungspakete zum Auslesen verschoben werden, gekennzeichnet durch folgende Verfahrensschritte: Verschieben der Ladungspakete unterhalb des entsprechenden ersten bzw. zweiten Satzes der Phasenelektroden durch abwechselnde Impulsansteuerung der beiden Phasenelektrodensätze, wobei die Ladungspakete sukzessiv unterhalb der wechselnden Phasenelektrodensätze verschoben werden, Auslesen des jeweiligen unterhalb der schwebenden Gate-Elektrode befindithen Ladungspaketes, erneutes Verschieben der Ladungspakete und Auslesen der jeweiligen, unter die schwebende Gate-Elektrode verschobenen Ladungspakete für mehrere Zyklen sowie Rücksetzen des Potentials an der schwebenden Gate-Elektrode erst dann, wenn mehrere Ladungspakete unter diese verschoben und ausgelesen worden sind, wodurch das mit dem Rücksetzen des Potentials an der schwebenden Gate-Elektrode verbundene Rauschen wesentlich vermindert wird.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß Steuer-Gate-Elektroden zu beiden Seiten der schwebenden Gate-Elektrode, diese teilweise überlappend angeordnet sind, und daß an diese Steuer-Gate-Elektroden während des Verschiebens von Ladungspaketen zum Induzieren von gleichen, jedoch im Vorzeichen entgegengesetzten Ladungsmengen an der schwebenden Gate-Elektrode Signale angelegt werden, um das an der schwebenden Gate-Elektrode bei der Taktung auftretende Taktungsrauschen minimal zu halten.
14. Verfahren zum Betreiben eines ladungsgekoppelten Speichers, der eine schwebende Gate-Elektrode, diese teilweise überlappende Steuer-Gate-Elektroden sowie zwei Sätze von Phasenelektroden aufweist, wobei Ladungspakete zum Auslesen verschoben werden, gekennzeichnet durch folgende Verfahrensschritte: an die zu beiden Seiten der schwebenden Gate-Elektrode angeordneten Steuer-Gate-Elektroden werden gleichzeitig Potentialeangelegt , deren Potentialdifferenz hinsichtlich einer Referenzspannung (VT) gleich ist, die jedoch unterhalb bzw. oberhalb dieser Referenzspannung liegen; zum gleichen Zeitpunkt werden ebenfalls gleichzeitig an die beiden Phasenelektroden Potential angelegt, deren jeweilige Potentialdifferenz hinsichtlich der Referenzspannung (VT) oberhalb dieser Referenzspannung bzw. gleich mit dieser ist; die Ladungspakete werden über eine Verschiebesequenz verschoben, indem gleichzeitig die Potentiale der Steuer-Gate-Elektrodenso geändert werden, daß sie der Referenzspannung (VT) gleichen, und indem zum gleichen Zeitpunkt wiederum gleichzeitig die an die beiden Phasenelektroden angelegten Potentiale so zurückgesetzt werden, daß diese Potentialwerte einmal gleich mit bzw. oberhalb der Referenzspannung (VT) sind; die Sequenz der Potentialwechsel an den Steuer-Gate-Elektroden und den beiden Phasenelektroden wird wiederholt, um dadurch die Ladungspakete sukzessiv längs des ladungsgekoppelten Speichers zu verschieben; die jeweiligen Ladungspakete werden sukzessive ausgelesen, sobald sie sich unterhalb der schwebenden Gate-Elektrode befinden.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß das Potential an der schwebenden Gate-Elektrode erst zurückgesetzt wird, nachdem mehrere Ladungspakete sukzessive unter die Gate-Elektrode verschoben und ausgelesen worden sind, wodurch das mit dem Rücksetzen des Potentials an der schwebenden Gate-Elektrode zusammenhängende Rauschen wesentlich vermindert wird.
16. Verfahren nach einem der Ansprüche 14 und 15, dadurch gekennzeichnet, daß für die Steuer-Gate-Elektroden die Beziehung CG1t VGl CG2 AVG2 eingehalten wird, in der CG1 die Kapazität und VG1 das Signal an der ersten Steuer-Gate-Elektrode sowie CG2 die Kapazität und VG2 den Signalwert an der zweiten Steuer-Gate-Elektrode während des Auslesens der Ladungspakete bedeuten, wodurch gleiche, jedoch im Vorzeichen entgegengesetzte Ladungsmengen an der schwebenden Gate-Elektrode induziert werden, um das beider Taktung auftretende Taktungsrauschen minimal zu halten.