DE2733674A1 - Rauscharme eingangsschaltung fuer ladungsgekoppelte schaltungsanordnungen - Google Patents

Description

RCA 70 945

Piled: July 26, 1976 Dr. Dieter v. Bezold 1

Dipl.-Ing. Peter Schutt

DIpI.-Ing. Wolfgang Hausler

8 München 8ö, Postfach 860868

RCA Corporation New York, N.Y., V.St.v.A

Rauscharme Eingangsschaltung für ladungsgekoppelte Schaltungsanordnungen

Die Erfindung liegt auf dem Gebiet ladungsgekoppelter Schaltungsanordnungen, die gemeinhin auch mit der Abkürzung CCD bezeichnet werden (von engl.: "Charge Coupled Devices"). Die Erfindung bezieht sich auf Eingangsschaltungen für derartige Anordnungen und betrifft speziell eine Eingangsschaltung, die mit sogenanntem "Pill and Spill" arbeitet, was soviel wie "Pullen und Abgießen" bedeutet.

In der USA-Patentschrift 3 986 128 sind relativ rauschfreie Schaltungen beschrieben, mit denen ein Ladungssignal in ein CCD-Register eingegeben werden kann. Die Pigur 1 der beigefügten Zeichnungen zeigt eine typische Schaltung dieser Gattung. Die Pigur 2 zeigt zur Erläuterung der Arbeitsweise dieser Schaltung (und auch der noch zu beschreibenden erfindungsgemäßen Schaltung)

- 2 80980B/0655

-4-

schematisch die Flächenpotentiale an der Schaltung während verschiedener Betriebsphasen.

Die Schaltung nach Fig. 1 umfaßt ein Eingangsgebiet S der CCD-Anordnung, das ein Diffusionsgebiet von gegenüber dem Substrat entgegengesetztem Leitungstyp sein kann, sowie mehrere Elektroden, von denen die ersten vier mit G^ bis G^ bezeichnet sind. Die Elektrode G^ wird als Steuer- oder Gateelektrode auf einer solchen Spannung V^ gehalten, daß im "Gategebiet" des Substrats (d.h. im Gebiet unterhalt G^.) eine flache Potentialgrube entsteht, die hier als Potentialbarriere wirkt (W,. in Fig. 2). Eine an die "Speicherelektrode" G₂ gelegte Spannung läßt im Speichergebiet des Substrats unterhalt dieser Elektrode eine tiefere Potentialgrube entstehen. Diese Spannung kann eine Vorspannungskomponente V₂ und eine Signalkomponente Vj« enthalten, wobei Vj_n effektiv zwischen die Elektroden G^ und G₂ gelegt ist. Die "übertragungselektrode"G, wird auf einerSpannung Q. gehalten, die während des Füll- und Abgießvorgangs weniger positiv als V^. ist. Somit ist die Barriere W, unterhalb G, höher als die Barriere VL unterhalb G,..

Während der "Einfüllphase" des Betriebs wird das Gebiet S impulsartig relativ negativ gemacht und arbeitet als Quelle für Ladungsträger. Bei der hier als Beispiel dargestellten Ausführungsform der CCD-Anordnung (eine Anordnung mit sogenanntem Oberflächenkanal) ist das Substrat p-leitend und das Diffusionsgebiets n-leitend, so daß die Ladungsträger Elektronen sind. Die Elektronen laufen über die Potentialbarriere W^ (Fig. 2) unter der Gateelektrode Gy. und füllen die Potentialgrube unter der Speicherelektrode G₂ auf ein Niveau, dessen Höhe proportional der Differenz zwischen dem Potential des Gebiets S und dem Flächenpotential W₂ unter der Elektrode G₂ ist. Die Potentialbarriere W, verhindert, daß irgendwelche Teile des Ladungssignals entlang dem CCD-Register weiterfließen.

Nach dem Einfüllbetrieb wird das Potential der Quelle S positiver gemacht, um das Gebiet S als Senke oder "Drain" für Ladungsträger

809808/0655 ,

-ί-

arbeiten zu lassen. Dies geschieht während der Zeit, zu der das Eingangssignal Vj« vorhanden ist. Die überschüssige Ladung in der Potentialgrube strömt nun über die erste Potentialbarriere W. zurück zum Draingebiet S, und in der Potentialgrube verbleibt eine Ladung, die eine zum Eingangssignal Vj_n proportionale Komponente und außerdem eine der Größe V2~^V1 Proportionale Gleichstromkomponente hat (im Grenzfall kann V₂-V,. ß^le^^cn ° sein). Diese Ladung ist in Fig. 2 als Differenz ^W zwischen den Flächenpotent ial en der Substratgebiete unter den Elektroden G^ und G₂ dargestellt.

Beim vorstehend beschriebenen Füll- und Abgießbetrieb ist es wichtig, daß das Potential der Eingangsdiffusion S während des Füllvorgangs zwischen den beiden Grenzen W^ und W, liegt. Es muß größer als das Flächenpotential W^. sein, damit sichergestellt ist, daß Ladungsträger (Elektronen) über die Barriere W^. fließen und die erste Potentialgrube füllen. Das besagte Potential muß jedoch niedriger als das Flächenpotential W, sein, um zu verhindern, daß Elektronen über die Barriere W, hinweg und den CCD-Kanal entlang fließen. Die Aufgabe der Erfindung besteht darin, eine Eingangsschaltung zu schaffen, die einen solchen Betrieb gewährleistet.

Erfindungsgemäße Schaltungen zur Lösung dieser Aufgabe sind in den Patentansprüchen gekennzeichnet. Zur näheren Erläuterung wird nachstehend ein Ausführungsbeispiel einer erfindungsgemäßen CCD-Eingangsschaltung beschrieben, das in Fig. 3 dargestellt ist.

Die Schaltung nach Fig. 3 enthält drei Feldeffekttransistoren Q^, Q₂ und Q,, jeweils vom MOS-Anreicherungstyp und nit N-Kanal· Die Transistoren Q₁ und Q₂ bilden eine als Inverter arbeitende Schaltung· Die Drainelektrode des Transistors Q₁ ist mit der Sourceelektrode des Transistors Q₂ verbunden, und die Gateelektrode des Transistors Q₂ ist mit der Drainelektrode dieses Transistors verbunden. Der Transistor Q₂ bildet auf diese Weise eine Last für den Transistor Q₁. Die Drainelektrode des Transistors

"809808/0655

273367Α

Qp ist an die eine Klemme 12 einer Betriebsspannungsquelle (V_DD) angeschlossen, an deren anderer Klemme 14- (hier als Masseanschluß dargestellt) die Sourceelektrode des Transistors Q,, liegt. Der dritte Transistor Q^ ist mit seiner Gateelektrode an die Eingangs-Gateelektrode G^ der CCD-Anordnung angeschlossen, während seine Drainelektrode mit der Drainelektrode des Transistors Q2 verbunden ist. Die Sourceelektrode des Transistors Q, ist über einen Widerstand R an die Verbindung zwischen der Sourceelektrode des Transistors Q₂ und der Drainelektrode des Transistors Q^ angeschlossen. Die Sourceelektrode des Transistors Q* ist außerdem mit der Sourceelektrode S der CCD-Anordnung verbunden. In der Praxis ist diese ganze Schaltung auf demselben Substrat wie die CCD-Anordnung integriert. Der Widerstand R und der Transistors Q^ können zusammengenommen als Stromquelle angesehen werden.

Im Betrieb wird ein positiver Impuls 10 an die Gatelektrode des Transistors Q^. gelegt, um den Einfüllbetrieb zu beginnen. Dieser Impuls schaltet den Transistor Q^. ein, und eine invertierte und verstärkte Version dieses Impulses erscheint am Knotenpunkt A an der Drainelektrode des Transistors Q^.. Dieser negative Impuls hat praktisch das Niveau des Massepotentials, da der Kanal des Transistors Q^ niederohmig ist. Wenn der Knotenpunkt A auf Massepotential geht, versucht er, den Knotenpunkt B ebenfalls auf Massepotential zu ziehen. Die Gateelektrode des Transistors Q, wird jedoch auf einem Spannungswert V^ gehalten, und wenn der Knotenpunkt B um den Betrag der Schwellenspannung V^, des Transistors Q, negativer als V,- wird, beginnt der Transistor Q, zu leiten. Dies bringt den Knotenpunkt B anfänglich auf den Spannungswert ^V^-V_T,.

Wie bereits erwähnt, ist der Transistor Q, (ebenso wie die anderen Transistoren) auf demselben Halbleitersubstrat integriert wie die CCD-Anordnung. Daher kann die Gateelektrode 20 des Transistors Q, in der Praxis eine Verlängerung oder ein Portsatz der Gateelektrode G^ sein, und die Sourceelektrode 22 kann ein Fort-

809808/OS55

satz der Sourceelektrode S sein. Wenn der Transistor Q, durch die selben Verfahrensschritte und zur selben Zeit wie die CCD-Elektroden gebildet wird, dann ist die Schwellenspannung V₃,, des Transistors Q^ genau die gleiche wie die Schwellenspannung der Gateelektrode Gy. bezüglich der Sourceelektrode S. Dies gilt selbst dann, wenn die Dicke der Isolierschicht 24· nicht genau vorhergesagt werden kann, weil die Dicke der Schicht unter der Elektrode G^. genau gleich ist wie unter der Gateelektrode 20. Dasselbe gilt auch hinsichtlich anderer Parameter, die während des Herstellungsprozesses schwer zu kontrollieren sind.

Im Augenblick, wo der Transistor Q^ zu leiten beginnt, wird also die Spannung V_g an der Sourceelektrode des Transistors Q^ genau gleich sein dem Oberflächenpotential W,. unter der Gateelektrode G^., selbst wenn es nicht möglich, genau vorher zusagen, welches Niveau man für W^ aus dem Wert der an die Elektrode G^ gelegten Spannung V- erhält.

Der durch den Kanal des Transistors Q* fließende Strom steigt von seinem Anfangswert auf irgendeinen Endwert an, der unter anderem eine Punktion der Vorspannung V^, des Widerstandswerts R und der Werte der Kanalwiderstände der Transistoren Q^. und Q, ist. Dieser Endwert des Stroms führt zu einer Spannung am Knotenpunkt B, die gleich V^-C V₃,,+Δ V) ist, wobeiAV vom Stromfluß durch den Kanal des Transistors Q, abhängt. In einer praktischen Ausfiihrungsform der Schaltung, bei der wie dargestellt die CCD-Anordnung mit Oberflächenkanal und der Transistor mit N-Kanal ausgebildet ist, kann V_T, etwa 1 Volt und &V etwa 1/2 Volt betragen. Die Erfindung ist jedoch auch auf Anordnungen mit sogenanntem "verdecktem" Kanal anwendbar; in diesem Fall wäre für den Transistor Qx ein MOS-Transistor vom Verarmungstyp zu verwenden. Bei einer solchen Ausführung mag V^,, in der Größenordnung von -8 Volt undAV etwa bei 1/2 Volt liegen.

Ein wichtiges Merkmal der Schaltung nach Fig. 3 besteht darin,

- 6 809808/0655

²⁷³³⁶ⁿ

daß die Sourceelektrode S auf eine Oberflächenspannung eingestellt wird, die eine im wesentlichen feste Potentialdifferenz zum Flächenpotential W_x, hat, selbst wenn eine genaue Vorhersage des Flächenpotentials W,. unter der Gateelektrode G_x, nicht möglich ist. Beim dargestellten Ausführungsbeispiel ist diese Differenz der Flächenpotentiale (AW_x in Fig. 2) gleich der Größe Δ V im oben genannten Ausdruck. Dies ist äußerst wichtig in Fällen, wo CCD-Anordnungen in großer Anzahl hergestellt werden müssen und wo es wegen unkontrollierbarer Unterschiede der Herstellungsparameter zwischen den einzelnen Anordnungen nicht möglich ist, von einer Anordnung zur anderen für eine gegebene Spannung V_x, jeweils denselben Wert für das Flächenpotential W_x. zu bekommen.

Die Schaltung zeichnet sich ferner dadurch aus, daß sie relativ unempfindlich gegenüber eventuellem Driften verschiedener Spannungen wie etwa V_x, oder gegenüber Schwankungen anderer Parameter wie Temperatur oder dergleichen ist. Sollte V_x, innerhalb halbwegs vernünftiger Grenzen ansteigen oder abnehmen (z.B. um 10 bis 25#), dann bleibt die Spannung an der Sourceelektrode S immer noch um V^,,+AV gegenüber V_x, versetzt (wenn auch Δ V geringfügig vom ursprünglichen Wert abweichen kann). In ähnlicher Weise ändern Temperaturschwankungen, welche die Schwellenspannung der Gateelektrode G_x. zu verändern streben, die Schwellenspannung der Gateelektrode des Transistors Q^ im selben Sinne und Betrag, so daß sie keinen Einfluß auf den Betrieb der Schaltung haben.

Während der Einfüllphase des Betriebs steht die Spannung an der Sourceelektrode S in der bereits beschriebenen Weise in Relation zur Spannung an der Gateelektrode G_x,. Die Spannung an der Gateelektrode G_x. ist wesentlich positiver als die Übertragungsspannung O_x. an der Gateelektrode G_x.. Das heißt, die Potentialbarriere W, ist wesentlich höher als die Potentialbarriere W_x,. Somit ist während des Einfüllbetriebs das Potential der Sourceelektrode S auf einem solchen Niveau, daß keine Elektronen über die Barriere W_x. strömen und den CCD-Kanal entlangfließen können.

Die beschriebene Schaltung ist nur ein Ausführungsbeispiel einer

809808/0655 _ η _

Schaltung, welche das Diffusionsgebiet S während des Einfüllbetriebs auf ein Potential klemmt, das gegenüber demjenigen der Gateelektrode G_x. in Beziehung steht. Es sind auch andere Ausführungsformen einer solchen Schaltung möglich. So kann beispielsweise der Wert des Widerstands R auf 0 reduziert werden, falls die Kanalimpedanz des Transistors Q, im Vergleich zu derjenigen des Transistors Q^ relativ niedrig ist. Ferner kann für die Transistoren Q_x. und Q2 auch ein andersartiger als der dargestellte Inverter verwendet werden. Der Inverter kann beispielsweise ein dynamischer anstelle eines statischen Typs sein. Als zweite Alternative kann statt des aus N-Kanal-MOS-Transistoren gebildeten dargestellten Inverters auch ein komplementärsymmetrischer Inverter verwendet werden. In diesem Fall wird das mit N-Kanal ausgelegte Exemplar der Invertertransistoren die Stelle des Transistors Q₂ einnehmen·

Die "Abgießphase" des Betriebs ist relativ unkompliziert. Sie findet statt, wenn das Eingangssteuersignal 10 relativ negativ wird, was den Knotenpunkt A auf ein Spannungsniveau V_DD-V_T2 bringt, wobei V^ die Schwellenspannung des Transistors Q2 ist. Diese Spannung ist so, daß der Transistor Q, gesperrt wird und somit die Spannung V_B am Knotenpunkt B gleich der Spannung am Knotenpunkt A wird. Das Sourcegebiet S arbeitet nun als Draingebiet für Elektronen, und der Abgießvorgang läuft in der gleichen Weise ab, wie es weiter oben in Verbindung mit Fig· Λ beschrieben wurde. Nach dem Ende des Abgießbetriebs wird die unter der Elektrode G2 gespeicherte Ladung durch den CCD-Kanal weitergegeben, was durch geeignete Einstellung der Mehrphasenspannungen θ^-θ, geschieht.

Die Erfindung wurde vorstehend in Verbindung mit einer CCD-Anordnung beschrieben, die mit Oberflächenkanal und p-leitendem Substrat ausgelegt ist. Natürlich kann stattdessen auch ein η-leitendes Substrat mit einem p-leitenden Gebiet als Sourceelektrode S verwendet werden. Auch kann der Erfindungsgedanke bei CCD-Anordnungen mit verdecktem Kanal ebenso wie bei Anordnungen mit Oberflächenkanal realisiert werden·

809808/0655

Claims (7)

1. Patentansprüche

   Eingangsschaltung für eine ein Substrat enthaltende ladungsgekoppelte Anordnung mit einem im Substrat gebildeten und demgegenüber einen entgegengesetzten Leitungstyp aufweisenden Eingangsgebiet, einem im Substrat neben dem Eingangsgebiet gebildeten Gategebiet und einem neben dem Gategebiet im Substrat gebildeten Speichergebiet, ferner mit einer Einrichtung, die über dem Gategebiet und dem Speichergebiet liegende Elektroden, eine zwischen diese Elektroden geschaltete Signalquelle und eine mit der über dem Gategebiet liegenden Elektrode verbundene Vorspannungsquelle enthält, um im Gategebiet eine Potentialgrube zu bilden, die flacher als die Potentialgrube im Speichergebiet ist, sowie mit einer Einrichtung zum Füllen der unter der über dem Speichergebiet liegenden Elektrode befindlichen Potentialgrube, bestehend aus einer Anordnung zum Anlegen einer solchen Spannung an das Eingangsgebiet, daß dieses Gebiet Ladungsträger aussendet, die durch die flachere Grube zu der Potentialgrube im Speichergebiet gelangen, gekennzeichnet durch eine Einrichtung (Q., Q₂, Q*, R in Fig. 3)» die auf die Vorspannung anspricht, welche an die über dem Gategebiet liegende Elektrode (G^) gelegt wird, um das Eingangsgebiet (S) während der Periode, in der die Potentialgrube des Speichergebiets gefüllt wird, auf einem Potential zu halten, das um ein im wesentlichen festes Maß (A Wy) größer als 0 gegenüber dem Potential der über dem Gategebiet befindlichen Elektrode versetzt ist.
2. 2. Eingangsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die auf die Vorspannung ansprechende Einrichtung einen auf demselben Substrat wie die ladungsgekoppelte Anordnung integrierten Feldeffekttransistor (Q,) aufweist, dessen Gateelektrode (20) mit der Vorspannungsquelle (+V^.) verbunden

   •09808/OeSS "⁹"

   ORIGINAL INSPECTED

   -9-

   ist und dessen Sourceelektrode mit dem Eingangsgebiet (S) verbunden ist und dessen Drainelektrode mit einem Anschluß (12) für eine Betriebsspannung (V_DD) verbunden ist, und daß die zum Aussenden von Ladungsträgern an das Eingangsgebiet (S) gelegte Spannung dem Sinn und der Richtung nach so gewählt ist, daß sie den Transistor leitend macht.
3. 3. Eingangsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Einrichtung zum Anlegen einer Spannung an das Eingangsgebiet (S) außerdem eine Stromquelle, d.h. eine Quelle mit wesentlichem Innenwiderstand (R), bildet.
4. 4-. Eingangsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Einrichtung zum Anlegen einer Spannung an das Eingangsgebiet (S) ferner folgendes aufweist: einen aus Feldeffekttransistoren gebildeten Inverter, der einen zweiten Feldeffekttransistor (Q^.) enthält, dessen Sourceelektrode mit einem Bezugspotentialpunkt (Masse) verbunden ist und dessen Drainelektrode über eine Impedanz (Qo) mit dem Betriebsspannungsanschluß (12) koppelbar ist; eine die Drainelektrode des zweiten Transistors mit dem Eingangsgebiet koppelnde Anordnung (R); eine Einrichtung zum Anlegen eines Einschaltimpulses (10) an die Gateelektrode des zweiten Transistors.
5. 5. Ladungsgekoppelte Schaltungsanordnung mit folgenden Bestandteilen: ein Halbleitersubstrat; eine im Substrat gebildete Sourceelektrode; eine gegenüber dem Substrat isolierte Speicherelektrode ; eine gegenüber dem Substrat isolierte Gateelektrode, die zwischen der Speicherelektrode und der Sourceelektrode liegt, um den Ladungsfluß zwischen der Sourceelektrode und dem unter der Speicherelektrode liegenden Substratgebiet zu steuern; eine mit der Gateelektrode und der Speicherelektrode gekoppelte Einrichtung zum Anlegen einer veränderlichen Signalspannung zwischen die Gateelektrode und die Speicherelektrode und mit einer Vorspannungsanordnung zur BiI-

   809808/0655 -10-

   dung einer ersten Potentialgrube unter der Speicherelektrode und einer flacheren zweiten Potentialgrube unter der Gateelektrode; eine Einrichtung, die während einer ersten Zeitspanne wirksam ist, um zwischen der Sourceelektrode und der Speicherelektrode eine Potentialdifferenz zu bilden und dadurch das Fließen einer von der Signalspannung unabhängigen Ladungsmenge von der Sourceelektrode zur ersten Potentialgrube zu bewirken, und die während einer auf die erste Zeitspanne folgende zweite Zeitspanne wirksam ist, um die Potentialdifferenz zwischen der Speicherelektrode und der Sourceelektrode in einem solchen Sinne zu ändern, daß aus der Potentialgrube unter der Speicherelektrode so viel Ladung zur Sourceelektrode zurückkehrt, daß unter der Speicherelektrode eine von der Signalspannung abhängige Ladungsmenge zurückbleibt, dadurch gekennzeichnet, daß die letztgenannte potentialdifferenzbildende und -ändernde Einrichtung (Q^, Qg, Q*« R in Fig. 3) während der besagten ersten Zeitspanne die Sourceelektrode (S) auf ein Potential klemmt, das um ein festes Maß gegenüber dem Potential der Gateelektrode (G,.) versetzt ist·
6. 6. Ladungsgekoppelte Schaltung nach Anspruch 5» dadurch gekennzeichnet, daß die klemmende Einrichtung ein Halbleiterelement (Q,) aufweist, das, wenn es leitet, zwischen zweien seiner Elektroden eine Spannung V_T+AV entwickelt, wobei V_T unabhängig vom Betrag des durch das Element geleiteten Stroms ist undAV eine Funktion dieses Betrags ist, und daß dieses Element mit seiner einen Elektrode (Source) an die besagte Sourceelektrode (S) und mit seiner anderen Elektrode (Gate) an die besagte Gateelektrode angeschlossen ist, und daß die klemmende Einrichtung ferner eine Anordnung (Q^, R, +V_DD) enthält, um das Halbleiterbauelement in den leitfähigen Zustand zu treiben.
7. 7. Ladungsgekoppelte Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß das Halbleiterbauelement (Qz) ein MOS-

   809808/0655

   Transistor ist, dessen Gateelektrode (20) mit der erstgenannten Gateelektrode verbunden ist und dessen Sourceelektrode (22) mit der erstgenannten Sourceelektrode verbunden ist und dessen Drainelektrode mit einem Anschluß für eine Betriebsspannung (^v _Djj) verbunden ist.

   809808/0655