NL8302731A - Halfgeleiderinrichting. - Google Patents
Halfgeleiderinrichting. Download PDFInfo
- Publication number
- NL8302731A NL8302731A NL8302731A NL8302731A NL8302731A NL 8302731 A NL8302731 A NL 8302731A NL 8302731 A NL8302731 A NL 8302731A NL 8302731 A NL8302731 A NL 8302731A NL 8302731 A NL8302731 A NL 8302731A
- Authority
- NL
- Netherlands
- Prior art keywords
- field effect
- effect device
- charge
- transistor
- voltage
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 230000005669 field effect Effects 0.000 claims abstract description 39
- 239000002019 doping agent Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 10
- 238000000034 method Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 206010044565 Tremor Diseases 0.000 description 1
- 239000006229 carbon black Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000004899 motility Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76808—Input structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Noodles (AREA)
- Networks Using Active Elements (AREA)
- Junction Field-Effect Transistors (AREA)
Description
» -— i ΓΗΝ 10.733 1 N.V. Philips' Gloeilampenfabrieken te Eindhoven.
"Halfgeleiderinrichting"
De uitvinding heeft betrekking op een halfgeleiderinrichting met een halfgeleiderlichaam dat aan een oppervlak is voorzien van een eerste veldeffektinrichting met een aanvoergebied, een aan het oppervlak grenzen! kanaalgebied en een boven het kanaalgebied gelegen en hiervan 5 door een isolerende laag gescheiden poortelektrcde, waarbij in het halfgeleiderlichaam een tweede veldeffektinrichting aanwezig is , in de vorm van een transistor met een aanvoergebied, een af voergebied en een tussenliggend kanaalgebied met een van het kanaalgebied geïsoleerde pcortelek-trode.
10 De eerste veldeffektinrichting kan hierbij gevormd warden door een veldeffekttransistor met geïsoleerde poortelektrode, die als stroombron is geschakeld. In een belangrijke andere uitvoeringsvorm vormt de eerste veldefféktinriching de ingangstrap van een ladingsgekoppelde inrichting. De tweede veldeffektinrichting die in beide uitvoeringen uit 15 een veldeffekttransistor bestaat, kan als weerstand warden beschouwd.
Door een stroom door deze transistor te sturen, wordt een spanning gegenereerd die aan de eerste veldeffektinrichting wordt toegevoerd.
De waarde van deze spanning is gewoonlijk kritisch, zoals aan de hand van de nog te beschrijven uitvoeringsvoorbeelden zal blijken. Het 20 instellen van deze waarde kan bijvoorbeeld gebeuren door middel van de grootte van de streem die door de tweede veldeffekttransistor wordt gestuurd. De toepasbaarheid van deze methode is echter zeer begrensd cmdat de stranen vlug te groot worden, waardoor de dissipatie te groot wordt, of te klein waardoor traagheidseffekten gaan optreden.. Het, is ook bekend 25 de weerstand door de transistor te regelen door middel van de drenpelspan-ning. De gebruikelijke manier van drenpelspanning instelling is, door middel van ionenimplantatie, de dotering in het kanaalgebied te regelen.
Deze manier vereist echter een aparte implantaties tap wat het proces ingewikkelder maakt. Bovendien is de spreiding in de drenpelspanning bij 30 gebruik van deze methode vrij groot, bij de huidige stand van de technologie in de orde van honderd millivolts.
Een doel van de uitvinding is onder meer een halfgeleiderinrichting van de in de aanhef beschreven soort aan te geven waarin op eenvou 8302731 ί i ΡΗΝ 10.733 2 dige en reproduceerbare wijze een nauwkeurige spanningsinstelling kan worden, verkregen. De uitvinding berust daarbij o.a. op het inzicht dat de drempelspanning van een veldeffektlnrichting afhankelijk is van de kanaalbreedte - althans beneden een bepaalde waarde hiervan - , en dat, 5 bij het constant houden van andere parameters, een zeer nauwkeurige instelling van de drempelspanning kan worden verkregen door middel van de kanaalbreedte.
Een half geleider inrichting van de in de aanhef beschreven soort is volgens de uitvinding daardoor gekenmerkt dat de poortelektrode en het 10 af voergebied van de tweede veldeffektinrichting beide met de poortelektrode van de eerste veldeffektinrichting zijn verbonden, en dat de aan-voergebieden van beide veldeffektinrichtingen eveneens met elkaar zijn verbonden, en dat de kanaalbreedten van beide veldeffektinrichtingen, die zo klein zijn dat de drempelspanningen in beide veldeffektinrichtingen 15 door nauwe kanaaleffekten wordt bepaald, verschillend zijn en daarmee ook de drempelspanningen in beide veldeffektinrichtingen. Zoals uit de figuur-beschrijving zal blijken kan, door de kanaalbreedten in een gebied te kiezen waarin nauwe kanaaleffekten een rol spelen, cp effectieve, reproduceerbare wijze, en zonder extra processtappen, een nauwkeurige instelling van 20 de drempelspanningen verkregen worden.
De hier gebruikte nauwe kanaaleffekten in veldef fekt—trans is toren zijn cp zichzelf bekend, zoals bijvoorbeeld uit het artikel van L.A. Akers, "Threshold Voltage of a Narrow-Width Mosfet” in Electronics Letters, Janauary 8, 1981, Vol. 17, No.1 pg. 49/50. In dit artikel worden uitslui-25 tend analytische beschouwingen gegeven. Toepassingen waarin op voordelige wijze gebruik wordt gemaakt van nauwe kanaaleffekten worden in deze pu-blikatie niet gegeven.
De uitvinding zal nader worden toegelicht aan de hand van enkele uitvoeringsvoorbeelden en de bijgaande schematische tekening, waarin: 30 Fig. 1 een schema geeft van een half geleider inrichting volgens de uitvinding;
Fig. 2 en 3 doorsneden resp... bovenaanzichten van de veldeffekt-transistor 4 en de ingangstrap van het CCD volgens Fig. 1 tonen;
Fig. 4 spanningen als functie van de tijd geeft die aan de in-35 richting volgens Fig. 1 warden aangelegd;
Fig. 5 het hierbij behorende verloop van de potentiaal van de ingangsdiode 7 in Fig. 1 toont;
Fig. 6 een tweede uitvoeringsvorm van een half geleider inrichting 8302731 PHN 10.733 3 volgens de uitvinding toont.
Het eerste, in de Fig* 1-3 weergegeven uitvoeringsvoorbeeld heeft betrekking op het ingangscircuit van een ladingsgekqppelde inrichting. Bij wijze van voorbeeld wordt hier een inrichting van het n-kanaal 5 type beschreven, maar het zal duidelijk zijn dat de principes van de uitvinding ook toepasbaar zijn in schakelingen van het p-kanaal type.
De inrichting omvat een halfgeleiderlichaam 1 van p-type silicium, of een halfgeleiderlichaam waarvan althans de oppervlaktelaag 1 van het p-type is en die aangebracht kan zijn cp een drager van het n-type.
10 Opgemerkt wordt dat in Eig. 1, die in hoofdzaak de inrichting als circuit weergeeft, slechts het gedeelte van het halfgeleiderlichaam 1 dat van de ladingsgekoppelde inrichting deel uitmaakt, is weergegeven, terwijl de rest van de schakeling slechts als circuit is getekend, maar het zal duidelijk zijn dat ook dit gedeelte van de inrichting geïntegreerd gedacht 15 dient te worden in het halfgeleiderlichaam 1,.
De verwijzingscijfers 3 en 4 verwijzen naar twee veldeffektin-richtingen die in het bijzonder het onderwerp van de onderhavige uitvinding vormen. De eerste veldeffektinrichting 3 omvattende het in Fig. 1 door onderbroken lijnen begrensde deel van de tekening, vormt de ingangs-20 trap van de ladingsgekoppelde inrichting (CCD) 5. De tweede veldeffektinrichting 4 wordt gevormd door een veldeffekttransistor die deel uitmaakt van het ingangscircuit 6.
De ingangstrap 3 onvat een n-type, aan het oppervlak 2 aangebrachte oppervlaktezone 7, voor het leveren van elektronen aan de ladingsgekop-25 pelde inrichting, en een, van het halfgeleiderlichaam 1 geïsoleerde pcort-elektrcde 8 met behulp waarvan de door de bron 7 geleverde elektronen kunnen worden opgezameld. Tussen de bron 7 en de poortelektrode 8 is een verdere geïsoleerde poortelektrode 9 gelegen {bemensterings- of sample-pcort) door middel waarvan de verbinding tussen de bron 7 en de qpslag-30 plaats onder de poort 8 kan worden gesloten of verbroken. Aansluitend aan de ingangstrap volgt de eigenlijke ladingsgekoppelde inrichting 5 via welke de onder de poort 8 cpgezamelde elektronen langs het oppervlak 2 naar rechts kunnen worden getransporteerd coder invloed van de klokspanr* ningen ^ en 3ie aan de klokelektroden 10, 11 en 12, 13 worden toege-35Voerd. Bij wijze van voorbeeld is een inrichting getekend die als een 2-phase oppervlakte CCD (SCCD) wordt bedreven, ten behoeve waarvan de klokelektroden van elke phase een ladingscpslagelektrode 10 c.q. 12 omvatten die door relatief dun oxide van het oppervlak zijn gescheiden, en ladings- 8302731 ΡΗΝ 10.733 4 ί * overdrachtelektroden 11 c.q. 13 die door relatief dik oxide van het oppervlak zijn gescheiden. Met de elektroden 11 en 13, die met de elektroden 10 resp. 12 geleidend zijn verbonden, kunnen potentiaalbarriêres worden gevormd in het onderliggende deel van het kanaal 14, en met de elektroden 5 10 en 12 potantiaalkuilen waarin ladingspakketten kunnen worden opgesla gen. De dikte van de oxidelaag 15 onder de poort 8 en de klokelektroden 10 en 12 bedraagt bijvoorbeeld 50 nin; de dikte van de oxidelaag ander de poortelektrode 9 en de klokelektroden 11 en 13 bedraagt bijvoorbeeld ongeveer 100 nm.
10 De klokspanningen φ^ en ^ kunnen worden geleverd door een op zichzelf bekende klokspanningsbron 16, die in Fig. 1 slechts schematisch is weergegeven en desgewenst ook in het halfgeleiderlichaam 1 kan zijn meegeïntegreerd» De poortelektrode 9 is verbonden met een spanningsbron 17, die de klokspanning φ5 levert en eveneens in het halfgeleiderlichaam 1 15 kan zijn. aangebracht.
Het ingangscircuit omvat een signaalingang 18 via welke signalen die in de ladingsgekoppelde inrichting moeten warden opgeslagen warden toegevoerd. Deze signalen kunnen zowel analoog als digitaal zijn. Bij wijze van voorbeeld wordt aangenomen dat digitale informatie wordt toe-20 gevoerd met een hoog spanningsniveau dat een logische "1" voorstelt en een laag niveau dat een logische ”0" representeert.* Deze signalen worden aan de poortelektrode 19 van een n-kanaalsveldeffekttransistor 20 met geïsoleerde poortelektrode aangelegd. De aanvoerzone 21 van deze transistor is verbonden met de negatieve voedingslijn 23, de afvoerzone 22 van 25 transistor 20 is verbonden met de aanvoerzone 7 van de CCD-ingangstrap 3 via de verbinding 24» De afvoer 22 van transistor 20 is verder verbonden met de aanvoerzone 26 van een additionele transistor 25 waarvan de afvoer 27 samen met de geïsoleerde poortelektrode 28 met de signaalingangs-klem 18 zijn verbonden. Op de functie van deze transistor zal hierna nog 30 nader ingegaan worden.
De aanvoerzone 7 van de CXD-ingangstrap 3 is verbonden met de aanvoerzone 30 van de veldeffekttrans is tor 4 via de verbinding 24. De poortelektrode 31 en de afvoer 32 van transistor 4 zijn met elkaar en met de positieve voedingslijn 33 verbonden. De aanvoerzone 30 is verder ver-35 bonden met een stroombron 34 die verder met de voedingslijn 23 is verbonden.
Tijdens bedrijf wordt aan de voedingslijn 23, evenals aan het substraat 1 een spanning van bijvoorbeeld ongeveer -2.5 V aangelegd; de 8302731 Λ . ...... «4r FHN 10.733 5 lijn 33 wordt aan referentiespanning (0 V) gelegd. Aan de klokelektroden 10, 11 en 12, 13 worden de klokspanningen φ^ en φ2 (zie Figuur 4) en aan de elektrode de batons ter ingsklokspanning aangelegd. De invoer van la- dingspakketten vindt plaats met de z.g. "diode cutoff" methode, zoals 5 onder meer is beschreven in het boek "Charge Transfer Devices" van Sêquin en Tcnpsett, Academic Press Inc. New York, 1975, pg. 48 en 49. In deze methode wordt, door het aanleggen van een positieve puls φ aan de beman-steringspoart 9 een verbinding gevormd tussen de aanvoer 7 en een poten-tiaalkuil 35 coder de poort 8, waardoor in de potentiaalkuil 35 lading 10 (elektronen) kan straten. Vervolgens wordt de spanning op de poort 9 tot referentie teruggebracht waardoor de verbinding tussen (¾ potentiaalkuil 35 en de aanvoer 9 wordt verbroken en in de potentiaalkuil 35 een geïsoleerd ladingspakket wordt verkregen. Door het aanleggen van klokspanningen aan de elektroden 10-13 kan dit ladingspakket verder worden getranspor-15 teerd door de ladingsgekoppelde inrichting.
In Fig. 1 zijn de potentiaalprofielen van de ingangstrap 3 met onderbreken lijnen weergegeven, waarbij de (positieve) potentiaal naar beneden uitgezet is. De- potentiaalkuil 35 is verkregen door de poort 8 aan referentie (o Volt) te leggen. De klokken φ^ en p2 variëren bijvoor-20 beeld tussen 0 en 5 Volt, terwijl φ tussen 0 en 5 Volt varieert.
5
Het - digitale - ingangssignaal dat eveneens in Fig. 4 is weergegeven en dat via de klem 18 wordt toegevoerd varieert bijvoorbeeld tussen 0 V en 5 V. Fig. 5 geeft de potentiaal weer die de aanvoerzone 7 bij deze twee waarden van het ingangssignaal aanneemt.. Wanneer het ingangs-25 signaal hoog is (5 V) wat overeenkomt met een logische "1", is de transistor 20 aan, waardoor via de trans is toren 4 en 20 stroom kan lopen. De transistor 20 is zodanig gedimensioneerd dat over de transistor een span-ningsval van bijvoorbeeld 0*1 V ontstaat zodat de aanvoerzone 7 een spanning van -2.4 V krijgt. Door op elektrode 9 een hoog spanningsniveau aan 30 te leggen, kan de potentiaalkuil 35 onder poort 8 vols tremen met lading, waarna de verbinding tussen potentiaalkuil en aanvoerzone weer wordt verbroken, door verhoging van 0 . Het ladingspakket onder poort 8 wordt ver- s der getransporteerd onder de eerste elektrode 10 wanneer φ^ op het positieve niveau kant.
35 De spanningsval van 0.1 V over de transistor 20 hangt, behalve van de dimensies van transistor 20, ook in sterke mate van de drempel-spanning af. Qndat deze drempelsparming een vrij grote spreiding vertoont is transistor 25 ingebouwd. Deze transistor die met dezelfde processtap- 8302731 EHN 10*733 6 pen als transistor 20 is vervaardigd en derhalve dezelfde spreiding in drempelspanning zal vertonen, is zodanig geschakeld dat het knooppunt 22, 26 op een spanning van ongeveer -2.4 V wordt geklemd ondanks de spreiding in drempelspanningen*. In het geval dat de drempelspanning van transisto-5 ren 20, 25 lager dan de bedoelde waarde is, (waardoor de spanningsval over transistor 20 te laag zou zijn in afwezigheid van transistor 25), zal transistor 25 waarvan de drempelspanning ook te laag is, extra stroom door transistor 20 sturen, zodat de potentiaal op punt 22, 26 stijgt. In het andere geval, waarbij de drempelspanning van transistor 20 te hoog is, en, 10 in afwezigheid van transistor 25 de spanningsval over transistor 20 te groot zou zijn, wordt deze spanningsverhoging weer tegengewerkt door transistor 25, die eveneens een hogere drempelspanning vertoont, resulterend in kleinere s trocm door veldef f ekttrans is tor 2d.
Op deze, hiervoor beschreven eenvoudige wijze is het mogelijk een 15 goed gedefinieerde "1" aan de ladingsgekoppelde inrichting toe te voeren.
Wanneer laag is, bij de invoer van een logische "0", is transistor 20 - evenals transistor 25 - dicht. In deze situatie is het meestal toch gewenst, een kleine hoeveelheid lading onder de ingangspoort 8 toe te voeren in verband roet invangcentra, zoals o.a. is beschreven in het hier-20 voor al genoemde boek van Sêquin en .Tarpsett pg. 98-106* Deze referentie-lading vereist dat de aanvoer 7 van het CCD op een effektieve drijf spanning van ongeveer 0*2 V gezet wordt, zodat het (negatieve) potentiaal 36 van aanvoer 7 ongeveer 0.2 V boven de bodem van de kuil 35 ligt. Hiervoor wordt met behulp van de stroombron 34 een strocm i door de transistor 4 ge-25 voerd die over de transistor 4 de gewenste spanningsval dient te veroorzaken.
Hiertoe zijn de kanaalbreedten van de veldeffekttransistor 4 en van het CCD-ingangsgedeelte 3 zodanig ten opzichte van elkaar gedimensioneerd dat door gebruikmaking van z.g. "nauwe kanaaleffekten" een geschik-30 te instelling kan worden verkregen. In het onderhavige uitvoeringsvoorbeeld is de transistor 4 uitgevoerd met een 10^um breed kanaal bij een 5^um breed kanaal voor de ingangstrap 3 van de ladingsgekoppelde inrichting. Fig. 3a en 3b geven schematische bovenaanzichten van de transistor 4 en de ingangstrap 3 weer* In deze figuren is te zien dat het kanaal 38 35 van transistor 4 ongeveer 2x zo breed is als het kanaal 19 van de ingangstrap 3 van de ladingsgekoppelde inrichting* In deze figuren zijn verder de aan- en afvoerelektroden 40 en 41 van transistor 4 aangegeven . De contacten tussen de diverse geleiders en zones in het halfgeleiderlichaam 8302731 ΕΗΝ 10.733 7 zijn met een kruis gemarkeerd.
In Fig. 2a en 2b die doorsneden langs de lijn II in resp. de Fig. 3a en 3b geven, kan warden gezien dat de kanalen 38, 39 begrensd werden door relatief dik veldoxyde 42. .In deze figuren is bovendien het 5 effekt aangegeven dat de breedte van het kanaal op de drempelspanning heeft, door middel van de onderbreken lijn 43. Deze lijn stelt de cpper-vlaktepotentiaal (naar beneden positief) voor bij een gelijke, ten opzichte van het substraat, positieve spanning op de poorten 8 en 31. Zoals in de tekening is weergegeven is de cppervlaktepotentiaal in het kanaal 38 10 van transistor 4 een bedrag AV hoger dan in het kanaal 39 van de ingangs-trap 3.
Uit het in de inleiding genoemde artikel van L.A. Akers, kan warden afgeleid dat bij benadering geldt: 15 AlV = 4g,Si jQ£ (2£ρ + waarhij £Si en £Qx de £. W ox diëléktrische constanten van silicium resp. siliciumoxyde, d^ en W de dikte van het poortdiëlectricum resp. de kanaalbreedte, J3p de Fermi poten-20 tiaal in de neutrale bulk, en V substr. de substraatspanning voorstellen. In het onderhavige geval waarbij d <ss:50 nm, en een doopconcentratie van C O U·· a a 1.5 1O.atcmen/cm geldt ongeveer AVass-^— waarbij W = kanaalbreedte in yum is uitgedrukt. Tussen een 10^um brede transistor en een (even lange), slechts half zo brede transistor, is er derhalve een drempelspanningsver-25 schil van ongeveer 0.2 V.
De stroon i, die in het schema volgens Fig. 1 nodig is cm een efféktieve drijf spanning (de poortspanning verminderd met de drerapelspan- w Λη 2 ning) van 0.2 V te verkrijgen is gelijk aan i = j- '4^ , waarbij W/^ de breedte over lengteverhouding van de transistor voorstelt. De fac- 30 tor/^Q is gelijk aan ,u_ Cox waarin ,u_ de oppervlaktebeweeglijkheid en / s / s C_v de axidecapaciteit voorstellen. Bij een poortoxide van ongeveer 50 nm u<c bedraagt/iQ ongeveer 36^uA/y2.
Wanneer W/^ gelijk wardt genomen aan 1, en wanneer in het schema volgens Fig. 1 voor transistor 4 een even breed kanaal als het kanaal van 35 ingangstrap 3, n.1. 5 ^um wordt genomen, blijkt uit de berekeningen dat de stroom i zeer klein n.1. kleiner dan 1 ^,uA wordt cm 0.2 V verschil te krijgen. Een dergelijke kleine stroom zou lange pplaadtijden veroorzaken. Ter illustratie hiervan is in figuur 5 de potentiaal van de ingangszone 7 8302731 PHN 10.733 8 uitgezet als functie van de tijd t bij de ingangssignalen in Fig. 4.
De onderbroken lijn 45 toont de traagheidsverschijnselen die optreden wanneer de transistor 4 een even breed kanaal heeft als de ingangstrap 3.
Door volgens de uitvinding voor transistor 4 een 2 x zo breed 5 kanaal te kiezen, n.1. lO^um, wordt i niet slechts 2 x groter maar aanzienlijk meer vanwege de verlaging van de drempelspanning, die 0.2 V ex- W 2 tra drijf spanning levert. Uit berekening met de formule i = ^ Omdrijf ^ blijkt dat de stroom i in dat geval ongeveer 8^ua bedraagy. Dit stroom-niveau is voldoende cm de vereiste oplaadsnelheid te verkrijgen (doorge-10 trokken lijn 16 in Fig. 5). Deze winst wordt verkregen met slechts een gering ruimtever lies in het halfgeleiderlichaam.
De hier beschreven methode van drempelspanningins telling is zeer goed reproduceerbaar en vertoont slechts weinig spreiding. Uit metingen over een hele plak bleek de spreiding beneden 0.01 V te liggen. Dit is 15 aanzienlijk beter dan met de gebruikelijke ionenimplantatie methode, waarbij in de huidige stand van de techniek met een spreiding van tenminste 0.05 V rekening gehouden dient te warden.
Fig. 6 geeft een tweede uitvoeringsvoorbeeld van een half geleider inrichting volgens de uitvinding. In de tekening is van dit uitvoerings-20 voorbeeld slechts het schakelschema getoond, maar het zal duidelijk zijn dat deze schakeling weer in de vorm van een geïntegreerde schakeling kan worden vervaardigd. De schakeling cmvat twee n-kanaalsveldeffekt-tran-sistoren met geïsoleerde poortelektroden en T2, waarvan de drempel-spanningen worden bepaald door de hierboven nauwe kanaaleffekten. De 25 poort 50 van is enerzijds verbonden met de afvoerzone 52, anderzijds met de poort 53 van T2· De aanvoerzones 51 en 54 van en T2 zijn verbonden met een gemeenschappelijke voedingslijn 56. Transistor heeft een W/L verhouding van bijvoorbeeld 5/5 (beiden jjyum), de transistor T2 heeft een grotere W/L verhouding, bijvoorbeeld 10/5. Tengevolge van het 30 nauwe kanaaleffekt is de drempelspanning van T2 ongeveer 0.2 V lager dan van T.j. Wanneer door een strocm van 2, 10 of 50 pA wordt gevoerd, zal de strocm I2 door T2 steeds ongeveer 3^u& met een variatie van ongeveer 1% zijn. Op deze eenvoudige wijze kan een stroombron worden gerealiseerd, met een relatief grote nauwkeurigheid.
35 Het zal duidelijk zijn dat de uitvinding niet is beperkt tot de hier beschreven uitvoeringsvoorbeelden, maar dat binnen het kader van de uitvinding voor de werkman nog veel variaties mogelijk zijn. Zo kunnen de geleidingstypen van de diverse zones en gebieden worden omgekeerd.
8302731
Claims (6)
- 2. Half geleider inrichting volgens conclusie 1, met het kenmerk, dat het aan- of af voer gebied van de tweede veldeffektinrichting is verbonden met een stroombron, waardoor, bij het doorvoeren van een stroom door de tweede veldeffektinrichting, tussen het aanvoergebied en de poortelektro- 20 de van de eerste veldeffektinrichting een spanning wordt aangelegd dat praktisch gelijk is aan de drempelspanning van de tweede veldeffektinrichting.
- 3. Half geleider inrichting volgens conclusie 1 of 2, met het kenmerk, dat de kanaalgebieden van beide veldeffektinrichtingen althans praktisch 25 gelijke doteringen omvatten en dat de poortelektreden door poortdiëlec-trica van praktisch dezelfde samenstelling en dikte van de bijbehorende kanaalgebieden zijn gescheiden.
- 4. Halfgeleider inrichting volgens een der voorgaande conclusies, met het kenmerk, dat de eerste veldeffektinrichting een ingangstrap van 30 een ladingsgekcppelde inrichting vormt.
- 5. Halfgeleiderinrichting volgens conclusie 2 en 4, net het kenmerk, dat de poortelektrode van de eerste veldeffektinrichting samen met het onderliggende kanaalgebied een ladingscpslagplaats definieert waarin een hoeveelheid lading kan worden opgeslagen in afhankelijkheid van het drera- 35 pelspanningsverschil tussen de eerste veldeffektinrichting en de tweede veldeffektinrichting.
- 6. Halfgeleiderinrichting volgens conclusie 5, met het kenmerk, dat de genoemde eerste veldeffektinrichting eveneens een trans istorstruktuur 8302731 PHN 10.733 10 vertoont waarvan het aanvoergebied gevormd wordt door het aanvorgebied van de eerste veldeffektinrichtng, en het af voergebied door het ladings-opslaggebied onder de genoemde poortelektrode van de eerste veldeffektin-richting, en waarbij/ op het oppervlak gezien, tussen het aanvoergebied 5 een tweede poortelektrode aanwezig is als bemonsteringspoortelektrode die door een isolerende laag van het onderliggende gedeelte van het kanaal is gescheiden.
- 7. Halfgeleiderinrichting volgens conclusie 5 of 6, met het kenmerk, dat het genoemde spanningsverschil tussen het aanvoergebied en de poort-10 elektrode van de eerste veldeffektinrichting een logisch niveau definieert voor in de ladingsgekoppelde inrichting in te voeren en in de vorm van ladingspakketten te transporteren signalen. 15 • * 20 25 1 35 8302731
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8302731A NL8302731A (nl) | 1983-08-02 | 1983-08-02 | Halfgeleiderinrichting. |
CA000459764A CA1216967A (en) | 1983-08-02 | 1984-07-26 | Semiconductor device |
US06/634,923 US4627082A (en) | 1983-08-02 | 1984-07-26 | Semiconductor device for obtaining an accurate threshold voltage adjustment |
AT84201109T ATE37630T1 (de) | 1983-08-02 | 1984-07-30 | Halbleiteranordnung. |
DE8484201109T DE3474378D1 (en) | 1983-08-02 | 1984-07-30 | Semiconductor device |
EP84201109A EP0133721B1 (en) | 1983-08-02 | 1984-07-30 | Semiconductor device |
JP59159392A JPS6065571A (ja) | 1983-08-02 | 1984-07-31 | 半導体装置 |
AU31377/84A AU3137784A (en) | 1983-08-02 | 1984-08-01 | Semiconductor device using fet:s |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8302731 | 1983-08-02 | ||
NL8302731A NL8302731A (nl) | 1983-08-02 | 1983-08-02 | Halfgeleiderinrichting. |
Publications (1)
Publication Number | Publication Date |
---|---|
NL8302731A true NL8302731A (nl) | 1985-03-01 |
Family
ID=19842221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NL8302731A NL8302731A (nl) | 1983-08-02 | 1983-08-02 | Halfgeleiderinrichting. |
Country Status (8)
Country | Link |
---|---|
US (1) | US4627082A (nl) |
EP (1) | EP0133721B1 (nl) |
JP (1) | JPS6065571A (nl) |
AT (1) | ATE37630T1 (nl) |
AU (1) | AU3137784A (nl) |
CA (1) | CA1216967A (nl) |
DE (1) | DE3474378D1 (nl) |
NL (1) | NL8302731A (nl) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6155971A (ja) * | 1984-08-27 | 1986-03-20 | Sumitomo Electric Ind Ltd | シヨツトキ−ゲ−ト電界効果トランジスタ |
NL8501542A (nl) * | 1985-05-30 | 1986-12-16 | Philips Nv | Ladingsgekoppelde inrichting. |
NL8600890A (nl) * | 1986-04-09 | 1987-11-02 | Philips Nv | Halfgeleiderinrichting. |
US4712124A (en) * | 1986-12-22 | 1987-12-08 | North American Philips Corporation | Complementary lateral insulated gate rectifiers with matched "on" resistances |
NL8800851A (nl) * | 1988-04-05 | 1989-11-01 | Philips Nv | Halfgeleidergeheugeninrichting. |
JPH0831791B2 (ja) * | 1988-12-28 | 1996-03-27 | 三菱電機株式会社 | 半導体装置 |
US5440749A (en) * | 1989-08-03 | 1995-08-08 | Nanotronics Corporation | High performance, low cost microprocessor architecture |
JP3189327B2 (ja) * | 1991-10-08 | 2001-07-16 | ソニー株式会社 | 電荷検出装置 |
US6674470B1 (en) | 1996-09-19 | 2004-01-06 | Kabushiki Kaisha Toshiba | MOS-type solid state imaging device with high sensitivity |
US7408754B1 (en) * | 2004-11-18 | 2008-08-05 | Altera Corporation | Fast trigger ESD device for protection of integrated circuits |
JP4934302B2 (ja) * | 2005-09-09 | 2012-05-16 | ホシザキ電機株式会社 | 冷却貯蔵庫 |
EP2116796B1 (en) | 2007-02-26 | 2016-06-01 | Hoshizaki Denki Kabushiki Kaisha | Refrigerating storage cabinet |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4191896A (en) * | 1976-07-26 | 1980-03-04 | Rca Corporation | Low noise CCD input circuit |
US4068140A (en) * | 1976-12-27 | 1978-01-10 | Texas Instruments Incorporated | MOS source follower circuit |
US4096430A (en) * | 1977-04-04 | 1978-06-20 | General Electric Company | Metal-oxide-semiconductor voltage reference |
IT1099381B (it) * | 1978-01-09 | 1985-09-18 | Rca Corp | Specchi di corrente a transistori mos, con scarichi allungati |
JPS54126479A (en) * | 1978-03-25 | 1979-10-01 | Toshiba Corp | Signal charge injection system of charge coupled device |
CH628462A5 (fr) * | 1978-12-22 | 1982-02-26 | Centre Electron Horloger | Source de tension de reference. |
FR2447610A1 (fr) * | 1979-01-26 | 1980-08-22 | Commissariat Energie Atomique | Generateur de tension de reference et circuit de mesure de la tension de seuil d'un transistor mos, applicable a ce generateur de tension de reference |
JPS562017A (en) * | 1979-06-19 | 1981-01-10 | Toshiba Corp | Constant electric current circuit |
US4453094A (en) * | 1982-06-30 | 1984-06-05 | General Electric Company | Threshold amplifier for IC fabrication using CMOS technology |
US4477782A (en) * | 1983-05-13 | 1984-10-16 | At&T Bell Laboratories | Compound current mirror |
-
1983
- 1983-08-02 NL NL8302731A patent/NL8302731A/nl not_active Application Discontinuation
-
1984
- 1984-07-26 US US06/634,923 patent/US4627082A/en not_active Expired - Fee Related
- 1984-07-26 CA CA000459764A patent/CA1216967A/en not_active Expired
- 1984-07-30 AT AT84201109T patent/ATE37630T1/de not_active IP Right Cessation
- 1984-07-30 EP EP84201109A patent/EP0133721B1/en not_active Expired
- 1984-07-30 DE DE8484201109T patent/DE3474378D1/de not_active Expired
- 1984-07-31 JP JP59159392A patent/JPS6065571A/ja active Pending
- 1984-08-01 AU AU31377/84A patent/AU3137784A/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
ATE37630T1 (de) | 1988-10-15 |
DE3474378D1 (en) | 1988-11-03 |
AU3137784A (en) | 1985-02-07 |
JPS6065571A (ja) | 1985-04-15 |
US4627082A (en) | 1986-12-02 |
CA1216967A (en) | 1987-01-20 |
EP0133721B1 (en) | 1988-09-28 |
EP0133721A1 (en) | 1985-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4139784A (en) | CCD Input circuits | |
NL8302731A (nl) | Halfgeleiderinrichting. | |
US4047215A (en) | Uniphase charge coupled devices | |
EP0353271B1 (en) | Analog-to-digital converter made with focused ion beam technology | |
NL8204855A (nl) | Veldeffekttransistor met geisoleerde stuurelektrode en werkwijze ter vervaardiging daarvan. | |
NL8001409A (nl) | Halfgeleiderinrichting. | |
EP0199387B1 (en) | Charge transfer device | |
US10756613B2 (en) | Controlling current flow between nodes with adjustable back-gate voltage | |
EP0280097B1 (en) | Charge transfer device with booster circuit | |
US4132903A (en) | CCD output circuit using thin film transistor | |
US4139782A (en) | Regenerator stage for CCD arrangements | |
US4191896A (en) | Low noise CCD input circuit | |
JPS6249991B2 (nl) | ||
US4503550A (en) | Dynamic CCD input source pulse generating circuit | |
DE68911010T2 (de) | Halbleiterspeicheranordnung. | |
NL8303834A (nl) | Halfgeleiderinrichting. | |
NL9000949A (nl) | Geintegreerde keten. | |
US20190199336A1 (en) | Comparator having differential fdsoi transistor pair with gate connected to back-gate to reduce rts noise | |
US5087843A (en) | Input circuit for ccd delay line | |
US5146480A (en) | Sampling an analog signal voltage using fill and spill input in charge transfer device | |
GB1579032A (en) | Low noise ccd input circuit | |
GB1271832A (en) | Improvements in and relating semiconductor devices | |
EP0147697A2 (en) | Charge coupled device with controllable input bias | |
GB2029101A (en) | Charge coupled device | |
JP2557846B2 (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A1B | A search report has been drawn up | ||
BV | The patent application has lapsed |