JPS6155971A - シヨツトキ−ゲ−ト電界効果トランジスタ - Google Patents

シヨツトキ−ゲ−ト電界効果トランジスタ

Info

Publication number
JPS6155971A
JPS6155971A JP59178013A JP17801384A JPS6155971A JP S6155971 A JPS6155971 A JP S6155971A JP 59178013 A JP59178013 A JP 59178013A JP 17801384 A JP17801384 A JP 17801384A JP S6155971 A JPS6155971 A JP S6155971A
Authority
JP
Japan
Prior art keywords
active layer
schottky gate
electrode
gate electrode
schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59178013A
Other languages
English (en)
Inventor
Tomihiro Suzuki
富博 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP59178013A priority Critical patent/JPS6155971A/ja
Priority to US06/768,486 priority patent/US4709251A/en
Priority to CA000489149A priority patent/CA1221474A/en
Priority to EP85110697A priority patent/EP0176754A1/en
Priority to AU46676/85A priority patent/AU573375B2/en
Publication of JPS6155971A publication Critical patent/JPS6155971A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8124—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with multiple gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １１ユｐ男月差！ 本発明は、超高速・超高周波動作に適するショットキー
ゲート電界効果トランジスタに関するものである。
旦迷茎韮貨 ショットキーゲート電界効果トランジスタ（以下ＭＥＳ
ＦＥＴと略記する）は、特に超高周波における優れた増
幅あるいは発振用素子として賞月されている。また、超
高速動作の集積回路の基本構成素子としても優れたもの
であることは周知である。
従来量も普通に用いられているＭＥＳＦＥＴは、第４図
に示したような構造を有している。第４図において、高
比抵抗または半絶縁性半導体結晶基板１上に、導電性半
導体結晶層からなり通常活性層または動作層と称される
層２が形成されている。
その動作層２の上には、オーミックコンタクトしている
ドレイン電極３とソース電極４とがそれぞれ形成され、
それらドレイン電極３とソース電極４との間の動作層２
上には、ショットキー接合したショットキーゲート電極
５が形成されている。
第４図のような従来の構造のＭＥＳＦＥＴにおいては、
ドレイン３とゲート５の間のゲート・ドレイン間容量Ｃ
ｇｄが、ソース４とゲート５の間のゲート・ソース間容
量Ｃｇｓと同程度の大きさあり、その値が無視できない
問題がある。
このゲート・ドレイン間容量Ｃｇｄは、ＭＥＳＦＥＴが
実際の増幅回路や論理回路の中で用いられるとき、帰還
容量として機能し、よく知られたミラー効果により入力
回路側から見ると、人力キャパシタンスが実効的に増幅
利辱倍された値となり、回路の高速・高周波動作を阻害
する。このためＣｇｄは極力小さくすることが望まれる
。
第５図及び第６図は、ゲート・ドレイン間容量Ｃｇｄが
回路特性を決定する主要因となっているＭＥＳＦＥＴ回
路例を示している。
第５図は、ゲートＧが人力となり、ソースＳが抵抗Ｒを
介して接地されると共に出力となり、ドレインＤに正の
電圧が印加されるソースホロワ増幅回路である。第６図
は、ＭＥＳＦＥＴ６のソースＳに、ダイオードＤ、およ
びＤ２を介してＭＥＳＦＥＴ７により構成される定電流
源が接続されたレベルシフト回路である。
第５図の回路も第６図の回路も個別回路として用いられ
るだけでなく集積回路の基本構成回路としても極めて広
く用いられている。
しかし、第５図及び第６図に示した回路の増幅回路とし
ての高周波における利得、帯域、入力インピーダンスあ
るいは論理回路としての動作速度等は、ＭＥＳＦＥＴの
電流利得とゲート・ドレイン間容量Ｃｇｄにより決定さ
れる。従って、これらの回路の特性向上には、ＭＥＳＦ
ＥＴのゲート・ドレイン間容量Ｃｇｄを低減させること
の効果は非常に大きい。
ＭＥＳＦＥＴのゲート・ドレイン間容量Ｃｇｄを小さく
する方策の一つとして、利得制御増幅器やミキサーを目
的に使用されているデュアルゲートタイプＭＥＳＦＥＴ
について外付回路に工夫を行ナイ、ケート・ドレイン間
容量Ｃｇｄの小さい単一ゲートＭＥＳＦＥＴとして用い
ることが考えられる。
第７図は、普通に用いられているデュアルゲートタイプ
ＭＥＳＦＥＴの構造図を示している。デュアルゲートタ
イプＭＥＳＦＥＴは、ドレイン電極３とソース電極４の
間に２本のショットキーゲート電極８及び９を有する。
このようなデュアルゲートタイプＭＥＳＦＥＴを上記し
た目的のために使用するには、ドレイン側のショットキ
ーゲート電極８とソース電極４とを外付回路により短絡
させ、ソース側のショットキーゲート電極９にのみ信号
を入力する。
このようにデュアルゲートタイプＭＥＳＦＥＴに外付回
路を接続して単一ゲー）ＭＥＳＦＥＴとして使用するこ
とにより、後述する原理によりショットキーゲート電極
９とドレイン電極３との間の容量Ｃｇｄが通常の数分の
１以下となる。
しかしながら、実際には、このような回路では、外付回
路に存在する寄生インダクタンスや浮遊容量が無視でき
ない新たな問題になる。また更に、通常のデュアルゲー
トタイプＭＥＳＦＥＴは、構造上単一ゲートタイプＭＥ
ＳＦＥＴに比べて電流利得が小さい。このために、良好
な高速・高周波特性をこの回路方式により達成すること
はきわめて困難である。
発日が解゛　しようとする問題点 以上述べたように、従来の単一ゲー）ＭＥＳＦＥＴは、
ゲート・ドレイン間容量Ｃｇｄのために、回路の高速・
高周波動作化に壁があった。
また、デュアルゲートタイプＭＥＳＦＥＴを外付回路に
より単一ゲー）ＭＥＳＦＥＴとして使用する場合も、外
付回路による寄生インダクタンスや浮遊容量が新たな問
題となるだけでなく、電流利得が低く、良好な高速・高
周波特性を持つ回路を実現することが極めて困難であっ
た。
問題点を解決するための手段 そこで、本発明は、上記した従来技術の問題を解決して
、ゲート・ドレイン間容量Ｃｇｄが非常に小さく且つ十
分な電流利得を有するＭＥＳＦＥＴを提供せんとするも
のである。
発明の構成 すなわち、本発明によるならば、半絶縁性半導体の基板
と、該基板の表面に形成された動作層と、該動作層上に
形成されたソース電極及びドレイン電極と、ソース電極
とドレイン電極の間でソース電極に近接して動作層上に
設けられた第１のショットキーゲート電極と、ソース電
極とドレイン電極の間でドレイン電極に近接して動作層
上に設けられた第２のショットキーゲート電極とを具備
しており、第２のショットキーゲート電極直下の動作層
のシート抵抗が、第１のショットキーゲート電極直下の
動作層のシート抵抗よりも小さく、更に、第２のショッ
トキーゲート電極とソース電極が基板上で電気的に接続
されていることを特徴とするショットキーゲート電界効
果トランジスタが提供される。
］月 以上のようなショットキーゲート電界効果トランジスタ
においては、デュアルゲートタイブＭＥＳＦＥＴの第２
のショットキーゲート電極とソース電極が基板上で電気
的に接続されているので、外付回路による寄生インダク
タンスや浮遊容量の問題なく、ゲート・ドレイン間容量
Ｃｇｄを小さくすることができる。
更に、第２のショットキーゲート電極直下の動作層のシ
ート抵抗が、第１のショットキーゲート電極直下の動作
層のシート抵抗よりも小さいので、単一ゲー）ＭＥＳＦ
ＥＴと同等の電流利得を実現することができる。
ｌ１男 以下添付図面を参照して本発明によるショットキーゲー
ト電界効果トランジスタの実施例を説明する。
第１図は、本発明によるＭＥＳＦＥＴの第１実施例の構
造を示す概略図である。
図示のＭＥＳＦＥＴは、例えばＧａＡｓ基板のような高
比抵抗または半絶縁性の半導体結晶の基板１０を有し、
その基板１０の上には、例えばｎ型Ｑａ　Ａｓ層のよう
な活性層または動作層と称される導電性半導体結晶層１
２が形成されている。そして、その動作層１２上には、
それぞれオーミック特性を有するドレイン電極１４およ
びソース電極１６が形成されており、それらドレイン電
極１４とソース電極１６との間には、動作層１２に対し
てショットキー接合している第１及び第２のショットキ
ーゲート電極１８及び２０が互いに離隔されて形成され
ている。
更に、ドレイン側の第２のショットキーゲート電極２０
が、基板１０上に形成されたリード２２によってソース
電極４と電気的に接続されている。これが、本発明の第
１の特徴である。
また、第２のショットキーゲート電極２０直下の動作層
１２の領域２４のトータルキャリアが、不純物拡散法や
イオン注入法などの通常の半導体装置の製造法を用いて
、選択的に多くされている。その結果、第２のショット
キーゲート電極２０直下の動作層１２の領域２４のシー
ト抵抗が、第１のショットキーゲート電極１８直下の動
作層のシート抵抗に比べて小さくなされている。これが
本発明の第二の特徴である。
第２図は、上記したＭＥＳＦＥＴの等価回路を示す図で
ある。第２図にお６いて、参照符号りは、ドレイン電極
１４に対応し、Ｓはソース電極１６に対応し、Ｇはソー
ス側の第１のショットキーゲート電極１８に対応する。
以上のようなＭＥＳＦＥＴでは、第一に、信号入力を行
うソース側の第１のショットキーゲート電極１８（以後
信号ゲー）Ｇと呼ぶ）が、ソース電極１６と同電位に固
定されたドレイン側の第２のショットキーゲート電極２
０により静電シールドされていること、第二に、第２図
の等価回路より明らかなように、２つのＭＥＳＦＥＴが
カスコード接続されていることにより、帰還容量が大幅
に減少し、信号ゲートＧとドレイン電極１４との間のゲ
ート・ドレイン間容量Ｃｇｄは、従来の構造の単一ゲ−
）ＭＥＳＦＥＴに比べて数分の１以下にすることができ
る。
また、上記したＭＥＳＦＥＴでは、ドレイン側の第２の
ショットキーゲート電極２０がソース電極１６と基板１
０上で接続されているため、この配線による寄生インダ
クタンスと寄生容量は全く無視できる。
なお、ゲート・ドレイン間容１１Ｃｇｄの低減のために
必要になるドレイン側の第２のショットキーゲート電極
２０のゲート長は、ソース側の第１のショットキーゲー
ト電極１８と同程度以下で十分である。
更に、上記したＭＥＳＦＥＴでは、第２のショットキー
ゲート電極２０直下の動作層領域すなわち低抵抗領域２
４のシート抵抗を十分に小さくすることにより、第１と
第２のショットキーゲート電極１８及び２０との間の動
作層部分で構成されるソース領域と、第２のショットキ
ーゲート電極２０と、ドレイン電極１４とによって構成
されるＭＥＳＦＥＴの電流損失が少なくなり、その結果
、図示のデュアルゲートタイプＭＥＳＦＥＴは、単一ゲ
ートクイブのＭＥＳＦＥＴと同等の電流利得を得ること
ができる。
上記の特徴により、上記のＭＥＳＦＥＴは、超高速・超
高周波動作においても良好な特性を安定に実現すること
ができる。
第３図は、本発明によるＭＥＳＦＥＴの第２の実施例の
構造を示す図である。なあ、第１実施例と同様な部分に
ついては、同一の参照番号を付して説明を省略する。
この第２の実施例によるＭＥＳＦＥＴは、第１のショッ
トキーゲート電極１８直下の動作層部分２６が、リセス
エッチングプロセスにより、第２のショットキーゲート
電極２０直下の動作層の厚さより一薄＜されている。こ
の第１のショットキーゲート電極１８直下の動作層部分
２６の膜厚は、所定のピンチオフ電圧を与える厚さまで
削られている。
この構造により、ショットキーゲート電極２０直下の動
作層のシート抵抗がショットキーゲート電極１８直下の
動作層のシート抵抗に比べて小さいという上記した本発
明のＭＥＳＦＥＴの第二の特徴が実現される。
この第２実施例の場合も、第１実施例と同様な等価回路
を描くことができ、また、第１実施例と同様にゲート・
ドレイン間容量ｃｇｄは、従来の構造の単一ゲー）ＭＥ
ＳＦＥＴに比べて数分の１以下にすることができる。ま
た、寄生インダクタンスと寄生容量は全く無視できるリ
ード２２によりドレイン側の第２のショットキーゲート
電極２０がソース電極１６と基板ＩＯ上で接続されてい
るため、外付回路による寄生インダクタンスと寄生容量
の問題は全くない。
更に、第２のショットキーゲート電極２０直下の動作層
のシート抵抗を十分に小さくすることにより、単一ゲー
トタイプのＭＥＳＦＥＴと同等の電流利得を得ることが
できる。
以上述べた本発明のＭＥＳＦＥＴは、通常のＭＥＳＦＥ
Ｔの製造法を適用することにより容易にかつ歩留り良く
製造できる。
更に、本発明のＭＥＳＦＥＴを実装するにあたり、チッ
プのパフケージング、回路への組み込み法などは通常の
Ｍ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔと全く同様に扱うことができる
。
発明の効果 以上の説明から明らかなように、本発明のショットキー
ゲート電界効果トランジスタは、電流利得を全く損うこ
となく、ゲート・ドレイン間容量Ｃｇｄを従来技術の数
分の１以下にすることができる。このため、良好な超高
周波動作・超高速動作が安定に実現できる。
更に、本発明のＭＥＳＦＥＴは、増幅回路、論理回路、
ソースホロワ回路などゲート・ドレイン間容量Ｃｇｄが
特に重要な問題となる回路に対して最適であり、良好な
超高周波特性・超高速論理動作を持つ回路を実現できる
。
また、本発明によるＭＥＳＦＥＴは、増幅回路、論理回
路、ソースホロワ回路、レベルシフト回路などの広く用
いられている回路に最適なものであり、本発明のＭＥＳ
ＦＥＴはトランジスタ単体として回路に組み込まれるば
かりでなく、集積回路の基本構成素子としてもきわめて
利用価値の高いものである。
更に、本発明のショットキーゲート電界効果トランジス
タは、チップのパッケージングや回路の実装等について
は従来技術がそのまま適用でき、また通常の半導体装置
の製造法により容易に歩留り良く製造できるので、この
工業的価値は極めて大きい。
【図面の簡単な説明】
第１図は、本発明によるショットキーゲート電界効果ト
ランジスタの第１実施例の構造図であり、第２図は、第
１図に示したショットキーゲート電界効果トランジスタ
の等価回路図であり、第３図は、本発明によるショット
キーゲート電界効果トランジスタの第２実施例の構造図
であり、第４図は、従来の通常のショットキーゲート電
界効果トランジスタの構造図であり、 第５図および第６図は、ショットキーゲート電界効果ト
ランジスタを用いた回路の例を示す回路図であり、 第７図は、従来のデュアルゲートタイプのショットキー
ゲート電界効果トランジスタの構造図である。 〔主な参照番号〕 １・・基板、　　　　　２・・動作層、３・・ドレイン
電極、４・・ソース電極、５・・ショットキーゲート電
極、 ８・・第１のショットキーゲート電極、９・・第２のシ
ョットキーゲート電極、１０・・基板、　　　　１２・
・動作層、１４・・ドレイン電極、１６・・ソース電極
、１８・・第１のショットキーゲート電極、２０・・第
２のショットキーゲート電極、２２・・リード、　　　
２４・・低抵抗領域、２６・・薄い領域

Claims (3)

    【特許請求の範囲】
  1. （１）半絶縁性半導体の基板と、該基板の表面に形成さ
    れた動作層と、該動作層上に形成されたソース電極及び
    ドレイン電極と、ソース電極とドレイン電極の間でソー
    ス電極に近接して動作層上に設けられた第１のショット
    キーゲート電極と、ソース電極とドレイン電極の間でド
    レイン電極に近接して動作層上に設けられた第２のショ
    ットキーゲート電極とを具備しており、第２のショット
    キーゲート電極直下の動作層のシート抵抗が、第１のシ
    ョットキーゲート電極直下の動作層のシート抵抗よりも
    小さく、更に、第２のショットキーゲート電極とソース
    電極が基板上で電気的に接続されていることを特徴とす
    るショットキーゲート電界効果トランジスタ。
  2. （２）第２のショットキーゲート電極直下の動作層は、
    第１のショットキーゲート電極直下の動作層より不純物
    を強くドープされて、第１のショットキーゲート電極直
    下の動作層のシート抵抗よりも小さいシート抵抗を有す
    ることを特徴とする特許請求の範囲第（１）項記載のシ
    ョットキーゲート電界効果トランジスタ。
  3. （３）第１のショットキーゲート電極直下の動作層は、
    第２のショットキーゲート電極直下の動作層より薄くさ
    れて、第２のショットキーゲート電極直下の動作層のシ
    ート抵抗が、第１のショットキーゲート電極直下の動作
    層のシート抵抗よりも小さくなされていることを特徴と
    する特許請求の範囲第（１）項記載のショットキーゲー
    ト電界効果トランジスタ。
JP59178013A 1984-08-27 1984-08-27 シヨツトキ−ゲ−ト電界効果トランジスタ Pending JPS6155971A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP59178013A JPS6155971A (ja) 1984-08-27 1984-08-27 シヨツトキ−ゲ−ト電界効果トランジスタ
US06/768,486 US4709251A (en) 1984-08-27 1985-08-21 Double Schottky-gate field effect transistor
CA000489149A CA1221474A (en) 1984-08-27 1985-08-21 Schottky-gate field effect transistor
EP85110697A EP0176754A1 (en) 1984-08-27 1985-08-26 Schottky-gate field effect transistor
AU46676/85A AU573375B2 (en) 1984-08-27 1985-08-27 Schottky - gate field effect transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59178013A JPS6155971A (ja) 1984-08-27 1984-08-27 シヨツトキ−ゲ−ト電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JPS6155971A true JPS6155971A (ja) 1986-03-20

Family

ID=16041033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59178013A Pending JPS6155971A (ja) 1984-08-27 1984-08-27 シヨツトキ−ゲ−ト電界効果トランジスタ

Country Status (5)

Country Link
US (1) US4709251A (ja)
EP (1) EP0176754A1 (ja)
JP (1) JPS6155971A (ja)
AU (1) AU573375B2 (ja)
CA (1) CA1221474A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2603146B1 (fr) * 1986-08-19 1988-11-10 Thomson Csf Source de courant de type charge active et son procede de realisation
GB2202373B (en) * 1987-03-19 1990-03-28 Stc Plc Field effect transistor structure
JPH0770733B2 (ja) * 1988-02-22 1995-07-31 株式会社東芝 半導体装置とその使用方法
US4870478A (en) * 1988-04-21 1989-09-26 Motorola, Inc. Dual-gate gallium arsenide power metal semiconductor field effect transistor
US5252843A (en) * 1989-09-01 1993-10-12 Fujitsu Limited Semiconductor device having overlapping conductor layers
US5220194A (en) * 1989-11-27 1993-06-15 Motorola, Inc. Tunable capacitor with RF-DC isolation
EP0601823B1 (en) * 1992-12-09 2000-10-11 Compaq Computer Corporation Method of forming a field effect transistor with integrated schottky diode clamp
JPH08222977A (ja) * 1995-02-14 1996-08-30 Matsushita Electric Ind Co Ltd 半導体回路
JP2757848B2 (ja) * 1996-01-23 1998-05-25 日本電気株式会社 電界効果型半導体装置
JPH10284563A (ja) * 1997-04-09 1998-10-23 Nec Corp 半導体装置および半導体表面・界面の評価方法
JP2001284576A (ja) * 2000-03-30 2001-10-12 Toshiba Corp 高電子移動度トランジスタ及びその製造方法
US20060169969A1 (en) * 2005-02-02 2006-08-03 Nanodynamics 88 Bandgap cascade cold cathode
JP2007150282A (ja) * 2005-11-02 2007-06-14 Sharp Corp 電界効果トランジスタ
JP5036233B2 (ja) * 2006-07-06 2012-09-26 シャープ株式会社 半導体スイッチング素子および半導体回路装置
JP2008124374A (ja) * 2006-11-15 2008-05-29 Sharp Corp 絶縁ゲート電界効果トランジスタ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2967985A (en) * 1957-04-11 1961-01-10 Shockley Transistor structure
US3872491A (en) * 1973-03-08 1975-03-18 Sprague Electric Co Asymmetrical dual-gate FET
US4160259A (en) * 1976-12-27 1979-07-03 Zaidan Hojin Handotai Kenkyu Shinkokai Semiconductor device
US4163984A (en) * 1978-01-27 1979-08-07 Raytheon Company Field effect transistor
JPS54148384A (en) * 1978-05-12 1979-11-20 Nec Corp Power-use high dielectric strength field effect transistor
JPS54148385A (en) * 1978-05-12 1979-11-20 Nec Corp High-speed switching field effect transistor
US4389660A (en) * 1980-07-31 1983-06-21 Rockwell International Corporation High power solid state switch
JPS57207379A (en) * 1981-06-16 1982-12-20 Nec Corp Field-effect transistor
JPS5895870A (ja) * 1981-11-30 1983-06-07 Mitsubishi Electric Corp シヨツトキバリア形電界効果トランジスタ
NL8302731A (nl) * 1983-08-02 1985-03-01 Philips Nv Halfgeleiderinrichting.
US4537654A (en) * 1983-12-09 1985-08-27 Trw Inc. Two-gate non-coplanar FET with self-aligned source

Also Published As

Publication number Publication date
CA1221474A (en) 1987-05-05
AU573375B2 (en) 1988-06-02
EP0176754A1 (en) 1986-04-09
AU4667685A (en) 1986-03-06
US4709251A (en) 1987-11-24

Similar Documents

Publication Publication Date Title
US4038563A (en) Symmetrical input nor/nand gate circuit
JPS6155971A (ja) シヨツトキ−ゲ−ト電界効果トランジスタ
JPH06349859A (ja) 電界効果トランジスタ
US4551904A (en) Opposed gate-source transistor
Cheskis et al. Co-integration of GaAlAs/GaAs HBTs and GaAs FETs with a simple, manufacturable process
US4951099A (en) Opposed gate-source transistor
US5670804A (en) PN-junction gate FET
US4104673A (en) Field effect pentode transistor
JPS58201375A (ja) 電界効果トランジスタ
US20040026742A1 (en) Semiconductor device
US5321284A (en) High frequency FET structure
JPS60137071A (ja) シヨツトキゲ−ト電界効果トランジスタ
US4977434A (en) Field-effect semiconductor device comprising an ancillary electrode
JPS6228586B2 (ja)
JPH0212016B2 (ja)
JP3093230B2 (ja) 半導体集積回路
JPH0715018A (ja) 電界効果トランジスタ
JPS62242419A (ja) 化合物半導体集積回路
JP2507030B2 (ja) 電界効果トランジスタ
JPS6222461B2 (ja)
JPH0582804A (ja) 化合物半導体装置
JP3438347B2 (ja) 半導体装置
JP2867420B2 (ja) 化合物半導体装置
JPS61161771A (ja) シヨツトキ−ゲ−ト電界効果トランジスタ
JPH07114286B2 (ja) 半導体装置