JPH10284563A - 半導体装置および半導体表面・界面の評価方法 - Google Patents

半導体装置および半導体表面・界面の評価方法

Info

Publication number
JPH10284563A
JPH10284563A JP9090825A JP9082597A JPH10284563A JP H10284563 A JPH10284563 A JP H10284563A JP 9090825 A JP9090825 A JP 9090825A JP 9082597 A JP9082597 A JP 9082597A JP H10284563 A JPH10284563 A JP H10284563A
Authority
JP
Japan
Prior art keywords
electrode
conductive layer
type
conductive
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9090825A
Other languages
English (en)
Inventor
裕之 ▲高▼橋
Hiroyuki Takahashi
Yasuo Ono
泰夫 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9090825A priority Critical patent/JPH10284563A/ja
Priority to US09/057,180 priority patent/US6075263A/en
Publication of JPH10284563A publication Critical patent/JPH10284563A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【課題】 半導体表面や界面に存在する準位の存在およ
びそのタイプを確実に検出する。 【解決手段】 半導体基板上に形成されたｎ型の導電層
１０２の表面上の両端にｎ型のソース電極１０３とドレ
イン電極１０４が形成され、それらの電極設けられてい
ない側の端面の一方にｐ型のオーミック電極もしくはｎ
型のショットキー電極からなるゲート電極１０５が形成
されている半導体装置を用い、ゲート電極１０５に印加
する電圧を変化させ、その電圧の変化に対するソース電
極１０３とドレイン電極１０４間を流れる電流値の変化
を測定し、その電流値の変化量により半導体表面や界面
に存在する準位のタイプを判定する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体の界面及び
表面の評価を行うための半導体装置および、その半導体
装置を用いた評価方法に関する。
【０００２】
【従来の技術】電界効果トランジスタ（以後ＦＥＴと略
する。）に代表される半導体装置において、半導体表面
や界面に存在する準位（以後、表面・界面準位と呼
ぶ。）や表面に付着しているイオンの存在は、半導体装
置に印加された交流電圧の周波数により電流が変化する
現象である周波数分散に代表される様な準位の応答によ
る問題を引き起こしたり、半導体装置の耐圧等の基本的
特性を決定する上での重要な要素となっている。しか
し、実際の表面・界面準位は、半導体装置の形成方法や
界面に接している物質により変化するため、準位のエネ
ルギー、濃度等を半導体装置の形成時に厳密に制御する
ことは困難である。
【０００３】また、半導体装置の形成中や形成後に表面
に付着するイオンは界面電荷としてＦＥＴの動作に影響
を及ぼし、完全に除去することは困難であった。そのた
め、完成した半導体装置を評価し、表面・界面準位や表
面に付着したイオンの情報を得ることが必要となる。
【０００４】従来、この表面・界面準位を測定、評価す
る方法として、ＦＥＴを用いる周波数分散の測定やＤＬ
ＴＳ（Ｄｅｅｐ Ｌｅｖｅｌ Ｔｒａｎｓｉｅｎｔ Ｓ
ｐｅｃｔｒｏｓｃｏｐｙ：深い準位過渡分光法）／ＩＣ
ＴＳ（ＩｓｏｔｈｅｒｍａｌＣａｐａｃｉｔａｎｃｅ
Ｔｒａｎｓｉｅｎｔ Ｓｐｅｃｔｒｏｓｃｏｐｙ：等温
過渡分光法）の測定方法が存在した。一方、イオンは、
電気的に測定することは困難であった。
【０００５】周波数分散の測定の場合、ＦＥＴのドレイ
ン電極やゲート電極に、直流電圧に交流電圧を重畳させ
て印加する。この時のコンダクタンスや電流・電圧間の
位相差を求め、周波数による変化を調べることにより準
位の存在を判断する。一方、ＤＬＴＳ／ＩＣＴＳの測定
方法の場合は、ＦＥＴのドレイン電圧やゲート電圧をパ
ルス的に変化させた場合の電流の過渡応答を観測して準
位の存在を観測する。
【０００６】これら従来の測定方法は、交流信号やパル
スの入力による表面・界面準位の帯電状態の変化が、ポ
テンシャル分布の変化を引き起こし、電流を変調するこ
とを利用しており、温度を変化させて測定を行うことに
より準位のエネルギーと捕獲断面積も算出することがで
きた。
【０００７】しかし、表面・界面準位の存在の確認を時
定数の検出に依存しているため、測定を行った時間スケ
ールもしくは周波数範囲内にその時定数が入っていれ
ば、準位の存在は確認できるが、浅い準位の場合や、準
位のエネルギーと捕獲断面積から算出される時定数と異
なった時定数の応答が生じる場合には、表面・界面準位
の存在を検出することができないか、誤検出をしてしま
う。
【０００８】また、測定にＦＥＴを使用することが多い
関係上、ドレイン電極やゲート電極への印加電圧を変化
させると、意図した場所以外の表面・界面準位や基板内
に存在する準位の帯電状態の変化を引き起こす。この結
果、測定結果にこれらの準位の応答まで含まれ、目的と
する表面・界面準位のみを分離することは困難なため、
観測される表面・界面準位の場所の特定が困難である。
【０００９】また、再結合の大きさに関連するパラメー
タの１つである準位の濃度を、２つの結果の比較から大
小を付けることは可能であったが、値として算出するこ
とは困難なため、測定結果は、電流変動やコンダクタン
スの変化という形でしか観測されず、表面・界面準位を
介した再結合の大きさの判断ができない。
【００１０】
【発明が解決しようとする課題】上述した従来の半導体
装置では、下記のような問題点があった。 （１）浅い準位の場合や、準位のエネルギーと捕獲断面
積から算出される時定数と異なった時定数の応答が生じ
る場合には、表面・界面準位の存在およびそのタイプを
検出することができない。 （２）測定にＦＥＴを使用する場合、観測される表面・
界面準位の場所を特定することが困難である。 （３）表面・界面準位を介した再結合の大きさを測定す
ることができない。 （４）半導体表面に付着しているイオンの電荷を測定す
ることができない。
【００１１】本発明の目的は、半導体表面や界面に存在
する準位の存在およびそのタイプを確実に検出すること
ができる半導体装置および半導体表面・界面の評価方法
を提供することである。
【００１２】また、本発明の他の目的は、半導体表面に
付着しているイオンの電荷を測定することができる半導
体装置および半導体表面・界面の評価方法を提供するこ
とである。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置は、半導体基板上に形成された
第１導電型の導電層の表面上の両端に第１導電型のオー
ミック電極からなるソース電極とドレイン電極がそれぞ
れ対向して形成され、該ソース電極または該ドレイン電
極が設けられていない側の前記導電層の端面のすくなく
とも一方に第２導電型のオーミック電極もしくは第１導
電型のショットキー電極からなるゲート電極が形成され
ている。
【００１４】本発明は、ゲート電極をソース電極とドレ
イン電極との間の導電層全面を横切る形で形成しない
で、導電層の端面に形成するようにしたものである。そ
のため、ゲート電極に印加する電圧の変化に対するソー
ス電極とドレイン電極の間を流れる電流の変化量を測定
することにより半導体表面・界面の準位のタイプを判定
することができるとともにゲート電極からもう１つの端
面までの距離の変化に対するソース電極とドレイン電極
の間を流れる電流の変化量を測定することにより準位の
再結合の大きさを測定することができる。
【００１５】また、本発明の半導体装置は、半導体基板
上に形成された第２導電型の第１の導電層に隣接して第
１導電型の第２の導電層と第１導電型の第３の導電層が
それぞれ形成され、前記第２または第３の導電層と隣接
していない側の前記第１の導電層の表面上の端面のすく
なくとも一方に第２導電型のオーミック電極または第１
導電型のショットキー電極からなるゲート電極が絶縁膜
を介して形成され、前記第２の導電層の上には第１導電
型のオーミック電極からなるソース電極が形成され、前
記第３の導電層の上には第１導電型のオーミック電極か
らなるドレイン電極が形成されている。
【００１６】本発明は、半導体基板上に絶縁膜を介して
ゲート電極が形成されたＭＯＳＦＥＴ等の、半導体表面
・界面の準位のタイプの判定および再結合の大きさの測
定を行うものである。
【００１７】また、本発明の他の実施態様によれば、前
記ゲート電極が前記半導体の表面から被測定対象の準位
が存在する界面の深さまで形成されている。
【００１８】本発明は、ゲート電極を延ばし、基板／エ
ピタキシャル層の界面のような被測定界面まで届くよう
にしたものである。したがって、被測定界面に存在する
準位を測定することができる。
【００１９】また、本発明の半導体装置によれば、半導
体基板上に形成された第１導電型の導電層の表面上の両
端に第１導電型のオーミック電極からなるソース電極と
ドレイン電極がそれぞれ対向して形成され、該ソース電
極または該ドレイン電極が設けられていない側の前記導
電層の端面の一方に第２導電型のオーミック電極もしく
は第１導電型のショットキー電極からなる第１のゲート
電極が形成され、他方に第１導電型のオーミック電極も
しくは第２導電型のショットキー電極からなる第２のゲ
ート電極が前記第１のゲート電極と対向して形成されて
いる。
【００２０】本発明は、導電層のソース電極またはドレ
イン電極が設けられていない側の端面に導電型の異なる
第１と第２のゲート電極を形成したものである。
【００２１】したがって、第１のゲート電極および前記
第２のゲート電極にそれぞれに電位の異なる電圧を印加
し、前記ドレイン電極にある一定の電圧を印加し、前記
ドレイン電極と前記ソース電極間を流れる電流値を測定
することにより半導体表面に付着したイオンの電荷を判
定することができる。
【００２２】また、本発明の半導体装置は、半導体基板
上に形成された第２導電型の第１の導電層に隣接して第
１導電型の第２の導電層と第１導電型の第３の導電層が
それぞれ形成され、前記第２または第３の導電層と隣接
していない側の前記第１の導電層の表面上の端面の一方
に第２導電型のオーミック電極または第１導電型のショ
ットキー電極からなる第１のゲート電極が絶縁膜を介し
て形成され、他方には第１導電型のオーミック電極また
は第２導電型のショットキー電極からなる第２のゲート
電極が前記第のゲート電極と対向して形成され、前記第
２の導電層の上には第１導電型のオーミック電極からな
るソース電極が形成され、前記第３の導電層の上には第
１導電型のオーミック電極からなるドレイン電極が形成
されている。
【００２３】本発明は、半導体基板上に絶縁膜を介して
ゲート電極が形成されたＭＯＳＦＥＴ等の半導体表面に
付着したイオンの電荷を判定するものである。
【００２４】本発明の半導体表面・界面の評価方法によ
れば、半導体基板上に形成された第１導電型の導電層の
表面上の両端に第１導電型のオーミック電極からなるソ
ース電極とドレイン電極がそれぞれ対向して形成され、
該ソース電極または該ドレイン電極が設けられていない
側の前記導電層の端面のすくなくとも一方に第２導電型
のオーミック電極もしくは第１導電型のショットキー電
極からなるゲート電極が形成されている半導体装置を用
い、前記ゲート電極に印加する電圧を変化させ、該電圧
の変化に対する前記ソース電極と前記ドレイン電極間を
流れる電流値の変化を測定し、該電流値の変化量により
前記ソース電極と前記ドレイン電極間の表面や界面に存
在する準位のタイプを判定する。
【００２５】本発明は、導電層上に対向して形成された
ソース電極とドレイン電極の間にゲート電極を形成しな
いで、ソース電極とドレイン電極が設けられていない側
の端面にゲート電極を形成し、空乏化していない表面・
界面準位のポテンシャルの値は低バイアス側に引きずら
れるか高いバイアスに引きずられるか、それとも両電極
との距離により変化するかのいずれかになることを利用
し、ゲート電極に印加する電圧を変化させ、その電圧の
変化に対するソース電極とドレイン電極間を流れる電流
値の変化を測定することによりソース電極とドレイン電
極間の表面や界面に存在する準位のタイプを判定するよ
うにしたものである。
【００２６】したがって、従来の周波数分散やＤＬＴＳ
／ＩＣＴＳの測定方法ではできなかった準位の存在およ
びそのタイプを確実に測定することができる。
【００２７】また、本発明の半導体表面・界面の評価方
法によれば、半導体基板上に形成された第１導電型の導
電層の表面上の両端に第１導電型のオーミック電極から
なるソース電極とドレイン電極がそれぞれ対向して形成
され、該ソース電極または該ドレイン電極が設けられて
いない側の前記導電層の端面のすくなくとも一方に第２
導電型のオーミック電極もしくは第１導電型のショット
キー電極からなるゲート電極が形成されている半導体装
置を用い、前記ゲート電極と対向する導電層の側面また
は前記ゲート電極と対向する前記ゲート電極との距離を
変化させ、該距離の変化に対する前記ソース電極と前記
ドレイン電極間を流れる電流値の変化を測定し、該電流
値の変化量が大きくなった前記距離の大きさにより、半
導体表面または界面に存在する準位による再結合の大き
さを測定する。
【００２８】本発明は、導電層のソース電極またはドレ
イン電極が設けられていない端面の一方に形成されたゲ
ート電極と対向する端面までの距離の異なる複数の半導
体装置を用い、ホールトラップ型基板もしくは電子トラ
ップ型基板の表面・界面準位がゲート電圧と等しい電位
になる場合に、再結合が生じると電位の変化が生じるこ
とを利用して、ゲート電極と対向する端面までの距離の
変化に対するソース電極とドレイン電極間を流れる電流
値の変化を測定し、その電流値の変化量が大きくなった
距離の大きさにより、半導体表面または界面に存在する
準位による再結合の大きさを測定するようにしたもので
ある。
【００２９】したがって、従来の周波数分散やＤＬＴＳ
／ＩＣＴＳの測定方法ではできなかった再結合の大きさ
を値として算出することができる。
【００３０】また、本発明の半導体表面・界面の評価方
法によれば、半導体基板上に形成された第１導電型の導
電層の表面上の両端に第１導電型のオーミック電極から
なるソース電極とドレイン電極がそれぞれ対向して形成
され、該ソース電極または該ドレイン電極が設けられて
いない側の前記導電層の端面の一方に第２導電型のオー
ミック電極もしくは第１導電型のショットキー電極から
なる第１のゲート電極が形成され、他方に第１導電型の
オーミック電極もしくは第２導電型のショットキー電極
からなる第２のゲート電極が前記第１のゲート電極と対
向して形成されている半導体装置を用い、前記第１のゲ
ート電極および前記第２のゲート電極にそれぞれに電位
の異なる電圧を印加し、前記ドレイン電極にある一定の
電圧を印加し、前記ドレイン電極と前記ソース電極間を
流れる電流値を測定し、該電流値により前記半導体表面
に付着したイオンの電荷を判定する。
【００３１】本発明は、導電層のソース電極またはドレ
イン電極が設けられていない端面のそれぞれにに導電系
の異なる第１と第２のゲート電極を対向するして形成
し、第１のゲート電極および第２のゲート電極にそれぞ
れに電位の異なる電圧を印加し、ドレイン電極にある一
定の電圧を印加し、ドレイン電極とソース電極間を流れ
る電流値を測定することにより半導体表面に付着したイ
オンの電荷を判定するようにしたものである。
【００３２】したがって、従来の測定方法ではできなか
った半導体表面に付着したイオンの電荷を判定すること
ができる。
【００３３】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して詳細に説明する。
【００３４】（第１の実施形態）図１は本発明の第１の
実施形態の半導体装置の平面図、図２は図１の半導体装
置の断面摸式図である。
【００３５】本実施形態の半導体装置は、半導体基板上
に形成されたｎ型の導電層１０２の両端にそれぞれｎ型
オーミック電極からなる、ソース電極１０３とドレイン
電極１０４が形成され、ソース電極１０３またはドレイ
ン電極１０４が設けられていない側の端面の１つにｐ型
のオーミック電極またはｎ型のショットキー電極からな
るゲート電極１０５が形成されている。また、ソース電
極１０３、ドレイン電極１０４、ゲート電極１０５には
それぞれ配線電極１０７、１０８、１０６が設けられて
いる。
【００３６】また図１において、図２中の絶縁膜４０６
は説明をし易くするため省略している。
【００３７】本実施形態は、ＨＥＭＴ（Ｈｉｇｈ Ｅｌ
ｅｃｔｒｏｎ ＭｏｂｉｌｉｔｙＴｒａｎｓｉｓｔｏ
ｒ：高電子移動度トランジスタ）やＭＥＳＦＥＴ（ＭＥ
ｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）等の、
ゲート電極が導電層上に直接設けられるトランジスタの
場合である。
【００３８】ここで、本実施形態を用いて、半導体の表
面・界面準位のタイプが電子トラップ型であるかホール
トラップ型であるかを判定する方法について説明する。
【００３９】この方法は、両端に電極が存在する１次元
構造の電子トラップ型及びホールトラップ型の準位を含
んだ半導体における、定常状態のポテンシャル分布の形
状を利用する。まず、電極７０５に０Ｖ、電極７０４に
負バイアスを印加した場合のポテンシャル分布の形状を
図３に示す。
【００４０】半導体内部のポテンシャル分布の形状は、
両端の電極７０４、７０５の導電型と準位のタイプによ
り分布形状７０１、７０２、７０３のいずれかを示す。
これを表１に示す。
【００４１】
【表１】 表１は、電極７０４、７０５がオーミック電極の場合に
ついて説明したが、ショットキー電極を用いた場合に
は、ｎ型ショットキー電極はｐ型オーミック電極と等価
となり、ｐ型ショットキー電極はｎ型オーミック電極と
等価となる。
【００４２】ここで、一方の電極をゲート電極１０５、
他方の電極をドレイン電極１０４もしくはソース電極１
０３、準位を含んだ半導体が、電極の挟まれた表面・界
面準位とすると、表１の関係を本実施形態の半導体装置
に適用することができる。つまり、ゲート電極１０５、
ドレイン電極１０４、ソース電極１０３の導電型と印加
する電圧（どちらがバイアスが高いか）により、空乏化
していない表面・界面準位のポテンシャルの値は、低バ
イアス側に引きずられるか高バイアス側に引きずられる
か、それとも両電極との距離により変化するかのいずれ
かになる。
【００４３】本実施形態では、導電層１０２はｎ型半導
体により形成され、ゲート電極１０５はｐ型オーミック
電極もしくはｎ型ショットキー電極により形成され、ソ
ース電極１０３、ドレイン電極１０４はｎ型オーミック
電極で形成されている。そして、ゲート電圧がソース、
ドレイン電圧より高い電圧になっていれば、空乏化して
いない表面・界面準位は、準位のタイプによりゲート電
圧かソース、ドレイン電圧の電位どちらかとなる。
【００４４】また、導電層１０２がｐ型半導体により形
成されている場合、ゲート電極１０５はｎ型オーミック
電極もしくはｐ型ショットキー電極により形成され、ソ
ース電極１０３、ドレイン電極１０４はｐ型オーミック
電極により形成されることとなるため、ゲート電圧がソ
ース、ドレイン電圧より低い電圧になっていれば、空乏
化していない表面・界面準位の電位は、準位のタイプに
よりゲート電圧かソース、ドレイン電圧のどちらかとな
る。
【００４５】表面・界面準位がゲート電圧と同電位にな
った場合、その界面・表面準位の存在する領域はあたか
もゲート電極が存在するかのように振る舞うため、導電
層１０２端に形成されたソース電極１０３とドレイン電
極１０４間を流れる電流はゲート電極１０５が無い領域
に対してもゲート電圧による変調を受ける。一方、界面
・表面準位がドレイン電圧もしくはソース電圧と同電位
になった場合、ゲート電極１０５が存在しない領域はゲ
ート電圧による変調を受けない。図４に、この両者のゲ
ート電圧Ｖｇを変化させた場合のソース電極１０３とド
レイン電極１０４間を流れる電流Ｉｃｈを図示する。ゲ
ート電圧による変調がされる場合は点線により示し、ゲ
ート電圧による変調がされない場合は実線により示す。
また、図４におけるＶＴはしきい値電圧を示す。
【００４６】つまり、ソース電極１０３、ドレイン電極
１０４、ゲート電極１０５の導電型は半導体の形成時に
判明しているため、ゲート電極１０５に印加する直流電
圧を変化させ、その変化に対する電流Ｉｃｈの変化を測
定し、電流Ｉｃｈの変化量が一定値以下ならば表面・界
面準位は電子トラップ型であり、一定値以上ならばホー
ルトラップ型であると判定することができる。そのた
め、従来の周波数分散の測定方法やＤＬＴＳ／ＩＣＴＳ
の測定方法とは異なり表面・界面準位の存在の確認を時
定数の検出に依存していないため表面・界面準位を確実
に検出することができる。
【００４７】（第２の実施形態）次に、本発明の第２の
実施形態について図５および図６を用いて説明する。
【００４８】図５は再結合の大きさによるポテンシャル
形状の違いを示したグラフ、図６はＷｇｏｐｅｎを変化
させた際の電流値の変化を示したグラフである。
【００４９】表面・界面準位を介する再結合の大きさは
準位の濃度、捕獲断面積、電極間の電位差に依存する。
本実施形態は、表面・界面に存在する準位による再結合
の大きさを測定するものである。
【００５０】本実施形態では、図１の半導体装置におい
て、導電層１０２のソース電極１０３またはドレイン電
極１０４が設けられていない端面の一方に形成されたゲ
ート電極１０５と対向する端面までの距離Ｗｇｏｐｅｎ
の異なる複数の半導体装置を用いる。
【００５１】この測定方法は、前記のホールトラップ型
基板もしくは電子トラップ型基板の表面・界面準位がゲ
ート電圧と等しい電位になる場合に、再結合が生じると
電位の変化が生じることを利用する。
【００５２】この測定には、表面・界面準位がゲート電
圧と等しい電位になるようなＷｇｏｐｅｎの小さい幅の
半導体装置を用いる。この半導体装置の表面準位の電位
は、ソース電極１０３とドレイン電極１０４の近傍を除
き、ゲート電圧と同じ電位になっている。ここで、Ｗｇ
ｏｐｅｎを変更すると、準位を介した再結合が距離に応
じて大きくなることにより、表面の電位がゲート電極１
０５の電圧と一致しなくなり、図５に示している再結合
の無い際のポテンシャル分布の形状である分布形状９０
１が分布形状９０２のようになる。この結果、ゲート電
圧による変調の程度が小さくなる。
【００５３】このときの距離Ｗｇｏｐｅｎに対する、ソ
ース電極１０３とドレイン電極１０４の間を流れる電流
Ｉｃｈの変化を図６に示す。
【００５４】ここで、再結合が大きい場合の電流変化を
点線で示し、再結合が小さい場合の電流変化を実線で示
す。
【００５５】再結合がある一定値より大きい場合は点線
に示すように一定の大きな傾きの直線となる。しかし再
結合の大きさがある一定値より小さい場合は、実線で示
されるようにある距離ｌ1の近辺より次第に傾きが大き
くなる。このドレイン電極１０４とソース電極１０３間
に電流Ｉｃｈを流した場合に、このゲート電圧による変
調を余りうけなくなる距離ｌ1を求め、その距離が大き
ければ表面・界面準位による再結合は小さく、その距離
が小さければ表面・界面準位による再結合は大きいと判
定することができる。
【００５６】上記第１および第２の実施形態において、
ゲート電極１０５はソース電極１０３とドレイン電極１
０４が設けられたいない側の端面の１つに設けられてい
たが、図７のように、ゲート電極１０５と同じ導電型の
ゲート電極２１０がゲート電極１０５に対向して導電層
１０２上の端面のもう１つに設けられ、ゲート電極２１
０に配線電極２０９が接続されたものでもよい。この場
合、第２の実施形態においてその２つのゲート電極１０
５、２１０間の距離をＷｇｏｐｅｎとすることにより同
様にして再結合の大きさを図る測定することができる。
【００５７】また、上記第１および第２の実施形態にお
いて、ゲート電極１０５は導電層１０２の上に直接設け
られていたが、ＭＯＳＦＥＴのようにゲート電極が誘電
膜等の絶縁膜を介して形成されている半導体装置に適用
してもよい。
【００５８】このような構造の半導体装置を図８および
図９に示す。
【００５９】この半導体装置は、半導体基板上に形成さ
れたｐ型の導電層５０２に隣接してｎ型の導電層５０３
とｎ型の導電層５０４がそれぞれ形成され、導電層５０
２の上には誘電膜５１０を介してｐ型オーミック電極ま
たはｎ型のショットキー電極からなるゲート電極１０５
が形成されている。また、導電層５０３上にはｎ型オー
ミック電極からなるソース電極１０３が形成され、導電
層５０４上にはｎ型オーミック電極からなるドレイン電
極１０４が形成されている。また、ソース電極１０３、
ドレイン電極１０４、ゲート電極１０５にはそれぞれ配
線電極１０７、１０８、１０６が設けられている。
【００６０】また、図７の半導体装置のようにゲート電
極が２つ形成された場合でも、それぞれのゲート電極を
誘電膜を介して形成してもよい。
【００６１】また、上記第１および第２の実施形態にお
いて、ゲート電極１０５を基板／エピタキシャル層の界
面のような被測定界面６１０まで延ばしてゲート電極６
０５とし、被測定界面６１０に存在する準位を測定する
ことができる。
【００６２】（第３の実施形態）次に、本発明の第３の
実施形態について説明する。
【００６３】図１１は本発明の第３の実施形態の半導体
装置の平面図、図１２は表面のイオンの移動によるポテ
ンシャル分布変化を示した図、図１３はイオンの電荷に
よる電流の変化を示したグラフである。図７中と同番号
は同じ構成要素を示す。
【００６４】本実施形態は、図７の第２の実施形態の半
導体装置に対してｐ型のオーミック電極により形成され
たゲート電極２１０の替りにｎ型のオーミック電極によ
り形成されたゲート電極３１０を形成されたものであ
る。
【００６５】本実施形態を用いて、表面準位が存在しな
いかまたは無視できる場合に表面に存在するイオンを測
定する方法について説明する。
【００６６】まず、ゲート電極１０５にゲート電極３１
０より高バイアスの電圧を印加し、ゲート電極１０５、
３１０間に電位差を加える。この時、半導体表面もしく
は、半導体表面に形成された絶縁膜４０６上にイオンが
存在しない場合、半導体表面のポテンシャル分布は図１
２の分布形状１１０３となる。
【００６７】そして、半導体表面もしくは、半導体表面
に形成された絶縁膜４０６上に正イオンが存在する場
合、ゲート電極１０５、３１０間に印加された電界によ
り、正イオンは低バイアス側の電極であるゲート電極３
１０へ移動する。
【００６８】そして、正イオンがゲート電極３１０に到
達すると正イオンからゲート電極３１０へ正電荷の受け
渡しが行われ、同時に対向するゲート電極１０５から正
電荷が表面に注入され、ゲート電極１０５の近傍では電
界集中が生じる。そのため、この正電荷の注入によりゲ
ート電極１０５近傍でのポテンシャル分布の形状は図１
２に示すように分布形状１１０３から分布形状１１０１
に変化する。
【００６９】また、絶縁膜４０６上に存在するイオンが
負イオンの場合は、負イオンは高バイアス側のゲート電
極１０５へ移動する。そして、負イオンがゲート電極１
０５に到達すると負イオンからゲート電極１０５へ負電
荷の受渡しが行われ、同時に対向するゲート電極３１０
から負電荷が表面に注入される。そのため、表面近傍の
ポテンシャル分布は図１２の分布形状１１０３から分布
形状１１０２に変化する。
【００７０】本実施形態において、正と負の両イオンが
存在する場合は、ゲート電極１０５、３１０の両方で電
荷の注入が生じるため、正イオンと負イオンの存在する
量の差が測定される。
【００７１】これによって、導電層１０２の両端に形成
されたソース電極１０３とドレイン電極１０４間に流れ
る電流Ｉｃｈは、図１３に示してあるが、イオンが存在
しない場合のグラフ１２０３から、正イオンの場合のグ
ラフ１２０１に、負イオンの場合グラフ１２０２に変化
をおこす。つまり、ドレイン電圧Ｖｄを固定して、ソー
ス電極１０３とドレイン電極１０４間を流れる電流Ｉｃ
ｈの値を測定することにより、表面に付着したイオンの
電荷を判定することができる。
【００７２】本実施形態は、ゲート電極１０５、３１０
が導電層１０２の上に直接設けられていたが、図８およ
び図９に示されるように誘電膜等の絶縁膜を介してゲー
ト電極が形成された半導体装置に適用してもよい。
【００７３】上記第１〜第３の実施形態において、導電
層１０２をｎ型半導体として説明したが、導電層１０２
がｐ型半導体の場合にも本発明は適用することができ
る。この場合、ソース電極１０３、ドレイン電極１０４
はｐ型オーミック電極により形成され、ゲート電極１０
５はｎ型オーミック電極またはｐ型ショットキー電極に
より形成される。
【００７４】
【発明の効果】以上説明したように、本発明は、下記の
ような効果を有する。 （１）半導体表面や界面に存在する準位の存在およびそ
のタイプを確実に検出することができる。 （２）半導体表面に付着しているイオンの電荷を測定す
ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の半導体装置の平面図
である。
【図２】図１の半導体装置の断面摸式図である。
【図３】電極の導電型による半導体内部のポテンシャル
分布の形状の説明図である。
【図４】準位のタイプによる電流値の変化を示したグラ
フである。
【図５】再結合の大きさによるポテンシャル形状の違い
を示したグラフである。
【図６】Ｗｇｏｐｅｎを変化させた際の電流値の変化を
示したグラフである。
【図７】図１において、ゲート電極２１０が導電層１０
２上に形成された場合の半導体装置の平面図である。
【図８】ゲート電極１０５が誘電膜５１０を介して形成
された場合の半導体装置の平面摸式図である。
【図９】図８の半導体装置の断面摸式図である。
【図１０】被測定界面までゲート電極を延ばした場合の
半導体装置の断面摸式図である。
【図１１】本発明の第３の実施形態の半導体装置の平面
図である。
【図１２】表面のイオンの移動によるポテンシャル分布
変化を示した図である。
【図１３】イオンの電荷による電流の変化を示したグラ
フである。
【符号の説明】
１０２ 導電層 １０３ ソース電極 １０４ ドレイン電極 １０５ ゲート電極 １０６、１０７、１０８ 配線電極 ２０９ 配線電極 ２１０ ゲート電極 ３１０ ゲート電極 ４０６ 絶縁膜 ５０２ 導電層 ５０３ 導電層 ５０４ 導電層 ５１０ 誘電膜 ６０５ ゲート電極 ６１０ 被測定界面 ７０１〜７０３ 分布形状 ７０４、７０５ 電極 ９０１、９０２ 分布形状 ９０３、９０４ 電極 １１０１〜１１０３ 分布形状 １２０１〜１２０３ グラフ

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に形成された第１導電型の
    導電層の表面上の両端に第１導電型のオーミック電極か
    らなるソース電極とドレイン電極がそれぞれ対向して形
    成され、該ソース電極または該ドレイン電極が設けられ
    ていない側の前記導電層の端面のすくなくとも一方に第
    ２導電型のオーミック電極もしくは第１導電型のショッ
    トキー電極からなるゲート電極が形成されている半導体
    装置。
  2. 【請求項２】 半導体基板上に形成された第２導電型の
    第１の導電層に隣接して第１導電型の第２の導電層と第
    １導電型の第３の導電層がそれぞれ形成され、前記第２
    または第３の導電層と隣接していない側の前記第１の導
    電層の表面上の端面のすくなくとも一方に第２導電型の
    オーミック電極または第１導電型のショットキー電極か
    らなるゲート電極が絶縁膜を介して形成され、前記第２
    の導電層の上には第１導電型のオーミック電極からなる
    ソース電極が形成され、前記第３の導電層の上には第１
    導電型のオーミック電極からなるドレイン電極が形成さ
    れている半導体装置。
  3. 【請求項３】 前記ゲート電極が前記半導体の表面から
    被測定対象の準位が存在する界面の深さまで形成されて
    いる請求項１または２記載の半導体装置。
  4. 【請求項４】 半導体基板上に形成された第１導電型の
    導電層の表面上の両端に第１導電型のオーミック電極か
    らなるソース電極とドレイン電極がそれぞれ対向して形
    成され、該ソース電極または該ドレイン電極が設けられ
    ていない側の前記導電層の端面の一方に第２導電型のオ
    ーミック電極もしくは第１導電型のショットキー電極か
    らなる第１のゲート電極が形成され、他方に第１導電型
    のオーミック電極もしくは第２導電型のショットキー電
    極からなる第２のゲート電極が前記第１のゲート電極と
    対向して形成されている半導体装置。
  5. 【請求項５】 半導体基板上に形成された第２導電型の
    第１の導電層に隣接して第１導電型の第２の導電層と第
    １導電型の第３の導電層がそれぞれ形成され、前記第２
    または第３の導電層と隣接していない側の前記第１の導
    電層の表面上の端面の一方に第２導電型のオーミック電
    極または第１導電型のショットキー電極からなる第１の
    ゲート電極が絶縁膜を介して形成され、他方には第１導
    電型のオーミック電極または第２導電型のショットキー
    電極からなる第２のゲート電極が前記第のゲート電極と
    対向して形成され、前記第２の導電層の上には第１導電
    型のオーミック電極からなるソース電極が形成され、前
    記第３の導電層の上には第１導電型のオーミック電極か
    らなるドレイン電極が形成されている半導体装置。
  6. 【請求項６】 半導体基板上に形成された第１導電型の
    導電層の表面上の両端に第１導電型のオーミック電極か
    らなるソース電極とドレイン電極がそれぞれ対向して形
    成され、該ソース電極または該ドレイン電極が設けられ
    ていない側の前記導電層の端面のすくなくとも一方に第
    ２導電型のオーミック電極もしくは第１導電型のショッ
    トキー電極からなるゲート電極が形成されている半導体
    装置を用い、 前記ゲート電極に印加する電圧を変化させ、該電圧の変
    化に対する前記ソース電極と前記ドレイン電極間を流れ
    る電流値の変化を測定し、 該電流値の変化量により前記ソース電極と前記ドレイン
    電極間の表面や界面に存在する準位のタイプを判定する
    半導体表面・界面の評価方法。
  7. 【請求項７】 半導体基板上に形成された第１導電型の
    導電層の表面上の両端に第１導電型のオーミック電極か
    らなるソース電極とドレイン電極がそれぞれ対向して形
    成され、該ソース電極または該ドレイン電極が設けられ
    ていない側の前記導電層の端面のすくなくとも一方に第
    ２導電型のオーミック電極もしくは第１導電型のショッ
    トキー電極からなるゲート電極が形成されている半導体
    装置を用い、 前記ゲート電極と対向する導電層の側面または前記ゲー
    ト電極と対向する前記ゲート電極との距離を変化させ、
    該距離の変化に対する前記ソース電極と前記ドレイン電
    極間を流れる電流値の変化を測定し、 該電流値の変化量が大きくなった前記距離の大きさによ
    り、半導体表面または界面に存在する準位による再結合
    の大きさを測定する半導体表面・界面の評価方法。
  8. 【請求項８】 半導体基板上に形成された第１導電型の
    導電層の表面上の両端に第１導電型のオーミック電極か
    らなるソース電極とドレイン電極がそれぞれ対向して形
    成され、該ソース電極または該ドレイン電極が設けられ
    ていない側の前記導電層の端面の一方に第２導電型のオ
    ーミック電極もしくは第１導電型のショットキー電極か
    らなる第１のゲート電極が形成され、他方に第１導電型
    のオーミック電極もしくは第２導電型のショットキー電
    極からなる第２のゲート電極が前記第１のゲート電極と
    対向して形成されている半導体装置を用い、 前記第１のゲート電極および前記第２のゲート電極にそ
    れぞれに電位の異なる電圧を印加し、 前記ドレイン電極にある一定の電圧を印加し、前記ドレ
    イン電極と前記ソース電極間を流れる電流値を測定し、 該電流値により前記半導体表面に付着したイオンの電荷
    を判定する半導体表面・界面の評価方法。
JP9090825A 1997-04-09 1997-04-09 半導体装置および半導体表面・界面の評価方法 Pending JPH10284563A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9090825A JPH10284563A (ja) 1997-04-09 1997-04-09 半導体装置および半導体表面・界面の評価方法
US09/057,180 US6075263A (en) 1997-04-09 1998-04-08 Method of evaluating the surface state and the interface trap of a semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9090825A JPH10284563A (ja) 1997-04-09 1997-04-09 半導体装置および半導体表面・界面の評価方法

Publications (1)

Publication Number Publication Date
JPH10284563A true JPH10284563A (ja) 1998-10-23

Family

ID=14009376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9090825A Pending JPH10284563A (ja) 1997-04-09 1997-04-09 半導体装置および半導体表面・界面の評価方法

Country Status (2)

Country Link
US (1) US6075263A (ja)
JP (1) JPH10284563A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180078B2 (en) * 2005-02-01 2007-02-20 Lucent Technologies Inc. Integrated planar ion traps
CN102832203B (zh) * 2012-08-29 2014-10-08 北京大学 栅氧化层界面陷阱密度测试结构及测试方法
CN103926518A (zh) * 2014-04-26 2014-07-16 中国科学院新疆理化技术研究所 用于纵向npn晶体管电离辐射损伤的定量测试方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3836993A (en) * 1971-12-27 1974-09-17 Licentia Gmbh Magnetic field dependent field effect transistor
JPS6155971A (ja) * 1984-08-27 1986-03-20 Sumitomo Electric Ind Ltd シヨツトキ−ゲ−ト電界効果トランジスタ
JPS6344775A (ja) * 1986-08-11 1988-02-25 Sumitomo Electric Ind Ltd シヨツトキゲ−ト電界効果トランジスタ
JP2504134B2 (ja) * 1988-09-12 1996-06-05 日本電気株式会社 多結晶粒界のトラップ準位濃度の測定方法
US4939557A (en) * 1989-02-15 1990-07-03 Varian Associates, Inc. (110) GaAs microwave FET
JPH0364039A (ja) * 1989-08-02 1991-03-19 Nec Corp 半導体基板の評価方法
JP2609728B2 (ja) * 1989-10-18 1997-05-14 株式会社日立製作所 Ｍｉｓ界面評価法及び装置
JPH03241758A (ja) * 1990-02-19 1991-10-28 Nec Corp 半導体基板の評価方法
JPH04280438A (ja) * 1991-03-08 1992-10-06 Nec Corp 電界効果トランジスタ

Also Published As

Publication number Publication date
US6075263A (en) 2000-06-13

Similar Documents

Publication Publication Date Title
Tomaszewski et al. Electrical characterization of ISFETs
EP0040691B1 (en) Apparatus for measuring semiconductor surface potential and impurity concentration
US11293897B2 (en) High sensitivity ISFET sensor
US4716448A (en) CHEMFET operation without a reference electrode
US8664966B2 (en) Device for evaluating degree of degradation of lubricating oil
JPH10284563A (ja) 半導体装置および半導体表面・界面の評価方法
CN109309079A (zh) 半导体测试结构、制造方法及方块电阻测量方法
EP1612570A2 (en) Apparatus and method for detecting breakdown of a dielectric layer of a semiconductor wafer
CN103940884A (zh) 离子敏感场效应晶体管及其制备方法
Greve et al. Interpretation of capacitance‐voltage characteristics of polycrystalline silicon thin‐film transistors
Barker et al. Electrical characteristics of a polyaniline/silicon hybrid field-effect transistor gas sensor
EP1024369B1 (en) Characterization of a semiconductor-dielectric interface by photocurrent measurements
JP5444731B2 (ja) 半導体装置とその検査方法
RU2616876C1 (ru) СПОСОБ КОНТРОЛЯ НАЛИЧИЯ ГЛУБОКИХ ДЕФЕКТОВ МАТРИЦЫ GaAs, СВЯЗАННЫХ С ВСТРАИВАНИЕМ В НЕЁ СЛОЯ КВАНТОВЫХ ТОЧЕК InAs
JP2000277716A (ja) 半導体層の評価方法、半導体層の評価装置及び記憶媒体
US11656267B2 (en) Transistor characterization
CN116936543B (zh) 一种电容测试结构、制备方法、测试方法及应用
Yao et al. Accuracy of effective channel-length extraction using the capacitance method
US7781239B2 (en) Semiconductor device defect type determination method and structure
Schroen Failure analysis of surface inversion
RU2097872C1 (ru) Неразрушающий способ определения подвижности носителей заряда в полупроводниковых структурах на полуизолирующих подложках и устройство для его осуществления
JPH04373145A (ja) 半導体装置とそれを用いた評価回路および評価方法
Gracia et al. Electrical characterization of the aging of sealing materials for ISFET chemical sensors
Blight The role of CV profiling in semiconductor characterization
JP2850793B2 (ja) 半導体装置及びその特性測定方法