JP2504134B2 - 多結晶粒界のトラップ準位濃度の測定方法 - Google Patents
多結晶粒界のトラップ準位濃度の測定方法Info
- Publication number
- JP2504134B2 JP2504134B2 JP22649288A JP22649288A JP2504134B2 JP 2504134 B2 JP2504134 B2 JP 2504134B2 JP 22649288 A JP22649288 A JP 22649288A JP 22649288 A JP22649288 A JP 22649288A JP 2504134 B2 JP2504134 B2 JP 2504134B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- grain boundary
- region
- trap level
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は絶縁ゲート電界効果型トランジスタにおける
多結晶粒界のトラップ準位濃度の測定方法に関する。
多結晶粒界のトラップ準位濃度の測定方法に関する。
多結晶半導体、特にポリシリコンを用いた薄膜MOSト
ランジスタは、ガラス等の非単結晶基板上に作成でき、
大面積化が可能である。このためこの薄膜MOSトランジ
スタは、薄型ディスプレイ装置の画素スイッチ回路や駆
動回路等に利用できるものとして注目されている。
ランジスタは、ガラス等の非単結晶基板上に作成でき、
大面積化が可能である。このためこの薄膜MOSトランジ
スタは、薄型ディスプレイ装置の画素スイッチ回路や駆
動回路等に利用できるものとして注目されている。
しかしポリシリコンの多結晶粒界には多数のトラップ
準位が存在しポリシリコンの電気伝導に大きな影響を及
ぼす。
準位が存在しポリシリコンの電気伝導に大きな影響を及
ぼす。
このようなポリシリコンの電気伝導を説明するものと
して、ジャーナル・オブ・アプライド・フィジックスに
バカラニ等やレビンソン等（G.Baccarani et al.,Journ
al of Applied Physics,49（11）,November 1978,pp556
5-70やJ.Levinson et al,.Journal of Applied Physic
s,53（２）,February 1982,pp1193-1202）が報告してい
るサーモアイオニック・エミッション・モデル（Thermi
onic Emission Model 1）がある。この理論によると、
ポリシリコンの多結晶粒界にトラップ準位がモデル関数
的に存在すると仮定している。この結果、多結晶粒界が
キャリアに対してポテンシャルの高いエネルギー壁とし
て取り扱われ、このエネルギー壁を熱的に乗り越えるこ
とができるキャリアのみが多結晶粒界を通過できるとし
ている。このモデルによって多結晶中における実効的な
キャリアの移動度を求めている。またトランジスタモデ
ルとしては、バルクシリコンMOSトランジスタのSi-SiO2
界面に多数のトラップ準位が存在するというモデルが用
いられてきた。すなわち、ポリシリコンをバルクシリコ
ンと同様に基板中で均一な性質を持った材料として取り
扱ってきた。
して、ジャーナル・オブ・アプライド・フィジックスに
バカラニ等やレビンソン等（G.Baccarani et al.,Journ
al of Applied Physics,49（11）,November 1978,pp556
5-70やJ.Levinson et al,.Journal of Applied Physic
s,53（２）,February 1982,pp1193-1202）が報告してい
るサーモアイオニック・エミッション・モデル（Thermi
onic Emission Model 1）がある。この理論によると、
ポリシリコンの多結晶粒界にトラップ準位がモデル関数
的に存在すると仮定している。この結果、多結晶粒界が
キャリアに対してポテンシャルの高いエネルギー壁とし
て取り扱われ、このエネルギー壁を熱的に乗り越えるこ
とができるキャリアのみが多結晶粒界を通過できるとし
ている。このモデルによって多結晶中における実効的な
キャリアの移動度を求めている。またトランジスタモデ
ルとしては、バルクシリコンMOSトランジスタのSi-SiO2
界面に多数のトラップ準位が存在するというモデルが用
いられてきた。すなわち、ポリシリコンをバルクシリコ
ンと同様に基板中で均一な性質を持った材料として取り
扱ってきた。
上述したサーモアイオニック・エミッション・モデル
は以下のような欠点がある。
は以下のような欠点がある。
（イ） モデルの本質上、ポリシリコンの多数キャリア
の動きしか取り扱えない。従ってこのモデルを通常の反
転型MOSトランジスタに適用するのは適当ではない。
の動きしか取り扱えない。従ってこのモデルを通常の反
転型MOSトランジスタに適用するのは適当ではない。
（ロ） マテリアル・リサーチ・ソサイアティでフライ
等が発表しているポリシリコン薄膜トランジスタの反転
電子移動度のチャンネル長依存性と温度特性を説明する
ことができない。
等が発表しているポリシリコン薄膜トランジスタの反転
電子移動度のチャンネル長依存性と温度特性を説明する
ことができない。
（ハ） 多結晶粒界にあっては、トラップ準位がSi-SiO
2界面にのみ存在すると考えるよりも、多結晶粒界中に
体積的に存在すると考える方が合理的である。
2界面にのみ存在すると考えるよりも、多結晶粒界中に
体積的に存在すると考える方が合理的である。
本発明の目的は、上記課題を解決し、高性能な絶縁ゲ
ート電界効果型トランジスタの開発と製造を可能にする
多結晶粒界のトラップ準位濃度の測定方法を提供するこ
とにある。
ート電界効果型トランジスタの開発と製造を可能にする
多結晶粒界のトラップ準位濃度の測定方法を提供するこ
とにある。
本発明の多結晶粒界のトラップ準位濃度の測定方法
は、 誘電率がεs（F/cm）の多結晶半導体を基板材料とす
る絶縁ゲート電界効果型トランジスタにおいて、 絶縁膜の単位面積当りの静電容量Ci（F/cm2）と、温
度Ｔ（Ｋ）と、サブスレッショルド領域のドレイン電流
に対するゲート電圧特性の傾きＳ（V/桁）とを求め、 前記物理量Ci,T,Sに基づいて （但し、ｑは電子の電荷量（Ｃ）、ｋはボルツマン定数
（J/K）、ln10は10の自然対数値である。）を計算する
ことにより、多結晶粒界領域のトラップ準位濃度Ｋ（個
/V/cm3）を測定することを特徴とする。
は、 誘電率がεs（F/cm）の多結晶半導体を基板材料とす
る絶縁ゲート電界効果型トランジスタにおいて、 絶縁膜の単位面積当りの静電容量Ci（F/cm2）と、温
度Ｔ（Ｋ）と、サブスレッショルド領域のドレイン電流
に対するゲート電圧特性の傾きＳ（V/桁）とを求め、 前記物理量Ci,T,Sに基づいて （但し、ｑは電子の電荷量（Ｃ）、ｋはボルツマン定数
（J/K）、ln10は10の自然対数値である。）を計算する
ことにより、多結晶粒界領域のトラップ準位濃度Ｋ（個
/V/cm3）を測定することを特徴とする。
第１図は本発明に用いられるポリシリコン薄膜トラン
ジスタのモデルを説明した断面図である。
ジスタのモデルを説明した断面図である。
このポリシリコン薄膜トランジスタは、基板１上に薄
膜トランジスタ２を形成した構成となっている。薄膜ト
ランジスタ２は、一組のソース・ドレイン領域３と、ソ
ース・ドレイン領域３間に設けられた多結晶領域６と、
ゲート酸化膜５を介して多結晶領域６上に設けられたゲ
ート電極４とよりなっている。また多結晶領域６は、図
示のように、単結晶領域７と粒界領域８とに分けられ
る。すなわちこのモデルは，単結晶領域７と粒界領域８
との２種類のトランジスタからなるハイブリッドトラン
ジスタである。
膜トランジスタ２を形成した構成となっている。薄膜ト
ランジスタ２は、一組のソース・ドレイン領域３と、ソ
ース・ドレイン領域３間に設けられた多結晶領域６と、
ゲート酸化膜５を介して多結晶領域６上に設けられたゲ
ート電極４とよりなっている。また多結晶領域６は、図
示のように、単結晶領域７と粒界領域８とに分けられ
る。すなわちこのモデルは，単結晶領域７と粒界領域８
との２種類のトランジスタからなるハイブリッドトラン
ジスタである。
単結晶領域７では、従来のバルクMOSトランジスタモ
デルを適用することができる。この従来モデルについて
は、ジーの文献（S.M.Sze,“Physical of Semiconducto
r Devices SECOND EDITION",JOHN WILEY＆SON's,1981）
に詳細に説明されている。
デルを適用することができる。この従来モデルについて
は、ジーの文献（S.M.Sze,“Physical of Semiconducto
r Devices SECOND EDITION",JOHN WILEY＆SON's,1981）
に詳細に説明されている。
粒界領域８では、上記従来モデルを適用することはで
きない。この領域では、トラップ準位が領域全体に体積
的に存在するからである。従って、従来モデルが適用可
能な単結晶領域７のトランジスタモデルと以下に述べる
新モデルが適用される粒界領域８のトランジスタモデル
とを組み合わせたハイブリッドモデルとして図のポリシ
リコン薄膜トランジスタを考察する。
きない。この領域では、トラップ準位が領域全体に体積
的に存在するからである。従って、従来モデルが適用可
能な単結晶領域７のトランジスタモデルと以下に述べる
新モデルが適用される粒界領域８のトランジスタモデル
とを組み合わせたハイブリッドモデルとして図のポリシ
リコン薄膜トランジスタを考察する。
先ず粒界領域８のトランジスタモデルについて考察す
る。
る。
粒界領域８においては、バルクトラップ準位数がイン
トリンジックフェルミ準位Eiからのポテンシャルの差ψ
に比例した値をもつと仮定して空乏層近似のポアゾン式
をたてる。すなわち、トラップ準位が禁制帯中に一様の
濃度Ｋ（個/V/cm3）で分布していると仮定してポアゾン
式をたてると、 である。但し、ｘはSi/SiO2界面に垂直な方向の座標で
あり、NAはアクセプタ濃度である。
トリンジックフェルミ準位Eiからのポテンシャルの差ψ
に比例した値をもつと仮定して空乏層近似のポアゾン式
をたてる。すなわち、トラップ準位が禁制帯中に一様の
濃度Ｋ（個/V/cm3）で分布していると仮定してポアゾン
式をたてると、 である。但し、ｘはSi/SiO2界面に垂直な方向の座標で
あり、NAはアクセプタ濃度である。
式の解は、境界条件、「ｘ＝０でψ＝０かつｄψ/d
x＝０」を満足しなければならないから、 である。
x＝０」を満足しなければならないから、 である。
ここでしきい値電圧VTを求める。
Niのイントリンジックキャリア濃度下でビルトイン電
圧ψBを、 とおくと、ゲート電極４に印加するゲート電圧VGがしき
い値電圧VTのとき式のψはψ＝２ψBであるから、こ
のときの空乏層幅をＷとすると、 である。
圧ψBを、 とおくと、ゲート電極４に印加するゲート電圧VGがしき
い値電圧VTのとき式のψはψ＝２ψBであるから、こ
のときの空乏層幅をＷとすると、 である。
故に、 従って、このときの空乏層内の電荷量（イオン化したア
クセプタとトラップされた電子の量）QBは、 である。
クセプタとトラップされた電子の量）QBは、 である。
上記式を用いてしきい値電圧VTを求めると、しきい
値電圧VTが表面ポテンシャル２ψBとゲート酸化膜５に
印加されている電圧QB／Ci（但し、Ciはゲート酸化膜５
の単位面積当りの静電容量である。）の和であることか
らしきい値電圧VTは、 である。この式から、トラップ準位濃度Ｋがアクセプ
タ濃度NAよりも大きくなるとしきい値電圧VTが急激に増
加することが認識できる。
値電圧VTが表面ポテンシャル２ψBとゲート酸化膜５に
印加されている電圧QB／Ci（但し、Ciはゲート酸化膜５
の単位面積当りの静電容量である。）の和であることか
らしきい値電圧VTは、 である。この式から、トラップ準位濃度Ｋがアクセプ
タ濃度NAよりも大きくなるとしきい値電圧VTが急激に増
加することが認識できる。
以上の如く導出した式と式により、粒界領域８の
トランジスタモデルにおけるポテンシャルψとしきい値
電圧VTの内容が明確になった。
トランジスタモデルにおけるポテンシャルψとしきい値
電圧VTの内容が明確になった。
さらに、粒界領域８のトランジスタが示すサブスレッ
ショルド特性を解析する。
ショルド特性を解析する。
ポアソン式の一般式は、 である。但し、NDはドナー濃度、ppおよびnpはｐ型半導
体中のホール濃度および電子濃度、pp0およびnp0はｐ型
半導体中の熱平衡時におけるホール濃度および電子濃
度、βはq/kTである。
体中のホール濃度および電子濃度、pp0およびnp0はｐ型
半導体中の熱平衡時におけるホール濃度および電子濃
度、βはq/kTである。
上記式を電界Ｅについて解くと、 である。
また、粒界領域８のシリコンの表面電界をESとし、こ
のシリコン中の電荷をQSとすると、 QS＝εSES …… である。
のシリコン中の電荷をQSとすると、 QS＝εSES …… である。
従って、粒界領域８のシリコンの表面ポテンシャルψ
Sとフラットバンド電圧VFBとゲート酸化膜５に印加され
ている電圧QS／Ciの和がゲート電極４のゲート電圧VGで
あるから、上記式と式とを用いるとこのゲート電圧
VGは次式になる。
Sとフラットバンド電圧VFBとゲート酸化膜５に印加され
ている電圧QS／Ciの和がゲート電極４のゲート電圧VGで
あるから、上記式と式とを用いるとこのゲート電圧
VGは次式になる。
ここで、βψS＞４程度（すなわち、ψS＞100mV程
度）、np0／pp0《１として近似すると上記式は、 となる。
度）、np0／pp0《１として近似すると上記式は、 となる。
上式をψsについて解くと、 である。
ところでサブスレッショルド特性は、電子の拡散過程
によって支配される。従って電子の拡散係数をDnとする
と、サブスレッショルド領域におけるドレイン電流I
Dは、 である。但し、Ｌはチャンネル長、ｚはチャンネル幅、
ｙはチャンネル方向の座標、ｎ（ｙ）は電子濃度、Ａは
実効的チャンネル面積である。ここで表面電界をEs、電
子の移動度をμnとすると、 が成立する。従って上記式は、 となる。
によって支配される。従って電子の拡散係数をDnとする
と、サブスレッショルド領域におけるドレイン電流I
Dは、 である。但し、Ｌはチャンネル長、ｚはチャンネル幅、
ｙはチャンネル方向の座標、ｎ（ｙ）は電子濃度、Ａは
実効的チャンネル面積である。ここで表面電界をEs、電
子の移動度をμnとすると、 が成立する。従って上記式は、 となる。
一方、サブスレッショルド領域におけるドレイン電流
に対するゲート電圧特性の傾きＳ（V/桁）は、 で定義される。ここでβψs＞4,np0／pn0《1,VFB＝０の
条件下で、上記式，式，式を用いて式を計算す
ると、式は次式になる。
に対するゲート電圧特性の傾きＳ（V/桁）は、 で定義される。ここでβψs＞4,np0／pn0《1,VFB＝０の
条件下で、上記式，式，式を用いて式を計算す
ると、式は次式になる。
前記式においてK/NA＝K/Pp0《1,ψs＞100mVの場合を
考えると、式は、 に近似される。従ってこの式からＫを逆算すると、 を得る。
考えると、式は、 に近似される。従ってこの式からＫを逆算すると、 を得る。
以上の如く求めた式〜式により粒界領域８のトラ
ンジスタモデルが内容的に明らかになった。
ンジスタモデルが内容的に明らかになった。
次に、サブスレッショルド領域にあっては、粒界領域
８のトランジスタの特性だけでなく、単結晶領域７のト
ランジスタを含めたハイブリッドトランジスタの特性を
上記式で表すことができることについて説明する。
８のトランジスタの特性だけでなく、単結晶領域７のト
ランジスタを含めたハイブリッドトランジスタの特性を
上記式で表すことができることについて説明する。
第２図は前記ハイブリッドトランジスタの特性を説明
するための回路図である。
するための回路図である。
ハイブリッドトランジスタは、図示のように、単結晶
領域７に対応するトランジスタ7aと粒界領域８に対応す
るトランジスタ8aを直列に接続し、これらにドレイン電
圧VDとゲート電圧VGを印加したものとして考えることが
できる。
領域７に対応するトランジスタ7aと粒界領域８に対応す
るトランジスタ8aを直列に接続し、これらにドレイン電
圧VDとゲート電圧VGを印加したものとして考えることが
できる。
トランジスタ8aに流れる電流と印加される電圧をi1，
VD1、トランジスタ7aに流れる電流と印加される電圧をi
2，VD2とすると、上記式より、 を得る。但し、a,bは定数でかつ、ａ＞0,b＞0,b＞ａで
ある。exp（−βVD）＝０と仮定すると上記式から、 を得る。この式を考察すると、トランジスタに印加し
た電圧の大部分がトランジスタ8aに印加されることがわ
かる。また、第２図中のトランジスタ7aとトランジスタ
8aとの位置を換えても式の結果である式の値は変化
しない。このことは、複数の単結晶領域７を寄せ集めた
厚さをL7、複数の粒界領域８を寄せ集めた厚さをL8とす
ると、第１図に示したハイブリッドトランジスタを、チ
ャンネル長L7のトランジスタ7Aとチャンネル長L8のトラ
ンジスタ8aでなる第２図の回路で表現できることを意味
する。すなわち、第１図のハイブリッドトランジスタの
サブスレッショルド特性は、第２図の回路におけるサブ
スレッショルド特性と同値である。
VD1、トランジスタ7aに流れる電流と印加される電圧をi
2，VD2とすると、上記式より、 を得る。但し、a,bは定数でかつ、ａ＞0,b＞0,b＞ａで
ある。exp（−βVD）＝０と仮定すると上記式から、 を得る。この式を考察すると、トランジスタに印加し
た電圧の大部分がトランジスタ8aに印加されることがわ
かる。また、第２図中のトランジスタ7aとトランジスタ
8aとの位置を換えても式の結果である式の値は変化
しない。このことは、複数の単結晶領域７を寄せ集めた
厚さをL7、複数の粒界領域８を寄せ集めた厚さをL8とす
ると、第１図に示したハイブリッドトランジスタを、チ
ャンネル長L7のトランジスタ7Aとチャンネル長L8のトラ
ンジスタ8aでなる第２図の回路で表現できることを意味
する。すなわち、第１図のハイブリッドトランジスタの
サブスレッショルド特性は、第２図の回路におけるサブ
スレッショルド特性と同値である。
なお、単結晶領域７のトランジスタ7aを従来モデルに
よって求めたしきい値電圧VT7とチャンネル長L7とを有
するトランジスタとし、粒界領域８のトランジスタ8aを
上記式で求めたVT8とチャンネル長L8とを有するトラ
ンジスタとすることにより、強反転時のリニア特性領域
における特性を第２図に示す回路で表現することができ
る。
よって求めたしきい値電圧VT7とチャンネル長L7とを有
するトランジスタとし、粒界領域８のトランジスタ8aを
上記式で求めたVT8とチャンネル長L8とを有するトラ
ンジスタとすることにより、強反転時のリニア特性領域
における特性を第２図に示す回路で表現することができ
る。
以上のように、上記式によってサブスレッショルド
領域におけるハイブリッドトランジスタの特性を表すこ
とができる。
領域におけるハイブリッドトランジスタの特性を表すこ
とができる。
本発明の実施例について説明する。
誘電率εS（F/cm）の多結晶半導体を基板材料とする
絶縁ゲート電界効果型トランジスタにおいて、絶縁膜の
単位面積当りの静電容量Ci（F/cm2）と、温度Ｔ（Ｋ）
と、サブスレッショルド領域のドレイン電流に対するゲ
ート電圧特性の傾きＳ（V/桁）とを具体的に求め、前記
物理的Ci,T,Sに基づいて上記式の （但し、ｑは電子の電荷量（Ｃ）、ｋはボルツマン定数
（J/K）、ln10は10の自然対数値である。）を計算し粒
界領域のトラップ準位濃度（個/V/cm3）を測定する。
絶縁ゲート電界効果型トランジスタにおいて、絶縁膜の
単位面積当りの静電容量Ci（F/cm2）と、温度Ｔ（Ｋ）
と、サブスレッショルド領域のドレイン電流に対するゲ
ート電圧特性の傾きＳ（V/桁）とを具体的に求め、前記
物理的Ci,T,Sに基づいて上記式の （但し、ｑは電子の電荷量（Ｃ）、ｋはボルツマン定数
（J/K）、ln10は10の自然対数値である。）を計算し粒
界領域のトラップ準位濃度（個/V/cm3）を測定する。
本例においては、上式に代入する物理量として、オー
チズコンデ等がアイイーイーイー・トランザクション・
オン・エレクトロン・ディバイセズ（A.Ortiz-Conde an
d J.G.Fossum,IEEE Transaction on Electron Devices,
vol.ED-33,No:10,October 1986,pp1563-71）等で報告し
た測定データを用いた。すなわち、ゲート酸化膜厚500
ÅのPMOSトランジスタとゲート酸化膜厚400ÅのNMOSト
ランジスタを測定して得たサブスレッショルド領域のド
レイン電流に対するゲート電圧特性の傾きＳの値である
１（V/桁）と0.4（V/桁）とを各々上記の式に代入し
た。
チズコンデ等がアイイーイーイー・トランザクション・
オン・エレクトロン・ディバイセズ（A.Ortiz-Conde an
d J.G.Fossum,IEEE Transaction on Electron Devices,
vol.ED-33,No:10,October 1986,pp1563-71）等で報告し
た測定データを用いた。すなわち、ゲート酸化膜厚500
ÅのPMOSトランジスタとゲート酸化膜厚400ÅのNMOSト
ランジスタを測定して得たサブスレッショルド領域のド
レイン電流に対するゲート電圧特性の傾きＳの値である
１（V/桁）と0.4（V/桁）とを各々上記の式に代入し
た。
計算の結果、Ｓ＝１（V/桁）のとき、Ｋ＝7.21×1018
（個/V/cm3）、Ｓ＝0.4（V/桁）のときＫ＝1.48×1018
（個/V/cm3）となった。
（個/V/cm3）、Ｓ＝0.4（V/桁）のときＫ＝1.48×1018
（個/V/cm3）となった。
このことから、前記PMOSトランジスタのポリシリコン
粒界領域には、7.21×1018（個/V/cm3）の濃度のトラッ
プ準位があり、NMOSトランジスタのポリシリコン粒界領
域には1.48×1018（個/V/cm3）の濃度のトラップ準位が
あることが判明した。
粒界領域には、7.21×1018（個/V/cm3）の濃度のトラッ
プ準位があり、NMOSトランジスタのポリシリコン粒界領
域には1.48×1018（個/V/cm3）の濃度のトラップ準位が
あることが判明した。
なお、本実施例では基板材料としてポリシリコンを用
いたがこれに限る趣旨ではない。ゲート容量が既知の反
転型多結晶半導体薄膜MOSトランジスタにも本発明の測
定方法を適用できることは明らかである。
いたがこれに限る趣旨ではない。ゲート容量が既知の反
転型多結晶半導体薄膜MOSトランジスタにも本発明の測
定方法を適用できることは明らかである。
以上説明したように本発明は、 を求めることにより多結晶粒界領域のトラップ準位濃度
を測定する多結晶粒界のトラップ準位濃度の測定方法と
したため、以下の効果がある。
を測定する多結晶粒界のトラップ準位濃度の測定方法と
したため、以下の効果がある。
（イ） 多結晶半導体材料やトランジスタ製造工程等が
及ぼすトランジスタ特性への影響を容易に認識評価する
ことができる。
及ぼすトランジスタ特性への影響を容易に認識評価する
ことができる。
（ロ） 前記認識評価ができるため、高性能の絶縁ゲー
ト電界効果型トランジスタの開発と製造が実現される。
ト電界効果型トランジスタの開発と製造が実現される。
【図面の簡単な説明】 第１図は本発明に用いられるポリシリコン薄膜トランジ
スタのモデルを説明した断面図、 第２図は第１図のポリシリコン薄膜トランジスタの特性
を説明するための回路図である。 ４……ゲート電極 ５……ゲート酸化膜 ６……多結晶領域 ７……単結晶領域 ８……粒界領域
スタのモデルを説明した断面図、 第２図は第１図のポリシリコン薄膜トランジスタの特性
を説明するための回路図である。 ４……ゲート電極 ５……ゲート酸化膜 ６……多結晶領域 ７……単結晶領域 ８……粒界領域
Claims (1)
- 【請求項１】誘電率がεs（F/cm）の多結晶半導体を基
板材料とする絶縁ゲート電界効果型トランジスタにおい
て、 絶縁膜の単位面積当りの静電容量Ci（F/cm2）と，温度
Ｔ（Ｋ）と、サブスレッショルド領域のドレイン電流に
対するゲート電圧特性の傾きＳ（V/桁）とを求め、 前記物理量Ci,T,Sに基づいて （但し、ｑは電子の電荷量（Ｃ）、ｋはボルツマン定数
（J/K）、ln10は10の自然対数値である。）を計算する
ことにより、多結晶粒界領域のトラップ準位濃度Ｋ（個
/V/cm3）を測定することを特徴とする多結晶粒界のトラ
ップ準位濃度の測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22649288A JP2504134B2 (ja) | 1988-09-12 | 1988-09-12 | 多結晶粒界のトラップ準位濃度の測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22649288A JP2504134B2 (ja) | 1988-09-12 | 1988-09-12 | 多結晶粒界のトラップ準位濃度の測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0276234A JPH0276234A (ja) | 1990-03-15 |
| JP2504134B2 true JP2504134B2 (ja) | 1996-06-05 |
Family
ID=16845953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22649288A Expired - Lifetime JP2504134B2 (ja) | 1988-09-12 | 1988-09-12 | 多結晶粒界のトラップ準位濃度の測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2504134B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10284563A (ja) * | 1997-04-09 | 1998-10-23 | Nec Corp | 半導体装置および半導体表面・界面の評価方法 |
| KR20050086958A (ko) | 2003-01-09 | 2005-08-30 | 고요 세이코 가부시키가이샤 | 일방향 클러치용 스프링 |
| DE10310225A1 (de) * | 2003-03-08 | 2004-09-16 | Ina-Schaeffler Kg | Freilaufkupplung |
| KR100938675B1 (ko) * | 2007-12-17 | 2010-01-25 | 한국전자통신연구원 | 박막 트랜지스터의 소스-드레인 전류 모델링 방법 및 장치 |
| CN102053114B (zh) * | 2010-11-02 | 2012-12-12 | 北京大学 | 无衬底引出半导体器件的栅介质层陷阱密度的测试方法 |
-
1988
- 1988-09-12 JP JP22649288A patent/JP2504134B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0276234A (ja) | 1990-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kim et al. | Demonstration of L-shaped tunnel field-effect transistors | |
| US4907053A (en) | Semiconductor integrated circuit | |
| Kim et al. | Temperature dependent leakage currents in polycrystalline silicon thin film transistors | |
| Waxman et al. | Electron Mobility Studies in Surface Space‐Charge Layers in Vapor‐Deposited CdS Films | |
| JP3144032B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| Gibbons et al. | One-gate-wide CMOS inverter on laser-recrystallized polysilicon | |
| Kamins | Field-effects in polycrystalline-silicon films | |
| Hiratani et al. | Effective electron mobility reduced by remote charge scattering in high-κ gate stacks | |
| Tsuchiya et al. | Relationship between hot-electrons/holes and degradation of p-and n-channel MOSFET's | |
| Neudeck et al. | An amorphous silicon thin film transistor: Theory and experiment | |
| Depp et al. | Polysilicon FET devices for large area input/output applications | |
| JP2504134B2 (ja) | 多結晶粒界のトラップ準位濃度の測定方法 | |
| Kamgar | Subthreshold behavior of silicon MOSFETs at 4.2 K | |
| JP2002185011A (ja) | 半導体装置 | |
| Burroughes et al. | Field-enhanced conductivity in polyacetylene-construction of a field-effect transistor | |
| Wagner et al. | Interface-related electrical properties of cadmium selenide films | |
| Greve et al. | Interpretation of capacitance‐voltage characteristics of polycrystalline silicon thin‐film transistors | |
| Pfleiderer et al. | Ambipolar field-effect transistor | |
| Hartstein et al. | A metal‐oxide‐semiconductor field‐effect transistor with a 20‐nm channel length | |
| US3643137A (en) | Semiconductor devices | |
| Lifshitz et al. | Enhanced channel mobility in polysilicon thin film transistors | |
| Rahal et al. | Flicker noise in gate overlapped polycrystalline silicon thin-film transistors | |
| Lee | The field effect electron mobility of laser-annealed polycrystalline silicon MOSFETs | |
| Liu et al. | Electrical Characterization of $\hbox {ZrO} _ {2}/\hbox {Si} $ Interface Properties in MOSFETs With $\hbox {ZrO} _ {2} $ Gate Dielectrics | |
| JPH0740607B2 (ja) | 薄膜トランジスタの製造方法 |