NL8800851A - Halfgeleidergeheugeninrichting. - Google Patents

Description

N

PHN 12.499 1 N.V. Philips' Gloeilampenfabrieken.

"Halfgeleidergeheugeninrichting".

De uitvinding heeft betrekking op een halfgeleidergeheugeninrichting, omvattende een aan een oppervlak van een halfgeleiderlichaam gelegen aanvoerzone, een naast de aanvoerzone gelegen en van het oppervlak geïsoleerde geheugenpoort met behulp 5 waarvan in het halfgeleiderlichaam een potentiaalput kan worden geïnduceerd waarin een informatierepresenterend ladingspakket in de vorm van een hoeveelheid door de aanvoerzone geleverde ladingsdragers kan worden opgeslagen, en een tussen de aanvoerzone en de geheugenpoort gelegen, van het oppervlak geïsoleerde schakelpoort waarmee de 1Q verbinding tussen de aanvoerzone en de potentiaalput kan worden gesloten of geblokkeerd. Een dergelijke halfgeleidergeheugeninrichting kan bijvoorbeeld een ladingsoverdrachtinrichting, zoals een CCD of een BBD zijn, waarvan de ingangstrap door de genoemde aanvoerzone, schakelpoort en geheugenpoort wordt gevormd. Door aan de geheugenpoort, (in het geval 15 van een n-kanaal CTD) een positieve spanning aan te leggen, wordt in het onderliggende deel van het kanaal een potentiaalput gegenereerd. Door ook aande schakelpoort een positieve spanning aan te leggen wordt het kanaal onder de schakelpoort geleidend waardoor elektronen van de n-type aanvoerzone (in het geval van een n-kanaal CTD) in de potentiaalput 20 onder de geheugenpoort kunnen stromen. Wanneer de spanning aan de schakelpoort wordt verlaagd wordt de verbinding tussen de aanvoerzone en de lading onder de geheugenpoort verbroken, waardoor onder de geheugenpoort een geïsoleerd ladingspakket is gevormd, dat, bij digitale signalen, bijvoorbeeld een "1" representeert. Deze 25 ingangsmethode, in het Engels bekend, als diode cut off method, is onder meer beschreven in het boek "Charge Coupled Devices and Systems* van Howes and Morgan, ed. Wiley and Sons 1980, pg. 111/115.

Zoals algemeen bekend is, kan een signaal dat ingevoerd wordt in het geheugen, door allerlei storingensinvloeden vervormd 30 worden, waardoor de signalen die bij de uitgang aankomen meer of minder zullen afwijken van de nominale waarden "1" and "0". Bij de detectie wordt in het algemeen als referentie de waarde *1/2", halverwege het "1" 8800851 \> PHN 12.499 2 en het "O" niveau gebruikt. Als het signaal boven 1/2 ligt, wordt het als een 1 beschouwd, en beneden 1/2 als een 0. Dit betekent dat de storingsmarge (d.i. de maximale toegestane storing waarbij het signaal nog correct gedetecteerd kan worden de helft of 50% van de afstand 5 tussen de nominale *1" en "0" bedraagt.

Voor het vormen van de potentiaalput onder de geheugenpoort is het gebruikelijk aan de geheugenpoort een spanning van +5 Volt aan te leggen, die direct van de voeding kan worden betrokken. Zoals in het hiervolgende nader zal worden toegelicht, kunnen de 10 fluctuaties in de voedingsspanning in combinatie met de hiervoor beschreven ingangsmethode tot problemen aanleiding geven.

De toegestane fluctuaties in de voedinsspanning bedragen normaal ongeveer 10%, d.w.z. dat de aangelegde klokspanning niet altijd exact 5 Volt bedraagt maar mag variëren tussen 5.5 Volt en 4.5 Volt.

15 Deze variatie treedt ook op bij de klokspanningen die tijdens het transport van het ladingspakketje aan de klokelektroden worden aangelegd. Het gevolg van de fluctuatie van de spanning op de geheugenpoort aan de ingang zal zijn dat de grootte van het ladingspakketje ook zal variëren Omdat overlopen van lading van het 20 ene pakket (bit) naar een andere bit, storende fouten geeft, moet het vulniveau onder de genoemde geheugenpoort zodanig zijn dat wanneer deze put bij maximale voedingsspanning gevuld wordt, ook bij minimale voedingsspanning nog geen overlopen optreedt. Dit kan bereikt worden door de potentiaalput tot 80% van de voedingsspanning te vullen. Bij een 25 voedingsspanning van 5.5 wordt de potentiaalput dan gevuld tot een niveau van 4.4 V. Bij een voedingsspannaing van 4.5 V wordt de put echter slechts gevuld tot een niveau van 3.6 V. Dit betekent dat de fluctuatie in de voedingsspanning bij deze ingangsmethode eveneens een fluctuatie van ongeveer 10% in de grootte van ladingspakket met zich 30 meebrengt, wat overeenkomt met een storing van 20%. Van de geoorloofde storingsmarge van 50% wordt derhalve al 20% gebruikt door de fluctuaties van de voedingsspanning. Omdat er, behalve de voedingsspanning, nog andere storingsbronnen zijn zoals lekstroom, onvolledig ladingstransport capacitieve overspraak tussen de elektroden, uitgangsversterker, is het 35 gewenst de invloed van de storingen in de voedingsspanningen te reduceren.

Een analoog probleem kan optreden in andere geheugens, ,8800851 PHN 12.499 3 ook in bijv. 1 MOS/bit dynamische geheugens. In deze geheugens bestaat elke geheugencel uit een condensator waarin informatie in de vorm van lading wordt opgeslagen, en een veldeffekttransistor met geïsoleerde poortelektrode. De condensator, of althans de informatiebevattende plaat 5 van de condensator is met de aan- of afvoer van de transistor verbonden. De andere hoofdelektrode van de transistor is verbonden met een bitlijn via welke informatie wordt ingeschreven of uitgelezen. De poortelektrode van de transistor is met een woordlijn verbonden. Evenals bij een CCD, omvat de geheugencondensator een poortelektrode die van het 10 oppervlak van het halfgeleiderlichaam door een dun diêlectricum is geïsoleerd en met behulp waarvan in het halfgeleiderlichaam een potentiaalput wordt geïnduceerd waarin een ladingspakket als informatie wordt opgeslagen. Om het oppervlak·van de chip zo klein mogelijk te houden, worden de geheugencondensatoren zo klein mogelijk 15 gemaakt. Omdat daardoor de geheugencapaciteit eveneens erg klein wordt, is het ook bij deze inrichtingen van groot belang de invloed van de storingen in de voedingsspanning die aan de geheugenpoort wordt aangelegd, zo klein mogelijk te maken.

De uitvinding berust onder meer op het inzicht dat de 20 invloed van fluctuatie in de voedingsspanning op de grootte van het te vormen ladingspakket praktisch geheel geëlimineerd kan worden door aan de aanvoerzone een spanning met dezelfde fluctuaties aan te leggen.

Derhalve is een halfgeleidergeheugeninrichting van de in de aanhef beschreven soort volgens de uitvinding daardoor gekenmerkt dat 25 tussen de geheugenpoort en de genoemde aanvoerzone spanningsstabilisatiemiddelen aanwezig zijn met behulp waarvan tijdens het invoeren van ladingsdragers in genoemde potentiaalput, een zodanige spanning aan de aanvoerzone kan worden aangelegd dat het potentiaalverschil tussen de geheugenpoort en de aanvoerzone, en daarmee 30 de grootte van het genoemde ladingspakket, althans praktisch geheel onafhankelijk zijn van spanningsfluctuaties op de geheugenpoort.

Door genoemde spanningsstabilisatiemiddelen wordt bereikt dat fluctuaties op de voedingsspanning die de diepte van de potentiaalput onder de geheugenpoort beïnvloeden op gelijke of althans 35 praktisch gelijke wijze de potentiaal van de aanvoerzone veranderen, waardoor de grootte van het te vormen ladingspakket onafhankelijk of althans praktisch onafhankelijk van deze fluctuaties is. Hierdoor kan op 8800851 <» PHN 12.499 4 relatief eenvoudige wijze een grote storingsbron geëlimineerd worden, waardoor de storingsmarge voor andere storingsbronnen weer groter kan worden.

De uitvinding zal nader worden toegelicht aan de hand van 5 enkele uitvoeringsvoorbeelden en de bijgaande schematische tekening waarin:

Fig. 1 schematisch een ladingsgekoppelde inrichting met een conventionele ingangstrap toont;

Fig. 2 het vervangingsschema en een doorsnede van een 10 conventionele dynamische geheugencel geeft;

Fig. 3 een ladingsgekoppelde inrichting volgens de uitvinding weergeeft;

Fig. 4 het elektrisch schema van de band-gap 4 referentiespanningsbron, toegepast in de inrichting volgens Fig. 3 15 toont;

Fig. 5 het schema toont van een circuit, bestemd om de referentiespanning van Fig. 4 te verhogen met de drempelspanning V^; Fig. 6 een dynamische geheugencel volgens de uitvinding geeft.

20 Ter verduidelijking van het effect van de uitvinding is in Fig. 1 schematisch een CCD getekend met een conventionele ingangstrap. De inrichting omvat een siliciumsubstraat met een p-type gebied 1 dat grenst aan het oppervlak 2. De ingangstrap omvat een n-type oppervlaktezone 3 die van een aansluiting 4 is voorzien voor het 25 aanleggen van spanningen. Naast de zone 3 is een reeks van elektroden 5-9 aangebracht, die van het oppervlak 2 zijn geïsoleerd door een dunne, niet weergegeven diëlektrische laag. De elektrode 6, hierna verder als geheugenpoort aangeduid is de poort waaronder een informatierepresenterend ladingspakket wordt gevormd. De elektrode 5, 30 met klok 0S, tussen de zone 3 en de geheugenpoort 6 vormt een schakelaar waarmee de verbinding tussen de zone 3 en het geheugengebied onder poort 6 kan worden gesloten c.q. verbroken. De zone 3, en de elektroden 5,6 vormen samen de ingangstrap van de ladingsgekoppelde inrichting. Van het ladingstransportkanaal is slechts een aangrenzend 35 deel met de elektroden 7,8 en 9 getekend. De inrichting vormt bij wijze van voorbeeld een 4-phase systeem met de klokspanningen 0>|, 02' 03 en 04, waarbij eenvoudigheidshalve de klok 0 ook aan de ,6800851 PHN 12.499 5 geheugenpoort 6 wordt aangelegd. In de tekening is schematisch eveneens de uitgang getekend met een uitgangspoort 10 die op een gelijk-spanning wordt gelegd en een aangrenzende n-type uitgangszone 11. De zone 11 is verbonden met een van de ingangen van de verschilversterker 12 die in de 5 figuur schematisch slechts door een blok is weergegeven. Aan de ingang 13 van de versterker 12 wordt een referentiesignaal aangelegd waarmee het uitgangssignaal dat aan de zone 11 wordt afgenomen wordt vergeleken. Het uitleessignaal kan aan de uitgang 14 van de versterker 12 worden afgenomen.

10 De klokspanningen 0S en 01r 02· $3 en ®*4 worden direct van de voedingsspanning afgenomen en variëren bijvoorbeeld tussen 0 Volt en +5 Volt. De poort 10 wordt op een geschikt gekozen niveau tussen 0 Volt en 5 Volt, bijvoorbeeld 1.5 Volt gezet.

Ter verduidelijking van de problemen die bij het vullen 15 volgens een conventionele "diode cutoff" methode kunnen ontstaan, is in Fig. 1 het potentiaalverloop getekend in de ingangstrap bij het vormen van een ladingspakket (logische "1"). De (positieve) potentiaal is naar beneden uitgezet. Wanneer aan de geheugenpoort 6 een spanning wordt aangelegd die precies 5 Volt bedraagt wordt onder de poort 6 een 20 potentiaalput 15 geïnduceerd waarvan de diepte met een doorgetrokken lijn is getekend. Het potentiaalniveau onder de schakelpoort is weergegeven door de lijn 16a bij 5 Volt spanning en door het niveau 16b bij blokkerende spanning van 0 Volt. Door een geschikte waarde te kiezen voor de spanning die aan de zone 3 wordt aangelegd wordt het 25 potentiaalniveau van de zone 3 ingesteld op het referentieniveau 17. Wanneer nu aan poort 5 de spanning 5V wordt aangelegd kan lading (in de tekening door de arcering weergegeven) van de aanvoerzone 3 in de potentiaalput 15 stromen. Het potentiaalniveau 18 tot waar de put 15 gevuld wordt, wordt bepaald door het niveau 17, en ligt bij een vaste 30 referentiespanning op zone 3, dus vast. Door verlaging van de spanning op poort 5 gaat het potentiaalniveau onder de schakelpoort 5 naar het niveau 16b waardoor onder de elektrode 6 een geïsoleerd ladingspakket 19 is gevormd ter grootte van Q0. Tengevolge van fluctuaties in de spanning op elektrode 6 fluctueert ook de grootte van het ladingspakket 35 19. Wanneer de aangelegde spanning niet 5 Volt, maar 5.5 Volt bedraagt, zal het niveau van de (lege) potentiaalkuil 15 zakken naar het niveau 20a. Bij een vast vulniveau 18 betekent dit een vergroting van het 8800851 PHN 12.499 6 ladingspakket met ongeveer 10%. De grootte van het ladingspakket wordt nu Qo + AQ, waarbij AQ ongeveer -^-Qo is. Wanneer de aangelegde spanning 4.5 Volt, in plaats van de nominale 5V wordt, stijgt de bodem van de (lege) potentiaalput 15 naar het niveau 20b. De potentiaalkuil 5 wordt dan minder diep, en zal derhalve ook minder lading kunnen bevatten. Om te voorkomen dat in de periode tussen het schrijven en het lezen, overlopen van lading van de ene bit naar een andere bit optreedt, zal het referentieniveau 17 zodanig gekozen worden dat ook het grootste ladingspakket, (klokspanning 5.5 Volt) past in een ondiepe 10 potentiaalkuil (klokspanning 4.5 Volt). Dit kan bereikt worden door de potentiaalput niet helemaal te vullen, maar bijvoorbeeld maar tot 80%, door het niveau 17 voldoende laag te leggen. Op deze wijze kan het overlopen van lading geheel voorkomen worden..Een bezwaar echter van deze methode is dat de fluctuatie van de voedingsspanning nog steeds een 15 storing van ongeveer 20% in de grootte van het ladingspakket veroorzaakt, wat, gezien de totale storingsmarge en andere storingsbronnen zeer hoog is.

Een soortgelijk probleem doet zich voor, zoals al hiervoor is opgemerkt bij alzijdig toegankelijke geheugens, of 1 20 M0ST/BIT geheugens. Fig. 2a toont het schakelschema van 1 MOST/bit geheugencel. De informatie wordt opgeslagen in de geheugencapaciteit C, en toegevoerd c.q. uitgelezen via de bitlijn BL. De cel wordt geselecteerd d.m.v. de MOS-transistor 22, waarvan de poort met de woordlijn WL is verbonden. Fig. 2b geeft schematisch een doorsnede door 25 een mogelijke uitvoeringsvorm van deze cel. Het halfgeleiderlichaam 1 omvat weer een p-type gebied 1, dat voorzien is van een n-type oppervlaktezone 3, die met de bitlijn BL is verbonden. De • geheugencapaciteit C wordt gevormd door de poortelektrode of geheugenpoort 6 en het daaronder gelegen oppervlaktegebied van het 30 lichaam 1 dat door een dunne oxidelaag van de poort 6 is gescheiden, tijdens bedrijf wordt aan de poort 6 de voedingsspanning ter grootte van 5V aangelegd, waardoor in het halfgeleiderlichaam een potentiaalput wordt geïnduceerd. Deze potentiaalput 24 is in Fig. 2 onder het halfgeleiderlichaam 1 weergegeven. De diepte van de put fluctueert met 35 de voedingsspanning, wat met de onderbroken lijnen is weergegeven. Voor het schrijven wordt ook aan de poort 5 tussen de zone 3 en de geheugenpoort 6, eveneens de spanning van 5V aangelegd. Het in te .8800851 PHN 12.499 7 schrijven signaal wordt via de bitlijn BL aan de zone 3 aangelegd. Voor het schrijven van een logische 1, wordt het spanningsniveau van de zone 3 weer zodanig gekozen dat een ladingspakket dat wordt gevormd als de voedingsspanning 5.5V bedraagt niet zal overlopen als de spanning op 5 poort 6 vervolgens reduceert tot 4.5 Volt. Bij een dergelijke keuze van de aan de zone 3 aangelegde spanning, zal de grootte van het ladingspakket nog veel variëren met de voedingsspanning, wat soortgelijke bezwaren heeft als hiervoor beschreven voor CCD's.

Fig. 3 geeft schematisch een ladingsgekoppelde inrichting 10 volgens de uitvinding waarin dit bezwaar althans in belangrijke mate is opgeheven. In de tekening, die alleen het ingangsgedeelte weergeeft, zijn voor overeenkomstige onderdelen dezelfde verwijzingscijfers als in Fig. 1 gebruikt. Aan de klokelektroden 5,6,7,8 enz. worden klokspanningen 0S, 0^, 02, 03, ¢4 aangelegd die 15 geleverd worden door de klokspanningsbron 25 en die variëren tussen de waarden Vss (bijv. 0 Volt of aarde) en de spanning vdd (nominale waarde bijv. 5V). Aan de ingangsdiode 3 wordt een spanning V^ aangelegd die via een referentiespanningsbron 26 betrokken wordt van Vd(j. De spanning Vd is zodanig dat het verschil V^-V^ althans 20 praktisch onafhankelijk is van fluctuaties op Vd(J, d.w.z. dat Vd aan althans praktisch dezelfde fluctuaties onderhevig is als vdd' waardoor de hoeveelheid lading die wordt opgeslagen onder de poort 6 praktisch onafhankelijk is van de fluctuaties op vdd·

De referentiespaningsbron 26 wordt gevormd door een 25 z.g. band-gap referentie, die in de literatuur algemeen bekend is en die vaak wordt gebruikt in gevallen waarin een lage temperatuurscoëfficiënt wordt gewenst. Alvorens op de specifieke uitvoering van de band-gap referentie 26 in te gaan, zal aan de hand van het in fig. 3 weergegeven potentiaaldiagram eerst worden nagegaan hoe 30 groot de gewenste waarde van deze spanning is. Met het verwijzingscijfer 15 wordt weer de potentiaalput onder de poort 6 aangegeven. Het niveau Vss stelt de aardepotentiaal voor. De oppervlaktepotentiaal onder de poorten 5 en 7 die aan aarde liggen, ligt V^ hoger dan de aardpotentiaal. In de tekening is ook het potentiaalniveau vdd 35 weergegeven. De oppervlaktepotentiaal onder poort 6 ligt Vt^ hoger dan het niveau V^. Aangenomen wordt dat de drempelspanningen onder de poorten 5,6,7 en 8 gelijke waarden hebben. Om te voorkomen dat tijdens . 880 0851 * % PHN 12.499 8 het transport lading overstroomt, wordt de instelling zodanig gekozen dat het maximale vulniveau Vq een waarde V^r=1.2V beneden blijft. Als voor het laagste niveau van vdd de waarde 4.5 Volt wordt aangenomen betekent dit dat Vq = 4.5 - 1.2 = 3.3 Volt. Deze waarde zal 5 de signaallading en lading afkomstig van andere bronnen (thermische generatie, transferinefficiëntie) moeten kunnen bevatten. Een geschikte keuze voor de spanning V^ is zodanig dat de marges "O" --iL2A-en ^— "1“ en "Γ - V^ onderling gelijk zijn, d.w.z. 3.3/3 = 1.1 Volt.

10 De waarde “1" komt dan te liggen op 2.2 Volt. De band-gap referentie 26 moet dan (t.o.v. V^ = 5V) een spanning van 2.8 Volt genereren.

Voor de band-gap referentiebron 26 kunnen meerdere, uit de literatuur bekende uitvoeringen worden gebruikt. In Fig. 4 is een uitvoering weergegeven die beschreven is in de Nederlandse 15 octrooiaanvrage "Bandgap-referentieschakeling" die op 19 Februari 1988 onder Aanvraagnummer 8800422 ten name van Aanvraagster is ingediend, en waarvan de inhoud in deze aanvrage bij referentie wordt geïncorporeerd. De schakeling omvat een operationele verschilversterker 30 waarvan de uitgang via de transistor Q10 en via 20 twee cascadeschakelingen met Q7 en Q9 resp. Q6 en Q8 teruggekoppeld is aan de beide ingangen. De positieve ingang + is verbonden met de emitter van transistor Q7, terwijl de negatieve ingang - van versterker 30 is verbonden met de emitter van transistor Q6. De basis van Q7 is verbonden met de emitter van Q9 en de basis van Q6 is verbonden met de emitter van 25 transistor Q8. De basis van transistor Q9 is verbonden met het knooppunt P van de spanningsdeler R^-R^ en via de weerstand R9 met de emitter van de transistor en de basis van Qg. De emitters van de transistoren Q6 en Qg zijn elk verbonden met een stroombron 31 die een stroom 5 Io levert; de emitter van de transistoren Q7 en Q9 zijn elk 30 verbonden met een stroombron 32 die een stroom Io levert. De collectoren van de transistoren zijn met het substraat verbonden dat zelf bijvoorbeeld met aarde is verbonden. De werking van de schakeling volgens Fig. 4 is, in het kort als volgt. De operationele versterker 30 geeft een zodanig uitgangssignaal dat de spanning tussen de 35 ingangsklemmen praktisch 0 Volt is, dat wil zeggen dat de emitters van Q6 en Q7 praktisch dezelfde potentiaal hebben. Voor het berekenen van de spanning op de basiszones wordt uitgegaan van de diodevergelijking: 8800851 « i PHN 12.499 9

J * AeJs exp. VBE/VT

..................U) 5 et Ae = emitteroppervlak Js = verzadigingsstroom VBE= basis-eaitterspanning VT = KT/q waarin K de constante van Boltzmann, 10 T de absolute temperatuur en q de electronlading voorstellen.

Voor het geval dat Ae voor Q7 9xAe van Q6 is en dat de stroom door Q6 15 5 x de stroom door Q7 bedraagt volgt uit vergelijking (1) voor het spanningsverschil tussen de basis van Q7 en Q6: dVg - VT ln 45.......(2) 20 Wanneer nu j paren transistoren Q6-Q7, Q8.Q9 in cascade zijn geschakeld, ontstaat over de weerstand R9 een spanning j.dVg = jVT ln 45.

De spanning over R10 wordt dan

VgEio + jVT ln 45 waarbij 25

Vg£io de spanning over de basis-emitterovergang van Q10 voorstelt.

Voor de uitgangsspanning vb, kan geschreven worden: 1 .8800851 bg = (VBE10 + jVTln 45)(1 + R11/R10) + (jVTln 45) R11/R9 30

Als ook de off-set spanning VQS van de verschilversterker 30 in aanmerking wordt genomen, wordt Vbg=(VBE10 + 3VTln 45 + Vog)(1 + R11/R10) + (jVTln45 + VQS) R11/R9 35 Dit kan geschreven worden als vbg = 9-(VBE10 + n.jVTln45 + n Vos)............(3) PHN 12.499 10 met g = 1 + R11/R10....................................(3a) n + 1 + R11/gRg....................................(3b) 5 In een praktische uitvoering was j=2 gekozen. Met de verhouding R11/R1o kan voor Vbg elke waarde boven een minimumwaarde van 1.28V. worden verkregen, derhalve ook de gewenste waardevan 2.8 Volt. De schakeling kan hierbij zodanig worden ontworpen dat de temperatuurscoëfficiënt voor Vbg gelijk of althans praktisch 10 gelijk is aan nul. Deze mogelijkheid blijkt al uit vergelijking (3) waar de eerste term n.1. Vbe1q een negatieve temperatuurcoëfficiënt heeft en de tweede term (V^. = KT/q) een positieve temperatuurcoëfficiënt.

De in Fig. 4 weergegeven schakeling kan samen met de 15 ladingsgekoppelde inrichting in CMOS technologie of een gecombineerde bipolaire CMOS technologie worden uitgevoerd. De verschilversterker 30 en de stroombronnen 31, 32 kunnen door MOS-transistoren worden gevormd. De bipolaire pnp-transistoren Qi kunnen door verticale transistoren, aangebracht in een N-well worden gevormd waarbij het p-type substraat 20 een gemeenschappelijke collector vormt.

Uit de beschrijving aan de hand van Fig. 3 zal het duidelijk zijn dat bij een bepaalde keuze van de spanning aan diode 3, de grootte van het ladingspakket nog zal afhangen van de drempelspanning Vth. In het algemeen zal bij toenemende Vth het ladingspakket 25 kleiner worden. In het geval dat bijvoorbeeld een zeer grote nauwkeurigheid gewenst is, kunnen met voordeel ook fluctuaties in Vth gecombineerd worden. Dit kan gedaan worden door aan de band-gap spanning Vbg nog de spanning Vtb toe te voegen, bijvoorbeeld door middel van een source-volger. Hierdoor zou echter weer een temperatuursafhankelijke 30 component in de referentiespanning geïntroduceerd worden.

Een andere oplosing wordt beschreven aan de hand van het schakelschema volgens Fig. 5. De uitgang van de band-gap referentiespanningsbron volgens Fig. 4 is verbonden met een spanningsdeler 8R-R-4R, die de spanning 1BG verdeelt in eenheden 1/13 35 VgQ. Het knooppunt tussen 4R en R is verbonden met de poortelektrode van de n-kanaal MOST N1. Het knooppunt tussen 8R en R is verbonden met de poortelektrode van de n-kanaal MOST N2. De transistoren N1 en N2 zijn ,8800851 PHN 12.499 11 verbonden Bet stroombronnen, zodanig dat door N2 een 4xzo grote stroom loopt als door N1. De uitgangsspanning wordt afgenomen aan de uitgangsklem 37. De transistoren N1, N2 worden verondersteld dezelfde drempelspanning als de ladingsgekoppelde inrichting te hebben.

5 Voor de beschrijving van de werking van het circuit volgens Fig. 5 wordt aangenomen dat N1 en N2 beide in het verzadigingsgebied werken waarvoor geldt h ‘ V2 <vg' vth>2.....................l4) 10 waarin de versterkingsfaktor, ld de drain-stroom en Vg de poortspanning voorstellen. Voor de verhouding tussen N1 en N2 geldt *D2 <v,1 + 4Vg - vth>2 15 --- =------------------ ----------------(5) :D1 t’gl - Vth'2·

Voor de poortspanning Vg^ op N1 geldt: 20 Vg1 s VCCD “ -L-Vbg ..................(6) 13

Verder geldt: AVg = 1 V^ ..................(7) 13

Uit de vergelijkingen 4-7 kan berekend worden, in aanmerking genomen dat 25 de stromen door de transistoren N1 en N2 zich verhouden als 1:4 dat VCCD = — vbg + vth...................{8) 13 30 De spanning die aan de diode 3 wordt aangelegd bedraagt dan: VDD " JiL vbg " vth 13

Deze spanning fluctueert derhalve zowel met VDD (in positieve 35 richting) als met de drempelspanning Vfc^ (in negatieve richting) waardoor het ladingspakket dat onder de poort 6 wordt gevormd, praktisch onafhankelijk is van fluctuaties op de voeding en van de .8900851 r PHN 12.499 12 waardoor het ladingspakket dat onder de poort 6 wordt gevormd, praktisch onafhankelijk is van fluctuaties op de voeding en van de drempelspanning.

Het, hier voor CCD's beschreven principe, kan ook met 5 voordeel worden toegepast in een z.g. 1 MOST/bit geheugen of DRAM,zoals schematisch in Fig. 6 is weergegeven. Aan de geheugenpoort 6 wordt de voedingsspanning vdd = 5 Volt aangelegd waardoor in het halfgeleiderlichaam de potentiaalput 15 wordt geïnduceerd. Bij het schrijven kan de ingangsdiode 3 bijvoorbeeld d.m.v. het "write-enable" 10 signaal worden verbonden met de referentiespanningsbron 26, die t.o.v. Vd(j een vaste referentiespanning levert. Het spanningsniveau Vd is zodanig dat bij het schrijven van een logische "1" de hoeveelheid lading in de put 15 weer onafhankelijk is van fluctuaties op de voeding. Voor de grootte van het "1“-signaal kan men soortgelijke overwegingen als 15 hier voor CCD's beschreven worden gebruikt.

Het zal duidlijk zijn dat de uitvinding niet is beperkt tot het hier gegeven uitvoeringsvoorbeeld maar dat binnen het kader van de uitvinding voor de vakman nog veel variaties mogelijk zijn. Zo kan de uitvinding ook voor CCD's met begraven kanaal of in emmertjes brigaden 20 (bucket brigaden of BBD's) worden toegepast. In plaats van de hier beschreven referentiebronnen kunnen ook andere referentiespanningsbronnen worden gebruikt.

,9800851

Claims (7)

1. Halfgeleidergeheugeninrichting, omvattende een aan een oppervlak van een halfgeleiderlichaam gelegen aanvoerzone, een naast de aanvoerzone gelegen en van het oppervlak gelisoleerde geheugenpoort met behulp waarvan in het halfgeleiderlichaam een potentiaalput kan 5 worden geïnduceerd waarin een informatierepresenterend ladingspakket in de vorm van een hoeveelheid door de aanvoerzone geleverde ladingsdragers kan worden opgeslagen, en een tussen de aanvoerzone en de geheugenpoort gelegen, van het oppervlak geïsoleerde schakelpoort waarmee de verbinding tussen de aanvoerzone en de potentiaalput kan 10 worden gesloten of geblokkeerd, met het kenmerk dat tussen de geheugenpoort en de genoemde aanvoerzone spanningsstabilisatiemiddelen aanwezig zijn met behulp waarvan tijdens het invoeren van ladingsdragers in genoemde potentiaalput, een zodanige spanning aan de aanvoerzone kan worden aangelegd dat het potentiaalverschil tussen de geheugenpoort en 15 de aanvoerzone, en daarmee de grootte van het genoemde ladingspakket, althans praktisch geheel onafhankelijk zijn van spanningsfluctuaties op de geheugenpoort.

2. Halfgeleidergeheugeninrichting volgens conclusie 1, met het kenmerk dat de aanvoerzone, de schakelpoort en de geheugenpoort de 20 ingangstrap van een ladingsgekoppelde inrichting vormen, omvattend een aan de ingangstrap grenzend transportkanaal via welk de ingevoerde informatie naar een uitgang kan worden getransporteerd onder invloed van klokspanningen die worden aangelegd aan een rij van klokelektroden die boven het transportkanaal zijn aangebracht.

3. Halfgeleidergeheugeninrichting volgens conclusie 2, met het kenmerk dat de schakelpoort is verbonden met een signaalbron waarmee of een spanning aan de schakelpoort wordt aangelegd waarbij bij het invoeren van informatie, wel lading vanuit de aanvoerzone in de potentiaalput onder de geheugenpoort kan stromen, of een spannning 30 waarbij de stroomtoevoer naar deze potentiaalput geheel geblokkeerd is.

4. Halfgeleidergeheugeninrichting volgens conclusie 2 of 3, met het kenmerk dat middelen aanwezig zijn met behulp waarvan de klokspanningsniveaus die aan de rij van klokelektroden worden aangelegd eveneens aan de geheugenpoort worden aangelegd.

5. Halfgeleidergeheugeninrichting volgens conclusie 1, met het kenmerk dat de aanvoerzone, de schakelpoort en de geheugenpoort deel uitmaken van een een MOST/bit dynamische geheugencel omvattende een .8800851 PHN 12.499 14 veldeffekttransistor met geïsoleerde poortelektrode waarvan een van de hoofdelektrodegebieden wordt gevormd door de genoemde aanvoerzone die met een bitlijn is verbonden, het andere hoofdelektrodegebied is verbonden met het oppervlaktegebied onder de geheugentransistor, en 5 waarvan de poortelektrode is verbonden met een woordlijn.

6. Halfgeleidergeheugeninrichting volgens een of meer van de voorgaande conclusies, met het kenmerk dat genoemde spanningsstabilistiemiddelen een band-gap referentiespanningsschakeling omvatten, die een vaste spanning t.o.v. de aan de geheugenpoort 10 aangelegde spanning genereert.

7. Halfgeleidergeheugeninrichting volgens conclusie 6, met het kenmerk dat verder middelen aanwezig zijn met behulp waarvan bij de door bandgap-referentiespanningsschakeling gegenereerde spanning de drempelspanning van de geheugenpoort wordt toegevoegd. ,8800851